JPH0131197B2 - - Google Patents

Description

【発明の詳細な説明】 〈技術分野〉 本発明はマルチウインドウ表示を行わせるため
のデイスプレイ制御回路に関するものである。

〈従来技術〉 １台のデイスプレイ装置をｎ枚の画面（ウイン
ドウ）として使用する場合、従来より第１図ａの
ように画面分割を行つたり、第１図ｂのようにウ
インドウを重ね合せたりする方法が知られてい
る。しかしながら従来のデイスプレイ回路では画
像情報メモリの内容はデイスプレイ画面と同じも
のでなくてはならず、分割位置の変更や、重ね合
せの上下を逆にするなどの変更をするには画像情
報メモリを書き換える必要があり、非常に長い時
間を必要とした。

〈発明の目的〉 本発明は、上記従来の問題点を解決することを
目的としてなされたものであり、第２図ａのよう
な画像情報メモリの任意の領域を第２図ｂのよう
にデイスプレイ画面の任意の位置に重ね合せて表
示させるもので、かつ重ね合せの優先順位を自由
に瞬時にしてプログラムで変えることができるも
のである。またウインドウの移動や大きさの変
化、ウインドウ内の画像情報を画像情報メモリの
他の領域に変えるなどの操作がプログラムで瞬時
にして行なえるものである。

〈実施例〉 従来のデイスプレイ回路は第３図に示すように
アドレスカウンタ１、画像情報メモリ２、表示タ
イミング回路３、水平・垂直タイミング回路４か
ら成つており（５はデイスプレイ、６はバスライ
ンである）、アドレスカウンタによつて順番に示
された画像情報メモリの内容がタイミングの制御
を受けてデイスプレイに表示されるという仕組み
になつている。このようにアドレスカウンタは画
像情報メモリを順番にしか示さないので第１図
ａ，ｂのようなデイスプレイ画面を表示させよう
とすると当然画像情報メモリの内容もデイスプレ
イ画面と同じものでなくてはならなかつた。

本発明は第２図に示すように画像情報メモリは
デイスプレイ画面と同一でなくてよく、画像情報
メモリの部分々々を重ね合せて表示することがで
きる。

本発明は第４図のように従来のアドレスカウン
タ１と画像情報メモリ２との間にアドレス変換回
路７を置くことによつて実現される。すなわち、
従来のように順番に画像情報メモリを示すのでは
なく、画像情報メモリを示すアドレスを任意に変
換して画像情報メモリの任意の場所を示し表示さ
せようというのである。

このアドレス変換回路を少しくわしく描くと第
５図のようになる。ここでアドレス変換の仕組み
を第６図で説明する（同図ａは画像情報メモリの
内容を示し、ｂはデイスプレイ画面を示す）。従
来のデイスプレイ回路では、表示スタートアドレ
スをSADとすると、アドレスカウンタ１は該表
示スタートアドレスSADから１画面表示の終わ
りである表示エンドアドレスSEDまでを出力し、
このSAD〜SEDまでのアドレスデータを画像情
報メモリ２へそのまま供給して画像情報メモリ２
のデイスプレイ画面に対応する領域（第６図の画
像情報メモリの点線より上の部分）がそのまま表
示されるだけである。そこで、本発明は第６図ａ
の画像情報メモリ２の状態において、第６図ｂの
ような表示をさせるには、表示画面の表示スター
トアドレスSAD〜表示エンドアドレスSEDまで
を出力するアドレスカウンタ１が、データ領域Ａ
を表示画面上で表示すべき先頭位置（このアドレ
スをａとする）をアドレスしたとき、第６図ａの
データ領域Ａの先頭位置のアドレスa′に示し換え
るつまりアドレス変換してやればよい。

即ち、画像情報メモリ２のデータ領域Ｂに対応
する表示画面上の位置にデータ領域Ａを表示させ
る場合、表示画面上のデータ領域Ａを表示させる
先頭アドレスをａ（該アドレスａは画像情報メモ
リ２のデータ領域Ｂの先頭アドレスと対応する）
とし、画像情報メモリ２のデータ領域Ａの先頭ア
ドレスをa′とする。また、 a′−ａ＝ｄ とし、該ｄは後述するバイアス値レジスタに保持
させるバイアス値である。ここでアドレスカウン
タがSADからスタートしてａになつた時バイア
ス値αを加算すれば ａ＋α＝a′ となり、Ｂの領域にＡの領域の内容が表示され第
６図のデイスプレイ画面となるのである。しか
し、これだけでは、Ａの領域がどこからどこまで
なのかを示す境界情報が無いのでデイスプレイ画
面は領域Ａとそのまわり一画面分を表示するだけ
である。

そこで、その境界を決定する為に第５図の列ア
ドレスカウンタ１１、列マツプRAM１２、行ア
ドレスカウンタ１３、行マツプRAM１４、プラ
イオリテイ・レジスタ１５、ウインドウ選択回路
１６を設けた。列アドレスカウンタ１１は表示ク
ロツクDISPCLOCKをカウンタのクロツク信号
に、水平及び垂直のBLANK信号をリセツト信号
にしてデイスプレイ画面の横方向をカウントして
いるカウンタである。一方、行アドレスカウンタ
１３は水平及び垂直のBLANK信号をクロツク信
号に、垂直同期信号（VSYNC）をリセツト信号
にしてデイスプレイ画面の縦方向をカウントして
いるカウンターである。また列マツプRAM１
２、行マツプRAM１４の２つのRAMは第７図
のように各ウインドウW₀〜W₃の境界を横方向・
縦方向に分割し、この分割位置に“１”が記憶さ
れる画面境界メモリである。実施例では該画面境
界メモリの列マツプRAM１２と行マツプRAM
１４はウインドウW₀〜W₃に対応するメモリをそ
れぞれ備え、最大４分割できるものである。ウイ
ンドウ選択回路１６は第８図のようになつてい
る。２１，２２のＴフリツプフロツプは列・行の
マツプRAMからのデータRow MAP Data，
Column MAP Dataが１になり次の１が来るま
で出力Ｑが１になるようになつている。次の２３
のアンドゲートは、２１，２２の出力が共に１に
なる部分、つまり第７図の各ウインドウの領域で
１になるようになつている。ウインドウが４枚の
時には２１〜２３が４組必要となる。以上の回路
を通るとある部分ではウインドウが複数枚重なる
ことがある。ここで１５のプライオリテイレジス
タで指定された優先順位に従つて重ね合せの上下
を決定するのが２４の優先順位回路である。優先
順位回路を通ると、ある瞬間にはウインドウは多
くとも１つ選択され、選択されたウインドウ番号
S₀〜S₃に対応するバイアスレジスタ１７₀〜１７₃
がマルチプレクサ１８で選択され、その記憶内容
であるバイアス値α₀〜α₃が、前段のアドレスカウ
ンタからのアドレスａに加算され（全加算器１９
により）、アドレスa′となり画像情報メモリを示
しウインドウを表示するのである。

第９図及び第１０図にプライオリテイレジスタ
ａとデイスプレイ画面ｂとの対応を示す。ウイン
ドウが４枚の場合、プライオリテイレジスタ１５
は２ビツト×４＝８ビツト必要で、プライオリテ
イの低い方から00，01，10，11と決めることにす
ると、第９図ではW₀＜W₁＜W₂＜W₃の優先順位
となるので同図ｂのようなデイスプレイ画面とな
り、同一の境界でも第１０図ではW₀＞W₁＞W₂
＞W₃の優先順位となるので第９図とは異なつた
デイスプレイ画面となる。

ここでは説明を簡単にする為にウインドウは４
枚としたが、何枚のウインドウでも可能である。

第５図において、列マツプRAM１２、行マツ
プRAM１４、プライオリテイレジスタ１５、バ
イアスレジスタ１７₀〜１７₃はプログラムで自由
に書き換えられるので、ウインドウの移動や大き
さの変化、ウインドウの重ね合せの上下の入れ換
えが画像情報メモリの書き換えなしでできるので
瞬時に行なえる。

以上のハードウエアにより、机上に本や図面や
レポート用紙を何枚も置いて仕事をしているよう
なことがデイスプレイ画面上で可能となり、デイ
スプレイ画面や画像情報メモリの自由度や使用効
率の向上がはかれる。

尚、本発明は、キヤラクタデイスプレイ、ビツ
トマツプデイスプレイのどちらにも応用でき、デ
イスプレイ装置についても、CRT（陰極線管）、
EL、プラズマデイスプレイなどに使用できる。

〈効果〉 １ １つのウインドウの位置・大きさを指定する
為に最大４点を画面境界メモリに書くだけでよ
く、ウインドウの移動・大きさの変化が瞬時に
行える。

２ プライオリテイレジスタに優先順位を指定す
るだけでウインドウの重ね合せの上下の優先順
位を瞬時に変えることができる。

３ アドレス変換の為のバイアス値をバイアスレ
ジスタというレジスタに指定するだけでアドレ
ス変換が行え、バイアスレジスタは自由に書き
換えられるので、画像情報メモリのウインドウ
表示領域を自由に瞬時に移動することができ
る。

４ 画面の自由度の向上、画像情報メモリの使用
効率の向上がはかれる。

【図面の簡単な説明】

第１図ａ，ｂはマルチウインドウ表示の例を示
す図である。第２図は本発明の説明に供する図で
あり、ａは画像情報メモリの内容を、またｂはデ
イスプレイ画面を示す。第３図は従来のデイスプ
レイ回路を示すブロツク図である。第４図は本発
明に係るデイスプレイ回路を示すブロツク図であ
る。第５図は第４図に示すアドレス変換回路の具
体的構成を示すブロツク図である。第６図はアド
レス変換の説明に供する図であり、ａは画像情報
メモリの内容を、またｂはデイスプレイ画面を示
す。第７図は第５図に示す列及び行マツプRAM
の説明に供する図である。第８図は第５図に示す
ウインドウ選択回路１６の具体的構成を示すブロ
ツク図である。第９図及び第１０図はプライオリ
テイレジスタの内容とデイスプレイ画面との対応
関係の説明に供する図である。 符号の説明、１：アドレスカウンタ、２：画像
情報メモリ、３：表示タイミング回路、４：水平
垂直タイミング回路、５：デイスプレイ、６：バ
スライン、７：アドレス変換回路、１１：列アド
レスカウンタ、１２：列マツプRAM、１３：行
アドレスカウンタ、１４：行マツプRAM、１
５：プライオリテイレジスタ、１６：ウインドウ
選択回路、１７₀，〜１７₃：バイアスレジスタ、
１８：マルチプレクサ、１９：全加算器、２１，
２２：Ｔフリツプフロツプ、２３：アンドゲー
ト、２４：優先順位回路。

Claims (1)

1. 【特許請求の範囲】 １ 複数の領域（ウインドウ）に分割された表示
   画面に、画像情報メモリの画像情報をアドレスカ
   ウンタで順次読出して前記各ウインドウに表示さ
   せる画面分割表示において、 上記表示画面の所定のウインドウ位置に、前記
   画像情報メモリの保持する所定の画像情報領域を
   表示させるために、表示走査に同期して前記アド
   レスカウンタのアドレス値を、ウインドウに対応
   した画像情報メモリの画像情報領域を読出すべく
   変換制御するアドレス変換回路と、 複数のウインドウに分割される表示画面の前記
   ウインドウ毎にそれぞれ、横方向（列方向）の分
   割画面境界位置を記憶する書換え可能な列マツプ
   メモリ及びその縦方向（行方向）の分割画面境界
   位置を記憶する書換え可能な行マツプメモリを備
   えた画面境界メモリとを備え、 前記アドレス変換回路は、表示画面上で複数の
   ウインドウが重なる部分での各ウインドウの優先
   順位を指定するプライオリテイ・メモリと、表示
   画面の水平／垂直走査信号に同期して前記画面境
   界メモリから読出された画面境界情報と前記プラ
   イオリテイ・メモリからのウインドウ優先順位情
   報に従つてウインドウ選択信号を出力するウイン
   ドウ選択手段と、複数のウインドウに分割された
   表示画面の各ウインドウと該ウインドウに表示さ
   せる画像情報メモリの画像情報領域とを対応させ
   て、前記各画像情報領域を対応ウインドウへ位置
   させるためのバイアス値を記憶した書換え可能な
   バイアス値メモリとを備え、 分割表示の際上記アドレス変換回路において、
   表示画面の上記走査信号に同期して上記ウインド
   ウ選択手段から出力されるウインドウ選択信号に
   基づいてこの選択されたウインドウに対応するバ
   イアス値をバイアス値メモリから取出すと共に該
   バイアス値を上記アドレスカウンタからのアドレ
   ス値に加算してアドレス変換させ、このアドレス
   変換回路から出力されるアドレス値で画像情報メ
   モリを読出して前記画像情報メモリの所定の画像
   情報領域を、画面の所定のウインドウ位置に表示
   させると共に複数のウインドウが重なる部分では
   ウインドウの優先順位に従つて重ね合わせて表示
   するようにした画面分割制御装置。