JPH02151836A - アクティブマトリクス基板およびアクティブマトリクス基板の欠陥修正方法 - Google Patents

アクティブマトリクス基板およびアクティブマトリクス基板の欠陥修正方法

Info

Publication number
JPH02151836A
JPH02151836A JP63307111A JP30711188A JPH02151836A JP H02151836 A JPH02151836 A JP H02151836A JP 63307111 A JP63307111 A JP 63307111A JP 30711188 A JP30711188 A JP 30711188A JP H02151836 A JPH02151836 A JP H02151836A
Authority
JP
Japan
Prior art keywords
picture element
electrode
active matrix
matrix substrate
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63307111A
Other languages
English (en)
Other versions
JP2514702B2 (ja
Inventor
Yasunori Shimada
島田 康憲
Mikio Katayama
幹雄 片山
Hiroshi Morimoto
弘 森本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP30711188A priority Critical patent/JP2514702B2/ja
Publication of JPH02151836A publication Critical patent/JPH02151836A/ja
Application granted granted Critical
Publication of JP2514702B2 publication Critical patent/JP2514702B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は2例えば、液晶と組合わせて画像を形成するア
クティブマトリクス基板および該アクティブマトリクス
基板の欠陥修正方法に関する。
(従来の技術) 近時、液晶を用いてカラー表示する際に、絶縁性基板上
に多数の薄膜トランジスタ(Thin FilmTra
nsistor: TFT )がマトリクス状に配設さ
れたアクティブマトリクス基板が使用される。
このアクティブマトリクス基板は1例えば、絶縁性基板
上に、多数の絵素電極が配設されており。
また、各絵素電極に1つのTPTのドレイン電極が接続
されるように、多数のTPTがマトリクス状に配設され
ている。各TPTは電気的に接続されたそれぞれの絵素
電極のスイッチング素子として機能する。
一方向に列をなすTPTの各ゲート電極はその方向に延
びる1本の電極線であるゲート配線(信号線)に電気的
に接続され、他方向に列をなすTPTの各ソース電極は
、その方向に延びる1本の電極線であるソース配線(走
査線)に電気的に接続されている。そして、各ゲート配
線には走査信号がそれぞれ入力され、各ソース配線には
データ信号がそれぞれ人力され1両入力信号が入力され
たTPTが動作して、該TPTに接続された絵素電極に
電圧が印加される。
アクティブマトリクス基板を用いてカラー表示する際に
は、赤色(R)、  緑色(G)、  青色(B)の−
・原色の絵素が、同一色が相隣せずに、しかも三角状に
三原色の各絵素が相隣するように配列されたいわゆるデ
ルタ型配列のカラーフィルタが使用される。つまり、該
カラーフィルタは、所定の順番となった赤色、緑色、青
色の三原色の絵素が一方向に所定のピッチで並設された
複数の絵素列を相隣する絵素列における各絵素の配設ピ
ッチが半ピツチずれるように構成されている。そして、
このようなカラーフィルタを用いたカラー液晶表示装置
用のアクティブマトリクス基板は、第4図に示すように
、透明基板75に、カラーフィルタの各絵素にそれぞれ
の絵素電極が対向するように配設されて構成される。所
定ピッチで絵素電極72が並設された絵素電極列の間に
はゲート配線71が各絵素電極列に並行して配線されて
いる。1本のゲート配線71は、1本の絵素電極列の各
絵素電極72にドレイン電極が接続された各TPT 7
4のゲート電極にそれぞれ電気的に接続されている。他
方、ソース配線73は、各絵素電極列におけるそれぞれ
の絵素電極72間を通過するように配線されるが、相隣
する絵素電極列の各絵素電極が半ピツチずれて配列され
ているために、各絵素電極72間では、各ゲート配線7
1と並行するように直角に屈曲される。
各ソース配線73は、各絵素電極列の各絵素電極72間
を通過する都度、屈曲方向が反対になっている。
その結果、相隣する絵素電極列を通過する1本のソース
配線73の外側の各側方域には、同色の絵素に対向する
絵素電極72が位置しており、その各絵素電極72がそ
れぞれTPT 74を介して1本のソース配線73に電
気的に接続されている。
このようなアクティブマトリクス基板を用いたカラー液
晶表示装置の一例を、第5図に示す。該カラー液晶表示
装置は、透明の絶縁性基板75上に透明電極でなる絵素
電極72が前述のように設りられたアクティブマトリク
ス基板70と、対向基板80との間に液晶91が封入さ
れている。アクティブマトリクス基板70には、絵素電
極72を覆うように絶縁層76が積層されており、該絶
縁層76が配向膜77にて覆われている。他方、該アク
ティブマトリクス基板70に対向して設けられた対向基
板80は、透明な絶縁性基板81の一面に、前述のよう
に三原色の絵素がデルタ型に配列されたカラーフィルタ
82が配設されており、該透明基板81に、カラーフィ
ルタ82を覆うように対向電極83が積層され、さらに
該対向電極83に配向膜84が配設されている。そして
、アクティブマトリクス基板70の配向膜77と対向基
板80の配向膜84とが相互に対向した状態で。
両者が適当な間隙をあけるように、アクティブマトリク
ス基板70および対向基板80の間にスペーサ92が設
けられており、その間隙内に液晶91が封入されている
アクティブマトリクス基板70の絵素電極72配設面と
は反対側面には、偏光層78が積層され、また。
対向基板80のカラ−フィルタ82配設面とは反対側面
にも偏光層85が積層されている。
アクティブマトリクス基板70には光源93からの光が
直接、あるいは9反射板94を介して照射されるように
なっている。該光源93および反射板94は該カラー液
晶表示装置におけるコントラスト輝度等の表示品質を向
上させるために設けられている。また、アクティブマト
リクス基板70の偏光層78と光源93との間には光散
乱板95が介装されており、該光散乱板95により、光
源93からの光路長の違いによって生じる表示面の中心
部と外周縁部との輝度むらが抑制される。
このような構成のカラー液晶表示装置では1例えば、各
偏光層78および85の偏光軸が直交している場合には
、液晶91に電圧が印加されていない状態、すなわち、
アクティブマトリクス基板70に配設されたTPT 7
4がオフ状態であれば液晶91の結晶分子の方向は配向
膜77によって所定の方向に配向されるため、液晶91
に入射した光は、該液晶91内を透過する間に所定方向
に偏光されて外部に投射される。従って、光源93配設
側とは反対側から対向基板80を見れば、カラーフィル
タ82の各絵素部分は明状態となり、その各絵素の色が
表示される。
反対に、アクティブマトリクス基板70のTFT 74
がオンして絵素電極72に電圧が印加されると、該絵素
電極72と対向電極83との間の液晶91の部分に電界
が生じ1 この部分の液晶分子の配向が変化する。
これにより、絵素電極72に入射した光の方向は偏光層
78の偏光方向とは異なり、外部へ投射されない。従っ
て、オンしたTPT 74と接続された絵素電極72に
対向するカラーフィルタ82の絵素部分は。
色が表示されず暗状態となる。
このような原理により、該カラー液晶表示装置は、アク
ティブマトリクス基板70の多数の絵素電極72のそれ
ぞれに電圧を印加することによって。
所望のカラー画像あるいはカラー情報を表示し得る。
(発明が解決しようとする課題) このような、カラー液晶表示装置におけるアクティブマ
トリクス基板では、 TPT 74に、ソース電極とド
レイン電極との間がリークすることにより該TPT 7
4が常にオン状態となるリーク欠陥、あるいは該TPT
 74が常にオフ状態になる不導通欠陥が生じることが
ある。TPT 74にリーク欠陥が生じれば、そのTP
T 74は常にオン状態になり、該TPT 74が電気
的に接続された絵素電極72に電圧が常に印加される。
その結果、カラー液晶表示装置では。
該絵素電極72と対向するカラーフィルタ82の絵素が
常に暗状態となった暗点欠陥が生じる。反対に。
TPT 74に不導通欠陥が生じると、該TPT 74
は常にオフした状態になり、該TPT 74に電気的に
接続された絵素電極72には電圧が印加されない。その
結果、カラー液晶表示装置では、該絵素電極72と対向
するカラーフィルタ82の絵素が常に明状態となった輝
点欠陥が生じる。このような絵素欠陥は。
カラー液晶表示装置の表示品質を低下させ、甚しい場合
には、カラー液晶表示装置として実用に供し得ない。
カラー液晶表示装置では2通常、カラーフィルタの絵素
数は数万〜数十万となっており、今後さらにその絵素数
が増加する傾向にある。その結果カラーフィルタの各絵
素に対向する絵素電極数も。
当然に増加する傾向にあり、上述のような絵素欠陥が発
生する確率は一層高くなる。その結果、カラー液晶表示
装置の歩留りが低下するおそれがある。
本発明は上記従来の問題を解決するものでありその目的
は、絵素電極に電気的に接続されたスイッチング素子に
欠陥が生じても、その絵素電極が欠陥の生じたスイッチ
ング素子により駆動されないように、容易に修正し得る
アクティブマトリクス基板およびアクティブマトリクス
基板の欠陥修正方法を提供することにある。
(課題を解決するための手段) 本発明のアクティブマトリクス基板は、絶縁性基板上に
格子状に配線された電極線と、該電極線により囲まれた
各絵素領域内にそれぞれ配設された複数の絵素電極と、
各絵素電極にそれぞれ電気的に接続されると共に、所定
の電極線にそれぞれ電気的に接続されたスイッチング素
子と、を具備してなり、そのことにより上記目的が達成
される。
また2本発明は、絶縁性基板上に格子状に配線された電
極線と、該電極線により囲まれた各絵素領域内にそれぞ
れ配設された複数の絵素電極と。
各絵素電極にそれぞれ電気的に接続されると共に。
所定の電極線にそれぞれ電気的に接続されたスイッチン
グ素子と、を具備するアクティブマトリクス基板の欠陥
修正方法であって、不導通欠陥を有するスイッチング素
子と接続された絵素電極を該絵素電極と同一の絵素領域
内の正常なスイッチング素子に接続された絵素電極に電
気的に接続することを特徴としてり、そのことにより上
記目的が達成される。
さらに2本発明は、絶縁性基板上に格子状に配線された
電極線と、該電極線により囲まれた各絵素領域内にそれ
ぞれ配設された複数の絵素電極と。
各絵素電極にそれぞれ電気的に接続されると共に。
所定の電極線にそれぞれ電気的に接続されたスイッチン
グ素子と、を具備するアクティブマトリクス基板の欠陥
修正方法であって、導通欠陥を有するスイッチング素子
と該スイッチング素子に接続された絵素電極とを電気的
に分離すると共に、該絵素電極を、該絵素電極と同一の
絵素領域内の正常なスイッチング素子に接続された絵素
電極に電気的に接続することを特徴としてなり、そのこ
とにより上記目的が達成される。
(実施例) 以下に本発明を実施例について説明する。
本発明のアクティブマトリクス基板は、第1図に示すよ
うに1例えばホウ硅酸ガラスを用いた光透過性の絶縁性
基板10上に、相互に平行になるように複数の走査線で
あるゲート配線30,30.・・・が適当な間隔をあけ
て配線されている。また、該絶縁性基板10上には、各
ゲート配線30.30・・・とは相互に直交するように
、信号線であるソース配線40.40・・・が、適当な
間隔をあけてそれぞれが平行に配線されている。各ゲー
ト配線30と各ソース配線40との交差部は絶縁状態に
なっている。
相隣する一対のゲート配線30および30と、相隣する
一対のソース配線40および40とにより囲まれ1ま た絶縁性基板10上の絵素領域内には9例えば、ソース
配線40の延設方向に並設された一対の絵素電極20お
よび20がそれぞれ配設されている。
各絵素電極20には、該絵素電極20と、1本のゲート
配線30およびソース配線40とにそれぞれ電気的に接
続されたTFT 50および50がそれぞれ配設されて
いる。各TFT 50は、第2図に示すように、光透過
性の絶縁性基板10上に積層されたゲート配線30から
、各絵素電極20間のソース配線40部分と平行するよ
うに延出するTa等よりなるゲート電極51を有する。
該ゲート電極51は陽極酸化膜52にて覆われており、
該陽極酸化膜52は、絶縁性基板10上面と共に、 5
jNx等でなるゲート絶縁膜53にて覆われている。そ
して、該ゲート絶縁膜53における陽極酸化膜52を被
覆する部分にはa−3i膜54が被覆されており、該a
−3t膜54の中央部を除く各側部上には、 a−5i
(n”)膜55がそれぞれ積層されている。
そして、一方のa−3i (n”)膜55上にソース配
線40から延出するソース電極57が積層されており、
他方のa−5i (n4)膜55上にドレイン電極56
が積層されている。該ドレイン電極56には、ゲート絶
縁膜53上に積層された透明な絵素電極20の一部が積
層されて、該絵素電極20とドレイン電極56とが電気
的に接続されている。
このような構成の本発明のアクティダマ1〜リクス基板
では1例えば、絶縁性基板10上に、各TPT50のゲ
ート電極51および各ゲート配線30を構成するTa等
の導電性材料を積層してパターニングすることにより、
ゲート電極51とゲート配線30とが一体となって形成
される。
本発明のアクティブマトリクス基板は、第5図に示すカ
ラー液晶表示装置と同様に、該アクティブマトリクス基
板と所定の間隔をあけて対向基板を配設し1両者の間に
液晶を封入することによりカラー液晶表示装置とされる
該アクティブマトリクス基板を用いたカラー液晶表示装
置において、1つの絵素領域内に配設された一方の絵素
電極20に接続されたTFT 50が正常に動作するも
のの、他方の絵素電極20に接続されたTFT 50が
不導通になった場合には、不導通の該TFT 50が接
続された絵素電極20には電圧が印加されない。従って
、その絵素電極20に対向する液晶層部分は0例えば、
常に光が透過し、液晶表示装置では常に明状態となった
輝点欠陥が生じる。この場合には、不導通となったTF
T 50が接続された絵素電極20と同一絵素領域内に
ある絵素電極20とを1例えばレーザデポジションによ
り形成される導電性膜61(第1図参照)により電気的
に接続する。これにより、不導通となったTFT 50
が接続された絵素電極20は、同一絵素領域内の正常な
絵素電極20のオン、オフに基づきオン、オフされる。
その結果、不導通のTFT 50により絵素領域内の半
分の領域が常に明状態となる輝点欠陥は解消される。
これに対し1つの絵素領域内における一方の絵素電極2
0に接続されたTFT 50にリーク欠陥が発生し、該
TFT 50が常にオン状態になれば、該TFT 50
が接続された絵素電極20が対向する液晶層部分には1
例えば常に光が透過せず、液晶表示装置では常に暗状態
となった暗点欠陥が生じる。この場合には、リーク欠陥
が生じたTI’T 50を、該TpT 50が接続され
た絵素電極20から電気的に分離しく第1図に二点鎖線
62で示す)、該絵素電極20と同一絵素領域内にある
他方の絵素電極20とを1例えばレーザデイポジション
により形成される導電性膜63にて電気的に接続する。
これにより、リーク欠陥が生じたTFT 50から電気
的に分離された絵素電極20は同一絵素領域内の正常な
TFT 50にて動作される絵素電極20のオン、オフ
に基づき、オン、オフされる。その結果、 TFT 5
0のリーク欠陥により絵素領域の半分の領域が常に暗状
態となる暗点欠陥が解消される。
第3図は2本発明のアクティブマトリクス基板の他の実
施例を示す平面図である。本実施例では。
絶縁性基板10上に、適当な間隔をあけて平行に配線さ
れた一対のゲート配線30および30を1組として、多
数組が平行に設けられている。対をなすゲート配線30
および30同士は電気的に接続されており9両ゲート配
線30および30には同時に電圧が印加される。一対の
ゲート配線30および30と相隣する一対のゲート配線
30および30とは近接して配設されている。
各ゲート配線30とは直交するソース配線40も。
同様に、適当な間隔をあけて平行に配設された一対のソ
ース配線40および40を一組として、多数組が平行に
設けられている。対をなすソース配線40および40同
士は電気的に接続されており5両ソース配線40および
40には同時に電圧が印加される。
一対のソース配線40および40と、相隣する一対のソ
ース配線40および40とは近接して配設されている。
対をなすゲート配線30および30と対をなすソース配
線40および40とに囲まれた絵素領域内には。
4個の絵素電極20,20.・・・が、ゲート配線30
の延設方向およびソース配線40の配線方向にそれぞれ
2個ずつ並設されている。そして、各絵素電極20には
、それぞれの絵素電極20に近接したゲート配線30お
よびソース配線40と電気的に接続されたTPT50が
、それぞれ電気的に接続されている。
このような構成のアクティブマトリクス基板では、1つ
の絵素領域内のいずれかの絵素電極2oに接続された1
つのTFT 50に欠陥が生じた場合には。
前記実施例と同様に同一の絵素領域内のいずれかの絵素
電極20に5例えばレーザでポジションにより形成され
る導電性膜64を介して電気的に接続される。TFT 
50がリーク欠陥を有する場合には、該TFT 50は
電気的に接続された絵素電極20から例えばレーザによ
り電気的に分離されることも、前記実施例と同様である
なお、上記実施例では、各絵素電極2oにスイッチング
素子として1個のTFT 50を電気的に接続する構成
としたが、スイッチング素子ば絵素電極を駆動し得る素
子であればよ<、TPTに限るものではない。また、ス
イッチング素子は各絵素電極に1個ずつ設ける構成に限
らず、各絵素電極に複数のスイッチング素子を設ける構
成としてもよい。
さらに、上記各実施例では、絶縁性基板上に形成された
各絵素領域は、相互に直交する方向にそれぞれ等ピッチ
にて整然と配設されているが、このような構成に限らず
、所定方向に並設された各絵素領域の配設ピッチが、近
接して同方向に並設された各絵領域の配設ピッチに対し
て半ピツチずれた状態(第4図参照)であってよい。
(発明の効果) 本発明のアクティブマトリクス基板は、このように、各
絵素領域内に複数の絵素電極が配設されているため、各
絵素電極に接続されたスイッチング素子に欠陥が生じて
も、その絵素電極を、同一領域内の正常に動作し得る絵
素電極と電気的に接続することにより、欠陥スイッチン
グ素子による絵素電極の動作が防止される。その結果、
該アクティブマトリクス基板を用いた表示装置は1表示
品位の低下を抑制し得る。
また、本発明方法によれば、欠陥スイッチング素子が接
続された絵素電極が、その欠陥スイッチング素子により
動作されることを極めて容易に防止できる。
4、 ゛  の   な−゛H 第1図は本発明のアクティブマトリクス基板の一例を示
す概略平面図、第2図は第1図の■−■線における断面
図、第3図は本発明のアクティブマトリクス基板の他の
例を示す概略平面図、第4図は従来のアクティブマトリ
クス基板の概略平面図、第5図はそのアクティブマトリ
クス基板を用いたカラー液晶表示装置の概略断面図であ
る。
10・・・絶縁性基板、20・・・絵素電極、 30・
・・ゲート配線、40・・・ソース配線、50・・・T
PT、61,63,64.・・・導電性膜。
以上

Claims (1)

  1. 【特許請求の範囲】 1、絶縁性基板上に格子状に配線された電極線と、 該電極線により囲まれた各絵素領域内にそれぞれ配設さ
    れた複数の絵素電極と、 各絵素電極にそれぞれ電気的に接続されると共に、所定
    の電極線にそれぞれ電気的に接続されたスイッチング素
    子と、 を具備するアクティブマトリクス基板。 2、絶縁性基板上に格子状に配線された電極線と、該電
    極線により囲まれた各絵素領域内にそれぞれ配設された
    複数の絵素電極と、各絵素電極にそれぞれ電気的に接続
    されると共に、所定の電極線にそれぞれ電気的に接続さ
    れたスイッチング素子と、を具備するアクティブマトリ
    クス基板の欠陥修正方法であって、 不導通欠陥を有するスイッチング素子と接続された絵素
    電極を、該絵素電極と同一の絵素領域内の正常なスイッ
    チング素子に接続された絵素電極に電気的に接続するこ
    とを特徴とするアクティブマトリクス基板の欠陥修正方
    法。 3、絶縁性基板上に格子状に配線された電極線と、該電
    極線により囲まれた各絵素領域内にそれぞれ配設された
    複数の絵素電極と、 各絵素電極にそれぞれ電気的に接続されると共に、所定
    の電極線にそれぞれ電気的に接続されたスイッチング素
    子と、を具備するアクティブマトリクス基板の欠陥修正
    方法であって、 導通欠陥を有するスイッチング素子と該スイッチング素
    子に接続された絵素電極とを電気的に分離すると共に、
    該絵素電極を、該絵素電極と同一の絵素領域内の正常な
    スイッチング素子に接続された絵素電極に電気的に接続
    することを特徴とするアクティブマトリクス基板の欠陥
    修正方法。
JP30711188A 1988-12-05 1988-12-05 アクティブマトリクス基板およびアクティブマトリクス基板の欠陥修正方法 Expired - Lifetime JP2514702B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30711188A JP2514702B2 (ja) 1988-12-05 1988-12-05 アクティブマトリクス基板およびアクティブマトリクス基板の欠陥修正方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30711188A JP2514702B2 (ja) 1988-12-05 1988-12-05 アクティブマトリクス基板およびアクティブマトリクス基板の欠陥修正方法

Publications (2)

Publication Number Publication Date
JPH02151836A true JPH02151836A (ja) 1990-06-11
JP2514702B2 JP2514702B2 (ja) 1996-07-10

Family

ID=17965166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30711188A Expired - Lifetime JP2514702B2 (ja) 1988-12-05 1988-12-05 アクティブマトリクス基板およびアクティブマトリクス基板の欠陥修正方法

Country Status (1)

Country Link
JP (1) JP2514702B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59101693A (ja) * 1982-12-02 1984-06-12 セイコーエプソン株式会社 アクティブマトリクス液晶表示装置の画像欠陥救済方法
JPS6059383A (ja) * 1983-09-12 1985-04-05 セイコーエプソン株式会社 アクテイブマトリツクス基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59101693A (ja) * 1982-12-02 1984-06-12 セイコーエプソン株式会社 アクティブマトリクス液晶表示装置の画像欠陥救済方法
JPS6059383A (ja) * 1983-09-12 1985-04-05 セイコーエプソン株式会社 アクテイブマトリツクス基板

Also Published As

Publication number Publication date
JP2514702B2 (ja) 1996-07-10

Similar Documents

Publication Publication Date Title
JP2620240B2 (ja) 液晶表示装置
KR100961960B1 (ko) 액정 표시 장치, 박막 다이오드 표시판 및 그 제조 방법
KR100324457B1 (ko) 액티브 매트릭스형 액정 표시 장치
US20120091479A1 (en) Electrooptic device and electronic apparatus
JP3256810B2 (ja) 液晶表示装置
WO2018176462A1 (en) Liquid crystal array substrate, liquid crystal display panel, and liquid crystal display apparatus
CN1982993A (zh) 液晶显示面板
JP3242304B2 (ja) マトリクス型表示装置
JP4948420B2 (ja) アクティブマトリクス基板とそのアクティブマトリクス基板を備えた表示装置、及び液晶パネルとその液晶パネルを備えた表示装置並びにテレビ受像器
US7518686B2 (en) Liquid crystal display
JP2005128424A (ja) 表示装置
JP2514703B2 (ja) アクティブマトリクス基板
JPH03198030A (ja) 薄膜トランジスタパネル及び液晶表示装置
JP2514702B2 (ja) アクティブマトリクス基板およびアクティブマトリクス基板の欠陥修正方法
JPH0812359B2 (ja) アクティブマトリクス基板
JP2624812B2 (ja) 液晶表示装置および液晶表示パネルの製造方法
KR20080059928A (ko) 액정표시장치 및 이의 리페어 방법
JPH09138422A (ja) 液晶表示装置及びその検査方法
JPH117044A (ja) 表示装置用アレイ基板
JPS613119A (ja) 表示装置
US20250271711A1 (en) Pixel structure
JPH1172801A (ja) 液晶表示装置
US9207486B2 (en) Liquid crystal display apparatus comprising a light shielding layer overlapping outermost conductive patterns of an electrode
TWI754349B (zh) 薄膜電晶體陣列基板及顯示面板
JPH06230416A (ja) アクティブマトリクス表示装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080430

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090430

Year of fee payment: 13

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090430

Year of fee payment: 13