JPH02152309A - 自動利得制御方法及び装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は自動利得制御方法及び装置にかかわり。

特にフェーズ・クロック・ループ（以下、ＰＬＬと称す
る）を用いて入力信号に同期したクロックを作り、この
クロックを用いて入力信号の大きさを検出する動作を行
う自動利得制御方法及び装置に関する。

〔従来の技術〕

上記したＰＬＬを用いた自動利得制御は、従来から磁気
ディスク装置においてサーボ信号の大きさをディスク面
上の位置に依存せず均一なものにする手段として広く用
いられている。このようなＰＬＬを用いた自動利得制御
方法は、ＰＬＬループとＡＧＣループとが相互に影響し
合う関係にある。次に、ＰＬＬループとＡＧＣループの
関係について、詳しく説明する。

即ち、上記したＰＬＬループを用いる自動利得制御方法
においては、Ｐ　Ｌ　Ｌループが正確に入力信号に同期
して初めて正しいＡＧＣフィード・バック信号が得られ
、且つＡＧＣループが正しく作動して初めてＰＬＬルー
プへの入力信号の大きさが最適化される。従って、従来
方式ではＰＬＬ同期開始時（引き込み時と称す）に前記
２個の制御ループが同時に本来の正しい状態に到達せね
ばならなかった。

なお、上記した従来技術に関連するものとして、アイビ
ーエム　ジェイ　アールイーニス　デベロップ　第５０
６〜５１２頁（１９７４年）に記載された［デザイン　
オン　ア　ディスク　ファイル　ヘッドボジショニング
　サーボＪ　　（ＩＢＭ　　Ｊ　　Ｒｅｓ。

Ｄｅｖｅｌｏｐ、　ｐｐ５０６〜５１２．１９７４“Ｄ
ｅｓｉｇｎ　ｏｆ　ａ　ｄｉｓｋｆｉｌｅ　Ｈｅａｄ−
Ｐｓｉｔｊｏｎｉｎｇ　５ｅｒｖｏ”　）が存在する。

〔発明が解決しようとする課題〕

従来方式では、引き込み時に前記２個の制御ループの内
の何れかが、正しい状態に到達できないと、もう一方の
制御ループも正しい状態に到達できないため、結局永久
に誤った状態から脱し得なくなってしまうという問題点
があった。

上記した問題点について、具体例を挙げて説明する。即
ち、引き込み時に前記ＰＬＬが正しい状態に達しない場
合には、ＰＬＬループの出力である前記クロックの周波
数が正しい値に達しないのが通例である。このように、
ＰＬＬが入力信号に正しく同期しない時のクロックで入
力信号の大きさを検出しようとすると、その検出された
値は、たとえ実際の入力信号の大きさは正しくとも、実
際より小さな値となる。この場合、ＡＧＣループに於て
前記入力信号は実際より小さいと判断され、ＡＧＣは前
記Ｐ　Ｌ　Ｌ入力信号の大きさを増加させる。入力信号
の増加は、ＰＬＬに対する位相情報の誤った沸出しや、
増幅回路の飽和等による入力信号の歪を生じさせるため
、ＰＬＬは益々誤った周波数側へ暴走し、やがて何れか
の誤った状態で安定して、以後これから脱し得なくなる
。

本発明は前述の様な従来技術の持つ問題点を解決すべく
成されたものであり、その目的は、前記引き込み動作を
安定且つ確実に行わせることが可能な自動利得制御方法
及び装置を提供する事である。

〔課題を解決するための手段〕

この発明によれば、ＰＬＬループの同期引き込み時にお
いては、ＰＬＬループから出力されるクロックとは無関
係に自動利得制御アンプから出力される増幅された入力
信号の大きさを検出して、これを自動利得制御アンプに
フィードバックして自動利得制御アンプから出力される
増幅された入力信号の大きさを一定にする制御をおこな
い、ＰＬＬループの同期引き込み後においては、ＰＬＬ
ループから出力されるクロックを用いて増幅された入力
自動利得制御アンプから出力される増幅された入力信号
の大きさを検出して、これを自動利得制御アンプにフィ
ードバックして自動利得制御アンプから出力される増幅
された入力信号の大きさを一定にする制御をおこなうこ
とを特徴としている。

〔作用〕

この発明によれば、ＰＬＬループ系の同期引き込み時に
おいては、ＰＬＬループから出力されるクロックとは無
関係に自動利得制御アンプの出力を一定の大きさに制御
できるので、ＰＬＬループを正しい状態に引き込むこと
が可能になり、誤動作のない自動利得制御方法及び装置
を提供することができる。

〔実施例〕

以下、添付の図面に示す実施例により、更に詳細に本発
明について説明する。

以下に説明する実施例においては、この発明を磁気ディ
スク装置のサーボ信号の処理に適用した場合を例にして
説明する。磁気ディスク装置のサーボ信号はサーボヘッ
ドによって読み出され１通常シンク・ビット・ゾーンと
サーボ・ビット・ゾーンとから構成されている。サーボ
・ピッ１〜・ゾーンは、２種類または４種類のサーボ・
ビットから構成されているのが通常である。そして、各
サーボ・ビットにおける読み出し信号の大きさの差は、
サーボヘッドのトラック中心からのずれ量に比例するも
のとなる。

第２図（ａ）は、磁気ディスクに書き込まれたサーボ信
号の一例を示している。第２図（ａ）において、サーボ
・ビット・ゾーンは２種類のサーボ・ビットＳＬ、Ｓ２
から構成され、シンク・ビット・ゾーンはシンク・ビッ
トＳＢから構成されている。

また、第２図（ａ）において、Ｓ、ＮはトラックＴ１〜
Ｔ６における磁化方向を示している。

第２図（ｂ）は、サーボヘッドが第２図（ａ）に示す位
［ＨＰｌに存在する場合の読み出し信号を示している。

この場合には、サーボヘッドがトラック３のセンターに
位置しているため、サーボ・ビットＳ１からの読み出し
成分とサーボ・ビットＳ２からの読み出し成分は、図示
するように、その大きさが等しくなる。

第２図（ｃ）は、サーボヘッドが第２図（ａ）に示す位
置ＨＰ２に存在する場合の読み出し信号を示している。

この場合には、サーボヘッドがトラック３のセンターか
らずれてトラック４の側にシフトした位置に存在してい
るため、サーボ・ビットＳｌからの読み出し成分は上記
ずれ量に応じて減少し、逆にサーボ・ビットＳ２からの
読み出し成分は増加する。

第２図（ａ）に示すシンク・ビットＳＢは、サーボ・ビ
ットＳ１．、Ｓ２からの読み出し成分を区切るための基
準信号となっており、その大きさは上記のサーボヘッド
のずれ量に依存しないように配慮されている。

したがって、各サーボ・ビットからの読み出し成分の差
を求めることによって、サーボヘッドのトラック中心か
らのずれ量に応じた位置信号を求めることができる。

しかし、サーボディスクのディスク面は、内外周差やデ
ィスク媒体の塗布むら等により、サーボ・ビットの大き
さそのものがディスク面上の位置により異なるため、各
サーボ・ビットの読み出し信号の大きさの和を一定にす
るようなＡＧＣ処理が必要である。

一方、シンク・ビットは、サーボ・ビットからの読み出
し成分の差に基づいて形成される位置信号の直線性を確
保するため、ＡＧＣ処理されないのが通例であり、これ
が本来のＡＧＣ方式にＰＬＬループが必要になってくる
理由である。即ち、ＰＬＬループがその入力信号である
サーボ信号に同期することによって、上記サーボ・ビッ
ト・ゾーンとシンク・ビット・ゾーンを区切ることがで
き、サーボ・ビット・ゾーンにのみＡＧＣ処理を施すこ
とができる。

次に、第１図に示す実施例の動作について説明する。第
１図において、サーボヘッド１０１から読み出されたサ
ーボ信号は、ＡＧＣアンプ１０２に入力される。ＡＧＣ
アンプ１０２は、制御フィードバック信号１６と内部で
あらかじめ設定されている目標値とを比較して、その差
に応じたゲインで上記サーボ信号を増幅し、ＡＧＣ信号
１３として出力する。ＡＧＣ信号１３は、信号検出器１
０３．１０４及びＰＬＬ回路１０６に入力される。ＰＬ
Ｌ回路１０６は、入力されるＡＧＣ信号１３に同期し、
かつ前記したようにサーボ・ビット・ゾーンのみを区切
るためのクロック１７を出力する。クロック１７は、上
記した信号検出器１０３に制御信号として入力される。

信号検出器１０３は、クロック１７に対応してＡＧＣ信
号１３のうちのサーボ・ビット・ゾーンに対応する部分
の信号の大きさを検出し、これに比例した信号１４を出
力する。この信号１４は、スイッチ回路１０５の端子ａ
に入力される。

他方、もうひとつの信号検出器１０４は、クロック１７
とは無関係にＡ　Ｇ　Ｃ（ｉ号１３の大きさを検出し、
これに比例する信号１５を出力する。この信号１５は、
スイッチ回路ｌＯ５の端子すに入力される。

スイッチ回路１０５は、当初のＰＬＬ回路１０６の引き
込み動作中においては端子Ｃと端子ａが接続された状態
にあり、信号１５を制御フィードバック信号１６として
Ａ　Ｇ　Ｃアンプ１０２に出力する。ＰＬＬ回路１０６
が引き込み動作を完了すると、スイッチ回路１０５の可
動端子Ｃは端子ａから端子すに切り替わり、制御フィー
ドバック信号１６として信号１４を選択してＡＧＣアン
プ１０２に出力する。以後、この状態が保持される。

第１図に示す実施例において、ＰＬＬ回路１０６は前記
したＰ　Ｌ　Ｌループに対応するものであり、点線で示
すＡＧＣ７ンプ１０２．信号検出器１０３，１０４、ス
イッチ回路１０５から構成される回路１１２が前記した
ＡＧＣループに対応している。

尚、ＰＬＬ回路１０６の出力は、前記クロック］７のみ
である必要はなく、これとは位相９周波数が異なったク
ロック群１８を同時に出方するのが通例である。これら
のクロック群は、前記位置信号の復調や、シンク・ビッ
トの検出に使われる。

本発明で付加された第２の信号検出器１０４は。

、前記へＧＣ信号１３にピーク・ホールドを施してその
エンベロープを検出する様なピーク・ホールド回路であ
って良く、また信号１３を余波整流した後、これを平均
化してその平均値を検出する様な平均化回路であっても
良い。この検出器１０４は、前述のシンク・ビットの大
きさをも検出の対象とするが、シンク・ビットの大きさ
は、各サーボ・ビットの大きさの和にほぼ比例するのが
通例であるから、引き込み動作中の様な初期状態に対し
ては、十分な精度で入力信号１３の大きさに比例した信
号１５を出力し得る。尚信号検出器１０４の形態として
は、ここに例示したちの以外にも種々のものが考えられ
る。

以上、本発明の一実施例をその応用技術である磁気ディ
スク装置のサーボ信号処理に適用した場合を例にとって
説明したが、本発明はこの実施例に限る事なく、その主
旨に沿って種々適用可能である事は言うまでもない。

〔発明の効果〕

本発明によれば、ＰＬＬループの同期引き込み時に、Ｐ
ＬＬループの挙動に無関係に自動利得制御アンプの利得
を制御することができるので、ＰＬＬループの同期引き
込みを安定かつ確実に行うことが可能になる。また、Ｐ
ＬＬループの同期引き込み後は、正しく同期引き込みが
行われたＰＬＬループから出力されるクロックを用いて
自動利得制御アンプの利得を制御することができるので
。

誤動作のない自動利得制御を実現することができる。

【図面の簡単な説明】

第１図はこの発明を磁気ディスク装置のサーボ信号の処
理に適用した場合の一実施例を示すブロック図、第２図
（ａ）は磁気ディスクに書き込まれたサーボ信号の例を
示す説明図、第２図（ｂ）、　（ｃ）はサーボヘッドが
第２図（ａ）に示す所定位置にそれぞれ存在する場合の
読み出し信号の例を示す図である。 １０１・・・サーボヘッド、１０２−　Ａ　Ｇ　Ｃ７ン
プ、１０３　。 １０４・・・信号検出器、１ｏ５・・・スイッチ回路、
１０６・・・ＰＬＬ回路。

Claims (1)

1. 【特許請求の範囲】 １、ＰＬＬループ系によって形成される入力信号に同期
   したクロックを用いて自動利得制御アンプによって増幅
   された入力信号の特定部分の大きさを検出し、検出され
   た上記特定部分の大きさを示す信号を制御信号として自
   動利得制御アンプにフィードバックして、上記入力信号
   の大きさを一定値にする自動利得制御を行うＡＧＣルー
   プを用いた自動利得制御方法において、上記ＰＬＬルー
   プ系の同期引き込み時に、ＰＬＬループから出力される
   クロックを用いることなく入力信号の大きさを検出し、
   検出した入力信号の大きさを上記自動利得制御アンプに
   フィードバックして上記入力信号の大きさを一定にする
   制御を行い、ＰＬＬループ系の同期引き込み後において
   は、ＰＬＬループ系から出力されるクロックを用いて入
   力信号の特定部分の大きさを検出して自動利得制御アン
   プにフィードバックし、上記自動利得制御アンプから出
   力される増幅された入力信号の大きさを一定にする制御
   を行う自動利得制御方法。 ２、入力信号に同期したクロックを出力するＰＬＬルー
   プ系と、入力信号を適宜の増幅率で増幅する自動利得制
   御アンプと上記ＰＬＬループ系から出力されるクロック
   を用いて増幅された入力信号の特定部分大きさを検出す
   る第１の信号検出器と上記第１の信号検出器から出力さ
   れる信号を制御信号として上記自動利得制御アンプの利
   得をフィードバック制御するＡＧＣループとから構成さ
   れる自動利得制御装置において、自動利得制御アンプか
   ら出力される増幅された入力信号の大きさを、上記ＰＬ
   Ｌループから出力されるクロックを用いないで検出する
   第２の信号検出器と、上記第１、第２の信号検出器の出
   力を受け、上記ＰＬＬループの同期引き込み時に、第２
   の信号検出器の出力を制御信号として自動利得制御アン
   プに出力し、同期引き込み後は第１の信号検出器の出力
   を制御信号として自動利得制御回路に出力するスイッチ
   回路とを備えた自動利得制御装置。