JPH02152345A - 通信スイッチング制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は、一般に多重通信システムに関し、より詳しく
は、音声／データ・スイッチング・システムにおける可
変長タイム・スロットの急速割振り用制御回路に関する
。

Ｂ、従来技術及びその問題点 コンピュータの使用が最近増加してきたのに応じて、デ
ータの需要増加が見られている。この需要の多くは、音
声の伝送、より広義には同期伝送をも必要とする端末位
置からのものである。したがって、音声データ統合スイ
ッチングが求められている。音声データ・スイッチング
用の様々な方式が開発されている。この方式の最も最新
のものは、時分割スイッチング方式または時間スイッチ
ング方式と空間スイッチング方式の組合せである。

ただし、これらの方法は、下記に記載するように、低容
量の統合音声データ・スイッチングを提供し、コストが
高く成長の可能性が不十分である。

時間スイッチングと空間スイッチングを用いて、回線デ
ータとパケット・データのスイッチングを統合する１つ
のシステムが、米国特許第３７６６３２２号明細書に記
載されている。この明細書に記載されているシステムは
、多数のクロスポイント・スイッチング・マトリックス
を空間スイッチングに使用し、スイッチされる各データ
転送速度カテゴリごとに１つの専用マトリックスを備え
ている。回路データ及びパケット・データは、データ転
送速度が同じ場合には、どちらも同じスイッチング・マ
トリックスを介して伝送することができる。また、スイ
ッチされる各データ転送速度に専用の個別の時分割スイ
ッチを用いて、時間スイッチングを行なう。米国特許第
３７ＥＩ８３２２号明細書に記載のシステムは、比較的
低速で、したがって低容量のシステムである。また、上
記特許明細書に記載されている種類の装置を用いて、ス
イッチされるデータ転送速度カテゴリの数を増加させよ
うとすると、多数の個別の時間スイッチ及び空間スイッ
チを含む複雑な装置になることもわかる。

こうした複雑さは、時間スイッチ及び空間スイッチを各
データ転送速度カテゴリごとに専用にする必要があるた
めである。データ転送速度カテゴリの数を増加させずと
も、増大する需要に応じて成長するにも、各データ転送
速度カテゴリごとに個別の施設を専用にする必要がある
ので、多数の空間スイッチ及び時間スイッチが必要とな
る。したがって、上記明細書のスイッチング・システム
は、多数の空間スイッチ及び時間スイッチを必要とする
ため、システムの成長が比較的難しく、施設コストが高
くなる。

別の回線及びパケット・スイッチング用スイッチング機
構が、米国特許第４４１３３３７号明細書に開示されて
いる。この機構は、時分割スイッチングだけを使用し、
空間分割スイッチングは使用しない。したがって、この
明細書で開示されるシステムは、最高２５６本の６４に
ビット／秒回線チャネルの近傍で稼山する比較的低容量
のシステムを提供する。

統合音声／データ通信用スイッチング・システムにおい
て、多数の連続時間間隔にわたって同じ接続を確立する
ことが求められている。従来技術のスイッチング・シス
テムで普通であるように、時間スロットが一定の大きさ
の場合には、通常、関連する制御論理回路を備えたメモ
リとカウンタから構成される割振り機構で十分である。

ただし、最新のスイッチング・システムでは、通信シス
テムにおける可変長時間スロットの迅速かつ要求に応じ
た割振りが必要である。

Ｃ１関連出願 本特許出願は、その主題が、１９８７年４月１日に出願
され、本出願の出願人に譲渡された、米国特許出願第０
７１０３３４３７号「統合音声／データ通信用スイッチ
ング・システム （Ｓｗｉｔｃｈｉｎｇ　Ｓｙｓｔｅｍ　ｆｏｒ　Ｉｎｔ
ｅｇｒａｔｅｄ　Ｖｏｉｃｅ／ＤａｔａＣｏｍｍｕｎｉ
ｃａｔｉｏｎｓ）　Ｊと関連している。この米国特許出
願は、特開昭６３−２５２０４８号に対応する。特開昭
６３−２５２０４６号の開示を、引用により本明細書に
組み込む。

Ｄ１問題点を解決するための手段 したがって、本発明の１目的は、時間的にクリティカル
なシステムにおいて制御装置のネックとなる問題を解決
する、可変長時間スロットの高速動的割振り機構を提供
することにある。

本発明のもう１つの目的は、通信システムにおいて可変
長時間スロットの高速かつ要求に応じた割振りが可能な
、多重制御装置を提供することにある。

本発明によると、３角接続マトリツクスが直接ハードウ
ェアにマツプされる音声／データ・スイッチング・シス
テムにおいて、可変長時間スロットの迅速割振り用制御
回路が提供される。接続マトリックスの各座標点が、フ
リップ・フロップで実施される。フリップ・フロップへ
の入カバ「ポート・アクティビティ」レジスタによって
供給され、フリップ・フロップの出力は、符号化回路に
供給されて、接続を確立するためのスイッチ・アダプタ
のアドレスが生成される。

Ｅ、実施例 図面、特に第１図を参照すると、本発明の好ましい実施
例で使用される装置の全体的構成図が示しである。複数
のポート接続機構（図示せず）がポート・スイッチ・ア
ダプタ３０１〜３１６を介してスイッチング・マトリッ
クス５０の入出力線５０１〜５３２に結合され、プロセ
ッサ接続機構（やはり図示せず）がプロセッサ・スイッ
チ・アダプタ３１７〜３３２を介してスイッチング・マ
トリックス５０の入出力線５３３〜５６４に結合されて
いる。ポート・スイッチ・アダプタ３０１〜３１６は、
音声及びデータの両方を処理するのに使用される。ポー
ト／プロセッサ接続機構は、ノードとも呼ばれる。ポー
ト／プロセッサ接続機構は、バス９００によって、スイ
ッチ・アダプタに結合されている。各ポート／プロセッ
サ・スイッチ・アダプタは最高約ｔ、ｏｏｏ端末までの
ノードを収容することができる。各端末は、データ処理
端末または電話機に接続することができる。この実施例
では、１０２４個の端末を使用している。ポート・スイ
ッチ・アダプタ３０１〜３１６は、全２重動作用の２重
線である入出力線５０１〜５３２により、スイッチング
・マトリックス５０に接続されている。プロセッサ・ス
イッチ・アダプタ３１７〜３３２は、これも全２重動作
用の２重線であるスイッチング・マトリックスの入出力
線５３３〜５６４を介して、スイッチング・マトリック
ス５０に接続されている。同期信号を伝送するための入
出力線は回線入出力線と呼ばれ、非同期信号を伝送する
ための入出力線はデータ入出力線と呼ばれる。スイッチ
ング・マトリックス５０における接続は、マトリックス
制御装置７０によって確立される。スイッチング速度を
最大にするには、マイクロプログラム式制御装置が好ま
しい。スイッチング・マトリックス５０における様々な
接続に対する要求は、スイッチ・アダプタ３０１〜３３
２からマトリックス制御装置７０に、データ要求マスク
または回線要求マスクの形で送られる。

第１図に示したシステムは、同じ宛先向けの音声及びデ
ータをまとめて１フレームにし、同じ宛先向けのパケッ
トをパケット記憶機構に記憶する、大容量統合音声／デ
ータ・スイッチング・システムをもたらす。このシステ
ムは、関連する特開昭６３−２５２０４６号に、より詳
細に開示されている。このシステムでは、フレーム化し
記憶させたデータをスイッチング・マトリックスを介し
て伝送する。したがって、フレームの長さは、回線接続
（すなわち、電話呼出し）がシステムに追加されたりシ
ステムから除去されたりするのに応じて変動する。この
機構は、１つの制御機構７０しか必要とせず、それが通
常のパケット（すなわち、データ）トラフィックを経路
指定するのにも使用されるという利点がある。フレーム
の経路指定は、可変長の時間スロットを割り振ることと
等価であり、音声サンプリング周波数によって指示され
る時間間隔（通常は１２５マイクロ秒）内に処理しなけ
ればならない。

本発明は、特開昭６３−２５２０４６号の公報の第８図
に示されている回路を改良するものである。第２図に再
掲したその回路は、制御装置７０の一部であり、要求さ
れた利用可能なアダプタのアドレスを生成するのに使用
される。接続情報は、要求マスクによって各ポートから
制御装置に渡される。制御装置は、この情報を要求マス
ク・レジスタ４２に読み込み、制御装置マスク４６を更
新し、選択すべき宛先ポートのアドレスを符号化回路か
ら抜き出す。要求側ポートからどの宛先にも接続できな
い場合は、符号器の出力は無効であり（すなわち、アド
レスなし）、制御装置サイクルは失われる。次いで、制
御装置は、次のポートにサービスを試みることができる
。ただし、このポートも対応する空いた宛先ポートを持
たないかもしれず、したがって、制御装置サイクルがも
う一つ失われることになる。制御装置サイクルが失われ
ると、要求マスクの伝送時間とあいまって、制御装置の
全体的性能に重大な影響を及ぼすことがある。

特開昭６３−２５２０４６号に開示されている発明によ
れば、時間スロットの割振りは、次のように処理される
。第１図におけるＮ個のスイッチ・アダプタ３０１〜３
１６及び３１７〜３３２はそれぞれ、第３図に示すよう
に、各ビットが対応するアダプタとの接続が必要かどう
かを示す、Ｎビットのマスクを制御装置７０に渡す。こ
のマスクは、スイッチ・アダプタの現状況、すなわち使
用中かそれとも空いているかを含む、制ｇＥ装置７０中
のレジスタと比較され、接続が要求されている使用中で
ないアダプタのうち１つを選択する。この方法は、制御
装置とスイッチ・アダプタの間にマスクを転送するため
の幅Ｎビットのバスを必要とし、マスク転送に付随する
時間遅延をもたらす可能性がある。

次に、本発明による回路について説明する。Ｎ個のスイ
ッチ・アダプタを備えたシステムでは、Ｎ（Ｎ−１）通
りの接続の組合せが可能である。

２つのポートＡ１Ｂ間でＡからＢへ及びＢからＡへの転
送が１回の動作で（全２重モード）実行できるものと仮
定した場合、Ｎ（Ｎ−１）／２通りの組合せだけが可能
である。第４図は、ポートが６個の場合のあらゆる接続
、たとえばｅ−ｔ、ｅ−２，８−３などの３角マトリツ
クスを示す。２つのポート間でひとたび接続が確立する
と、他の可能な接続がいくつか排除される。可能な接続
の３角行列表示で、確立された接続に対する項目を含む
行と列にあるすべてのマトリックス項目が排除される。

たとえば、第５図は、接続ポート５．２及びその結果生
じる他の接続の排除を示している。

第６図には、４ポート・スイッチの１例が示されている
。マトリックスの各座標点は、フリップ・フロップＬＩ
Ｊで実施される。フリップ・フロップへの入力は、ポー
ト・アクティビティ・レジスタ（ＰＡＲ）のビットＰｋ
によって与えられる。各フリップ・フロップＬ　＋　ｊ
の出力は、接続を確立するためのスイッチ・アダプタの
アドレスを生成する優先順位符号化（ＰＥ）回路に供給
される。

第２図の直列回路では、回線要求マスクが、接続を要求
している各ポートから制御装置に送られる。（制御装置
マスク４６を要求マスク４２と比較して見つかるはずの
）利用可能なポートの一致が見られない場合には、制御
装置サイクルが失われることになる。次いで、次の制御
装置サイクルで、別のポートがその要求マスクを送り込
み、以下同様にして一致するまで繰り返される。

これとは対照的に、第６図の並列回路は、１サイクル以
内に利用可能な接続を見つけ、その情報を制御装置７０
に送る。これは、ボー）Ｐｌ・・・Ｐｎ間のあらゆる可
能な接続を表す、第６図の３角行列を用いて行なわれる
。各フリップ・フロップＬ１４は、特定の接続が実現さ
れたかどうかを表す。・第６図の回路は、次のように機
能する。ポート・サービス・サイクル（全ポートが１回
サービスされる期間であると定義できる）の始めに、全
ソリツブ・フロップがクリアされる。すなわち、ポート
・アクティビティ・レジスタＰＡＲの全ビットＰ。

がＯであり、フリップ・フロップＬＩＪの状態もまたＯ
になる。したがって、ＮＯＲゲートの出力Ｎ１．は高レ
ベルであり、優先順位符号化回路ＰＥは、サービスすべ
き次のポートＰ１のアドレスとしてポートＰ１を選択す
る。次いで、制御装置はアドレスＰ１を用いて、ポート
・アクティビティ・レジスタＰＡＲ中の対応する項目、
すなわち１ビツトをセットする。これにより、ＰＥへの
入力■１が動作不能となる。次いで、ＰＥは、残りのポ
ートからあるポート、たとえばＰ２を選び、その対応項
目をＰＡＲ中で設定する。これにより、その入力側ＡＮ
Ｄゲートが動作可能になるので、フリップ・フロップＬ
１２が１にセットされる。ＮＯＲゲー１１及び工２は０
であり、優先順位符号化回路ＰＥはポートＰ２を選択す
る。

次の段階は、制御装置がスイッチング・マトリックスに
おけるＰｌとＰ２の間の接続を実現し、Ｐｌが２２に接
続済みであるという信号Ｐ１を（Ｐ２のアドレスと一緒
に）送ること及びその逆である。

もちろん、これらの動作は、並列に起こり得る。

Ｐ＋とＰ２の接続が不要になると、Ｐｌ及びＰ２は遮断
信号を制御装置７０に送り、制御機構７０はそのＰＡＲ
中の対応項目をクリアする。これによって、ＰＥに対す
る項目１１及びＩ２はクリアされるが、フリップ・フロ
ップＬＩＪはクリアされない（したがって、接続ＰＩ　
　Ｐ２がサービスされたことを示す）。次いで、ＰＥは
、サイクルを失わずに、別の利用可能なポート対を選択
する。第５図で、ポート・アクティビティ・レジスタＰ
ＡＨの項目をリセットすると、陰影をつけた領域がクリ
アされる。

すべての接続がサービスされると、すなわち全フリップ
・フロップＬＩＪがセットされると、１つのサービス・
サイクルが終了する。次いで、全ソリツブ・フロップＬ
　Ｉ　Ｊをクリアすることにより、新たなサービス・サ
イクルが開始できる。

上記の説明かられかるように、回線要求マスクがポート
から制御装置に渡されない。第２図の要求マスク４２及
び制御装置マスク４６の両方が、内部でセットされてい
るＰＡＲで置き換えられる。

一部の接続Ｌ　Ｉ　Ｊを確立する必要がない場合、当該
のフリップ・フロ・ンブをシステム初期設定時にしかる
べく設定して、追加の制御線によって、それがリセット
されてそのＣＬ大入力ゲート・アウトされるのを防止す
ることができる。

この回路はＮＯＲゲート、ＯＲゲート、優先順位符号器
を通る信号伝播しか伴わないので、その遅延はきわめて
小さい。この回路は、サイズが比較的大きなシステム用
のものでさえ、１つのチップ上で容易に実施できる。た
とえば、６４ポートのスイッチでは、６４Ｘ６３／２、
すなわち２０１６個のマトリックスが必要であるが、そ
れは現在のＶＬＳ　Ｉ技術で十分に可能である第２図に
示しである回路とは対照的に、第６図の回路は、要求マ
スク及び制御装置マスクの情報を含んでおり、その結果
、その情報をスイッチ・ポートと制御装置の間で渡す必
要がない。この回路は、可能な接続の組合せを並列に検
査し、あるポートから別のポートへの接続が可能かどう
かを調べる。すなわち、ポート・サービス・サイクルの
始めに、優先順位符号器ＰＥの出力が、空いているポー
ト、たとえばポートＰ１のアドレスを与える。制御装置
は、アドレスＰ、を読み取り、「ポート・アクティビテ
ィ」テーブル中で対応するビットをセットする。次いで
、優先順位符号器ＰＥは、別の空いているポート、たと
えばポートＰ２のアドレスを生成する。制御装置は、こ
れらの２ポートをスイッチング・マトリックス５０中で
接続し、アドレスＰ１をポートＰ２に、アドレスＰ２を
ポートＰ１に、それらが接続されることを示す信号と一
緒に送る。Ｐｌ及びＰ２は、フレームを互いに伝送する
。伝送が完了すると、これらは、伝送が終了したことを
、１ポートごとに１本の線を介して（または時間多重化
線を介して）制御装置に示す。次いで、制御装置が、ポ
ート・アクティビティ・レジスタＰＡＲ中でビットＰ１
及びＰ２をクリアする。

ポート選択動作に話を戻すと、制御装置は、上記のよう
にポートＰ１及びポートＰ２を選択した後、優先順位符
号器の出力で指示される別のポート対を選択する。可能
なあらゆるポート接続が実現されると、サービス・サイ
クルが終了する。このことは、全フリップ・フロップＬ
Ｈがセットされることによって示される。この条件の検
出は、第６図におけるフリップ・フロップＬ　Ｉ　Ｊの
全出力を大きなＮＡＮＤゲート中に供給することによっ
て実行できる。ＮＡＮＤゲートのゼロ出力が、サービス
・サイクルの終了を示す。

本発明の本質は、可変長のパケットの場合に、パケット
伝送の終了が他の進行中の伝送の終了と非同期的に起こ
り得ることである。これは、接続されたポートが歪んだ
形で解放され、したがって将来、接続の一部だけが許さ
れることを意味する。

制御装置７０は、あらゆる接続情報にアクセスできる場
合にのみ、どのポートが別のポートに接続できるかを迅
速に決定することができる。これは、フリップ・フロッ
プの３角アレイ及び第６図の関連回路によって実現され
る。

Ｆ０発明の効果 本発明によれば、通信スイッチング・システムにおいて
、可変長のタイム・スロットを高速に割り振ることが可
能になる。

【図面の簡単な説明】

第１図は、本発明の好ましい実施例で使用される装置全
体の構成図である。 第２図は、従来システムで使用されている利用可能なア
ダプタを選択するのに使用される回路の構成図である。 第３図は、従来システムで使用されているＮビットの要
求マスクを示す説明図である。 第４図は、本発明の原理を示す３角接続マトリツクスの
説明図である。 第５図は、ある接続が確立したためにいくつかの接続が
利用不能になったことを示すために陰影をつけて示した
。第４図に示す３角接続マトリツクスの説明図である。 第６図は、利用可能なアダプタを選択するのに使用され
る、本発明による回路を示す構成論理図である。 ４２・・・・要求マスク、４６・・・・制御装置マスク
、５０・・・・スイッチング・マトリックス、７０・・
・・マトリックス制御装置、３０１〜３１６・・・・ポ
ート・スイッチ・アダプタ、３１７〜３３２・・・・プ
ロセッサ・スイッチ・アダプタ、５３３〜５６４・・・
・入出力線、９００・・・・バス。

Claims (1)

1. 【特許請求の範囲】 複数の入出力線を相互接続するクロスポイントのアレイ
   を有するスイッチング・マトリックス、及び上記複数の
   入出力線相互間で要求された相互接続を行なうため上記
   クロスポイントを制御する制御装置を含み、スイッチン
   グ・マトリックスの上記入出力線が入出力ポートに接続
   されている、通信スイッチング・システムにおいて、 上記入出力ポートのそれぞれの活動状態または非活動状
   態の表示を記憶する、ポート・アクティビティ・レジス
   タ手段、 上記ポート・アクティビティ・レジスタ手段に接続され
   ており、可能な接続の組合せを並列に検査して、要求さ
   れている接続があるポートと別のポートの間で可能かど
   うか判定するための選択マトリックス手段、及び 上記選択マトリックス手段から出力を受け取り、空いて
   いるポートのアドレスを生成する、符号化手段、 を含む、通信スイッチング・システム。