JPH022766A - 交換ノード - Google Patents
交換ノードInfo
- Publication number
- JPH022766A JPH022766A JP63316560A JP31656088A JPH022766A JP H022766 A JPH022766 A JP H022766A JP 63316560 A JP63316560 A JP 63316560A JP 31656088 A JP31656088 A JP 31656088A JP H022766 A JPH022766 A JP H022766A
- Authority
- JP
- Japan
- Prior art keywords
- switching
- input
- switching network
- buffer
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000872 buffer Substances 0.000 claims abstract description 118
- 230000005540 biological transmission Effects 0.000 claims abstract description 46
- 238000012546 transfer Methods 0.000 claims abstract description 31
- 230000003139 buffering effect Effects 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 21
- 239000011159 matrix material Substances 0.000 claims description 5
- 238000011094 buffer selection Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- PCTMTFRHKVHKIS-BMFZQQSSSA-N (1s,3r,4e,6e,8e,10e,12e,14e,16e,18s,19r,20r,21s,25r,27r,30r,31r,33s,35r,37s,38r)-3-[(2r,3s,4s,5s,6r)-4-amino-3,5-dihydroxy-6-methyloxan-2-yl]oxy-19,25,27,30,31,33,35,37-octahydroxy-18,20,21-trimethyl-23-oxo-22,39-dioxabicyclo[33.3.1]nonatriaconta-4,6,8,10 Chemical compound C1C=C2C[C@@H](OS(O)(=O)=O)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2.O[C@H]1[C@@H](N)[C@H](O)[C@@H](C)O[C@H]1O[C@H]1/C=C/C=C/C=C/C=C/C=C/C=C/C=C/[C@H](C)[C@@H](O)[C@@H](C)[C@H](C)OC(=O)C[C@H](O)C[C@H](O)CC[C@@H](O)[C@H](O)C[C@H](O)C[C@](O)(C[C@H](O)[C@H]2C(O)=O)O[C@H]2C1 PCTMTFRHKVHKIS-BMFZQQSSSA-N 0.000 description 2
- 239000007853 buffer solution Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000011056 performance test Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- TXWRERCHRDBNLG-UHFFFAOYSA-N cubane Chemical compound C12C3C4C1C1C4C3C12 TXWRERCHRDBNLG-UHFFFAOYSA-N 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012464 large buffer Substances 0.000 description 1
- 230000002085 persistent effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
- H04L49/1553—Interconnection of ATM switching modules, e.g. ATM switching fabrics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/50—Overload detection or protection within a single switching element
- H04L49/505—Corrective measures
- H04L49/508—Head of Line Blocking Avoidance
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
- H04L49/1515—Non-blocking multistage, e.g. Clos
- H04L49/1523—Parallel switch fabric planes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、メツセージをブロックに区分し、これらブロ
ックを広帯域伝送システムの広帯域伝送路を経て非同期
時分割多重方法に従って伝送し、交換ノードにおいてそ
の人回路から受信されたブロックをその出回路に転送す
る前にバッファリングするようにした広帯域伝送システ
ム内の交換ノード用交換網に関するものである。
ックを広帯域伝送システムの広帯域伝送路を経て非同期
時分割多重方法に従って伝送し、交換ノードにおいてそ
の人回路から受信されたブロックをその出回路に転送す
る前にバッファリングするようにした広帯域伝送システ
ム内の交換ノード用交換網に関するものである。
将来の開発に当り、部分的に広帯域を必要とするディジ
タルまたはアナログ情報をディジタル網で伝送する総合
広帯域網が検討されている。（ディジタル）メツセージ
をパケットに分け、各パケットに有用（メツセージ）情
報に加えて、特に宛先についての情報（アドレス）を含
む余分の情報を含ませて伝送するパケット交換方式が長
い間知、られている。この方式はパケットのアドレスに
基づいてメツセージを相手に伝送することができ、メツ
セージが実際に伝送される時にのみ伝送容量を必要とす
るだけである。
タルまたはアナログ情報をディジタル網で伝送する総合
広帯域網が検討されている。（ディジタル）メツセージ
をパケットに分け、各パケットに有用（メツセージ）情
報に加えて、特に宛先についての情報（アドレス）を含
む余分の情報を含ませて伝送するパケット交換方式が長
い間知、られている。この方式はパケットのアドレスに
基づいてメツセージを相手に伝送することができ、メツ
セージが実際に伝送される時にのみ伝送容量を必要とす
るだけである。
更に、メツセージが伝送されているか、いないかとは無
関係に全接続時間に亘り伝送容量を必要とする回線交換
方式も長い間知られている。特に電話網では双方向伝送
路を使用しているが、一般に２人の加入者の１人だけが
話していることが多い。
関係に全接続時間に亘り伝送容量を必要とする回線交換
方式も長い間知られている。特に電話網では双方向伝送
路を使用しているが、一般に２人の加入者の１人だけが
話していることが多い。
これまで、パケット交換のデータトラヒックは１〜１０
００パケット／秒程度の転送速度が実現されている。パ
ケット交換で実現すべき将来のサービス、例えば画像通
信に対してはこの転送速度の千倍が必要であることが既
に計算されている。斯かる転送速度を達成するために、
非同期転送モード（ＡＴＭ）では時間のかかるロギング
処理を実際の交換処理から分離すると共に、パケットを
それらの宛先アドレスに従って伝送路に分配している。
００パケット／秒程度の転送速度が実現されている。パ
ケット交換で実現すべき将来のサービス、例えば画像通
信に対してはこの転送速度の千倍が必要であることが既
に計算されている。斯かる転送速度を達成するために、
非同期転送モード（ＡＴＭ）では時間のかかるロギング
処理を実際の交換処理から分離すると共に、パケットを
それらの宛先アドレスに従って伝送路に分配している。
特。
別の回路で急速に評価することができる高度に簡単化し
たロギング処理を用いて交換回路網内の交換処理を加速
させている。パケットはそれらの宛先に応じた内部アド
レスを含んでいるので交換ノードの入力側において、到
着データパケットを分散処理し、中央交換網によりスイ
ッチし、次いで内部アドレス情報なしで出力側に転送す
る。
たロギング処理を用いて交換回路網内の交換処理を加速
させている。パケットはそれらの宛先に応じた内部アド
レスを含んでいるので交換ノードの入力側において、到
着データパケットを分散処理し、中央交換網によりスイ
ッチし、次いで内部アドレス情報なしで出力側に転送す
る。
“ＡＴＭ”の実施例は非同期時分割多重（ＡＴＤ）およ
び高速パケット交換（ＦＰＳ）がある。転送モードに関
しては“同期転送モード”と“非同期転送モード″′、
並びに両者を組合わせて成る“混成モード”の区別があ
る。同期転送モードでは特定の伝送チャネルを同期ワー
ドからの時間間隔に基づいて指定する。非同期転送モー
ドでは各チャネルをそのパケット （ブロック） のア
ドレス（ベツク）により指定し、特にブロックの開始点
を認識してヘッダを評価することができるようにしてい
る。一定ブロック長とする場合にはフラグまたは通常の
同期構造を用いる。その−例は同期ワードをピットスト
リーム内に“空ブロック”として繰り返し挿入する。“
非同期時分割多重”がある。
び高速パケット交換（ＦＰＳ）がある。転送モードに関
しては“同期転送モード”と“非同期転送モード″′、
並びに両者を組合わせて成る“混成モード”の区別があ
る。同期転送モードでは特定の伝送チャネルを同期ワー
ドからの時間間隔に基づいて指定する。非同期転送モー
ドでは各チャネルをそのパケット （ブロック） のア
ドレス（ベツク）により指定し、特にブロックの開始点
を認識してヘッダを評価することができるようにしてい
る。一定ブロック長とする場合にはフラグまたは通常の
同期構造を用いる。その−例は同期ワードをピットスト
リーム内に“空ブロック”として繰り返し挿入する。“
非同期時分割多重”がある。
広帯域網のアベイラビリティは多くのファクタ、特に規
格化、高価な先広帯域伝送、極めて高い処理速度のＶＬ
Ｓ１回路、並びにユーザおよびネットワークオペレータ
の諸要求に依存する。斯かる広帯域網のコンセプトは最
近開発された総合サービス電話網（ＩＳＤＮ）に基づい
ている。
格化、高価な先広帯域伝送、極めて高い処理速度のＶＬ
Ｓ１回路、並びにユーザおよびネットワークオペレータ
の諸要求に依存する。斯かる広帯域網のコンセプトは最
近開発された総合サービス電話網（ＩＳＤＮ）に基づい
ている。
総合サービス電話網ｌ５ＤＮを拡張する第１の方法は限
られた数の広帯域チャネルを準備し、各広帯域チャネル
に対し物理的リンクを実現することにある。しかし、こ
のように形成された回線交換設備を有する電話網は凡ゆ
る種類のサービス（将来のサービスのようなまだ国際的
に規格化されていいなサービスも含む）を伝送する適応
電話網に対しネットワークオペレータの全ての要求を満
足し得ない。
られた数の広帯域チャネルを準備し、各広帯域チャネル
に対し物理的リンクを実現することにある。しかし、こ
のように形成された回線交換設備を有する電話網は凡ゆ
る種類のサービス（将来のサービスのようなまだ国際的
に規格化されていいなサービスも含む）を伝送する適応
電話網に対しネットワークオペレータの全ての要求を満
足し得ない。
欧州特許第０１８３５９２号明細書に、メツセージをブ
ロック（セル）に分割し、非同期時分割多重法により広
帯域伝送リンクを経て伝送する広帯域伝送システムが提
案されている。ブロック（セル）は同一または異なる長
さにすることができる。ブロックは有用情報とアドレス
情報を含み、アドレス情報はいわゆるヘッダに入れる。
ロック（セル）に分割し、非同期時分割多重法により広
帯域伝送リンクを経て伝送する広帯域伝送システムが提
案されている。ブロック（セル）は同一または異なる長
さにすることができる。ブロックは有用情報とアドレス
情報を含み、アドレス情報はいわゆるヘッダに入れる。
ブロックのビット数はブロック長と称され、その標準値
として有用情報に対しては１２０〜２５６ビツトの値を
、ヘッダに対しては３２または１６ビツトを提案してい
る。ブロックが伝送される時間間隔はフレームと称され
ている。フレームは有効ブロックと空ブロックを含み得
る。広帯域伝送システムの２人の加入者間にはバーチセ
ル接続が存在し、このバーチセル接続は加入者局から伝
送されたブロックに唯一のへラダコードが与えられ、こ
れに基づいて交換ノードがこれらブロックを正しく転送
する間維持される。入線から交換ノードに到着したブロ
ックはヘッダの交換後に出線に転送される。１フレーム
中に２個または複数個のブロックが同一の出線に対し到
着することがあるため、いわゆるキューバッファを交換
ノード内に設ける必要がある。キューバッファには１個
または複数個のこれらのブロックが、これらブロックの
ために空フレームを使用可能になるまで一時的に蓄積さ
れる。
として有用情報に対しては１２０〜２５６ビツトの値を
、ヘッダに対しては３２または１６ビツトを提案してい
る。ブロックが伝送される時間間隔はフレームと称され
ている。フレームは有効ブロックと空ブロックを含み得
る。広帯域伝送システムの２人の加入者間にはバーチセ
ル接続が存在し、このバーチセル接続は加入者局から伝
送されたブロックに唯一のへラダコードが与えられ、こ
れに基づいて交換ノードがこれらブロックを正しく転送
する間維持される。入線から交換ノードに到着したブロ
ックはヘッダの交換後に出線に転送される。１フレーム
中に２個または複数個のブロックが同一の出線に対し到
着することがあるため、いわゆるキューバッファを交換
ノード内に設ける必要がある。キューバッファには１個
または複数個のこれらのブロックが、これらブロックの
ために空フレームを使用可能になるまで一時的に蓄積さ
れる。
バッファ構成に対しては交換ノードを集中バッファリン
グするシステム（例えば欧州特許第０１８３５９２号明
細書から既知）と、分散バッファリングするシステムが
ある。集中バッファシステムでは単一のバッファを用い
、各入線からその到着ブロックをこのバッファに入れ、
このバッファからこれらのブロックを各出線へと読出す
。分散バッファシステムは、ブロックのバッファリング
を入力端でのみ行うのか（その−例はドイツ国特許出願
第８３７１４３５．９号に記載されている）、或いはバ
ッファを出線に対してのみ配置するのかく例えばｒ Ｉ
ＥＥＥＪ Ｂ １０．２．１．１９８７． ” Ｔ
ｈｅにｎｏｃｋ−ｏｕｔ、 Ｓｗ １ｔｃｈ ：＾Ｓｉ
ｍｐｌｅ、 ＭｏｄｕｌａｒＡｒｃｈｉｔｅｃｔｕｒｅ
ｆｏｒ Ｈｉｇｈ−Ｐｅｒｆｏｒｍａｎｃｅ Ｐａｃ
ｋｅｔＳｗｉｔｃｈｉｎｇ”参照）、或いは入力および
出力バッファリングを有するシステムに関するのかに応
じて区別される。
グするシステム（例えば欧州特許第０１８３５９２号明
細書から既知）と、分散バッファリングするシステムが
ある。集中バッファシステムでは単一のバッファを用い
、各入線からその到着ブロックをこのバッファに入れ、
このバッファからこれらのブロックを各出線へと読出す
。分散バッファシステムは、ブロックのバッファリング
を入力端でのみ行うのか（その−例はドイツ国特許出願
第８３７１４３５．９号に記載されている）、或いはバ
ッファを出線に対してのみ配置するのかく例えばｒ Ｉ
ＥＥＥＪ Ｂ １０．２．１．１９８７． ” Ｔ
ｈｅにｎｏｃｋ−ｏｕｔ、 Ｓｗ １ｔｃｈ ：＾Ｓｉ
ｍｐｌｅ、 ＭｏｄｕｌａｒＡｒｃｈｉｔｅｃｔｕｒｅ
ｆｏｒ Ｈｉｇｈ−Ｐｅｒｆｏｒｍａｎｃｅ Ｐａｃ
ｋｅｔＳｗｉｔｃｈｉｎｇ”参照）、或いは入力および
出力バッファリングを有するシステムに関するのかに応
じて区別される。
更に、斯かる交換ノードの目的は広帯域伝送システムの
加入者間に接続を設定することにあり、斯かる交換ノー
ドの特徴は次の通りである。
加入者間に接続を設定することにあり、斯かる交換ノー
ドの特徴は次の通りである。
・情報はディジタル形態で得る必要があり、アナログデ
ータは必要に応じディジタル化する必要がある。
ータは必要に応じディジタル化する必要がある。
・ディジタル形態で得られた情報を等しい長さのブロッ
クに分割する。
クに分割する。
・ｎビット長のヘッダが付与されたブロックを交換ノー
ドに配置する。
ドに配置する。
・交換ノードがこれらブロックを宛先に応じて他の交換
ノードに、所望の末端加入者に送達されるまで転送する
。
ノードに、所望の末端加入者に送達されるまで転送する
。
・ブロックのヘッダは必要に応じノードで変更（変換）
することができる。
することができる。
・ブロックは１つのブロックの伝送に丁度充分な固定の
時間フレームで伝送する。ブロックの長さはビット数で
測定され、従って時間フレームの持続時間は総合ブロッ
ク長のクロックパルス時間借である。
時間フレームで伝送する。ブロックの長さはビット数で
測定され、従って時間フレームの持続時間は総合ブロッ
ク長のクロックパルス時間借である。
・伝送前、交換ノードは時間フレームの開始と同期させ
る必要がある。拡大した交換網は完全な同期状態で動作
し得ないため、２個のノード間の各結合回路（中継線と
も称されている）を同期させる必要がある。交換ノード
は自分自身でバッファリングにより外部クロックを、そ
れらの内部クロックに適合させる必要がある。
る必要がある。拡大した交換網は完全な同期状態で動作
し得ないため、２個のノード間の各結合回路（中継線と
も称されている）を同期させる必要がある。交換ノード
は自分自身でバッファリングにより外部クロックを、そ
れらの内部クロックに適合させる必要がある。
斯かるシステムの最も重要な効率の判断規準は失われる
ブロックの予想数、並びに交換ノード内でのブロックの
遅延またはそれらのドウエル時間の変化である。失われ
るブロック数は充分に大きなバッファを用いることによ
り減少させることができるが、これはドウエル時間を増
大してしまう。
ブロックの予想数、並びに交換ノード内でのブロックの
遅延またはそれらのドウエル時間の変化である。失われ
るブロック数は充分に大きなバッファを用いることによ
り減少させることができるが、これはドウエル時間を増
大してしまう。
従って、これら２つの要件は両立し得ないものである。
交換網を実現する際にはキューバツファを設ける必要が
ある。キューバッファは入力端または出力側において交
換マ） ＩＪクスの接続点に配置することができる。斯
かる交換マトリクスは、バッファを入力側または出力側
にのみ組み込む必要があるときに最大のコストーパーフ
ォーマンスになる。
ある。キューバッファは入力端または出力側において交
換マ） ＩＪクスの接続点に配置することができる。斯
かる交換マトリクスは、バッファを入力側または出力側
にのみ組み込む必要があるときに最大のコストーパーフ
ォーマンスになる。
ヘッダは経済上の理由から短くする必要があるため、１
つの番号を例えば数百刃の加入者に使用させることがで
きない。従って、各加入者ペアに対しバーチセル接続の
みが設定され、従ってへ・ソダは一時に１つの接続に対
してのみ使用される。
つの番号を例えば数百刃の加入者に使用させることがで
きない。従って、各加入者ペアに対しバーチセル接続の
みが設定され、従ってへ・ソダは一時に１つの接続に対
してのみ使用される。
各ブロックは常にノード間の各中継線上で再び新しいヘ
ッダを受信するようにするのが最も有利であること明ら
かである。これは、各ヘッダをそのブロックがこれを再
伝送すべき中継線に転送される前に変換することを必要
とする。この変換並びに出中継線のスイッチングに対し
十分長い時間を使用し得るようにする必要がある。
ッダを受信するようにするのが最も有利であること明ら
かである。これは、各ヘッダをそのブロックがこれを再
伝送すべき中継線に転送される前に変換することを必要
とする。この変換並びに出中継線のスイッチングに対し
十分長い時間を使用し得るようにする必要がある。
上述の実施例に示されているように、交換網を構成する
には種々の依存性および相互影響を考慮するために広帯
域伝送システムの交換ノードに対し広範な研究および注
意深い考察を必要とする。
には種々の依存性および相互影響を考慮するために広帯
域伝送システムの交換ノードに対し広範な研究および注
意深い考察を必要とする。
たとえばコストに関する考察が使用するキューバッファ
が多すぎるとする場合でも、考慮中のシステムの回路技
術が現在の半導体スイッチ時間の限界にきている点を考
慮する必要があり、且つこの場合には斯かるシステムの
機能向上がコストの低減より重要である点を考慮する必
要がある。特に、性能の限界が早期に認識される。性能
の限界は種々のブロックが交換機の交換網を経て同時に
転送されるときに発生し得る。ブロックは、交換網にお
いて必要なリンクとして数個のリンクしか使用し得ない
ときに互いに影響し得る。これに関しては２つのタイプ
の影響、コンフリクション（ふくそう）とオブストラク
ション（障害）がある。
が多すぎるとする場合でも、考慮中のシステムの回路技
術が現在の半導体スイッチ時間の限界にきている点を考
慮する必要があり、且つこの場合には斯かるシステムの
機能向上がコストの低減より重要である点を考慮する必
要がある。特に、性能の限界が早期に認識される。性能
の限界は種々のブロックが交換機の交換網を経て同時に
転送されるときに発生し得る。ブロックは、交換網にお
いて必要なリンクとして数個のリンクしか使用し得ない
ときに互いに影響し得る。これに関しては２つのタイプ
の影響、コンフリクション（ふくそう）とオブストラク
ション（障害）がある。
伝送に同一の回路素子を使用する必要があるとき２つの
ブロック（またはそれらを伝送する回路）は互いにふく
そう状態になる。一般に、一方のブロックを他方のブロ
ックより優先させ、他方のブロックは待合わせるか消失
させる。
ブロック（またはそれらを伝送する回路）は互いにふく
そう状態になる。一般に、一方のブロックを他方のブロ
ックより優先させ、他方のブロックは待合わせるか消失
させる。
障害状態の場合には、ブロックＢがブロックＡの処理を
待つが、同時にブロックＡが第３のブロックＣとのふく
そう状態のために処理されない状態になる。従って、キ
ューバッファ内の第１ブロツクが各フレームクロックで
転送される限りキューバッファ内の通常のキュー状態は
何の問題も起こらない。しかし、このバッファがふくそ
う状態にあって動作せず、その結果として他のブロック
をこのキューバッファに同時に転送するたとができない
場合にのみ障害状態になる。
待つが、同時にブロックＡが第３のブロックＣとのふく
そう状態のために処理されない状態になる。従って、キ
ューバッファ内の第１ブロツクが各フレームクロックで
転送される限りキューバッファ内の通常のキュー状態は
何の問題も起こらない。しかし、このバッファがふくそ
う状態にあって動作せず、その結果として他のブロック
をこのキューバッファに同時に転送するたとができない
場合にのみ障害状態になる。
障害の概念は斯かるシステムの性能の評価に重要である
。空でないキューバッファがフレーム周期中にブロック
を転送し得ないときは、代わりに追加の“バーチセル”
ブロックが処理されるものと仮定することができる。こ
の場合、バーチセル負荷と実負荷の和がシステムの総合
負荷になる。
。空でないキューバッファがフレーム周期中にブロック
を転送し得ないときは、代わりに追加の“バーチセル”
ブロックが処理されるものと仮定することができる。こ
の場合、バーチセル負荷と実負荷の和がシステムの総合
負荷になる。
いくつかの交換網においてはバーチセル負荷が実負荷と
略々同一の大きさになり得る。これは特に入力バッファ
処理を用いる交換網において真実である。
略々同一の大きさになり得る。これは特に入力バッファ
処理を用いる交換網において真実である。
本発明の目的は交換網の性能の限界の発生が回避される
よう構成した広帯域伝送システムの交換ノード用交換網
を提供することにある。
よう構成した広帯域伝送システムの交換ノード用交換網
を提供することにある。
この目的は本発明の特許請求の範囲第１．２゜３．４ま
たは５項に記載された特徴を有する交換網により達成す
ることができる。
たは５項に記載された特徴を有する交換網により達成す
ることができる。
特許請求の範囲第１〜５項に記載された交換網によれば
、交換網の伝送速度が簡単に増大され、しかもブロック
を交換網を経てスイッチするときに大きな遅れを生ぜず
、ふくそう状態の発生が大きく避けられる利点が得られ
る。
、交換網の伝送速度が簡単に増大され、しかもブロック
を交換網を経てスイッチするときに大きな遅れを生ぜず
、ふくそう状態の発生が大きく避けられる利点が得られ
る。
また、特許請求の範囲第９項または第１０項に記載され
た交換網における割当方法の変更の結果として、ブロッ
ク損失確率が更に減少する。
た交換網における割当方法の変更の結果として、ブロッ
ク損失確率が更に減少する。
図面につき本発明を説明する。
第１図はメツセージをブロックに分割して伝送する広帯
域伝送システムの交換ノードＶＫの基本構造を示す。ブ
ロックは非同期時分割多重方法に従って広帯域伝送シス
テムの広帯域伝送リンクを経て伝送される。交換ノード
ＶＫにおいてノードの入線εＬに接続された人回路ＢＳ
から受信されたブロックは出回路ＡＳに転送される前に
バッファされる。
域伝送システムの交換ノードＶＫの基本構造を示す。ブ
ロックは非同期時分割多重方法に従って広帯域伝送シス
テムの広帯域伝送リンクを経て伝送される。交換ノード
ＶＫにおいてノードの入線εＬに接続された人回路ＢＳ
から受信されたブロックは出回路ＡＳに転送される前に
バッファされる。
第１図は交換網ＫＦに接続された出力バッファＡＰにお
いてブロックをバッファリングする例を示す。
いてブロックをバッファリングする例を示す。
交換網ＫＦによってブロックを複数の入線ＥＬから複数
の出線ＡＬヘスイッチすることができる。ドイツ特許出
願Ｐ３７１４３８５．９号には、入線ＥＬと任意の出線
ＡＬとの間に接続を１つのブロックの伝送時間中与え得
るようにした交換装置が記載されている。
の出線ＡＬヘスイッチすることができる。ドイツ特許出
願Ｐ３７１４３８５．９号には、入線ＥＬと任意の出線
ＡＬとの間に接続を１つのブロックの伝送時間中与え得
るようにした交換装置が記載されている。
しかし、一般の交換装置のトラヒック容量はふくそう状
態の発生により制約される。この状態は２つ以上の入線
が同一の出線ＡＬに対するブロックを伝送するときに生
ずる。各出線ＡＬは１つのブロックしか受は取れないの
で、ＩＪ ＩＪ−スできないブロックはその入線ＢＬ上
で妨害される。これらブロックは失ってはならないため
、これらブロックをバッファする必要がある。この目的
のために使用されるメモリの容量は有限である。入線Ｅ
Ｌのどのくらいのブロック負荷でキューバッファのバッ
ファ容量が不十分になって到着ブロックが失われるかに
ついて検査した。
態の発生により制約される。この状態は２つ以上の入線
が同一の出線ＡＬに対するブロックを伝送するときに生
ずる。各出線ＡＬは１つのブロックしか受は取れないの
で、ＩＪ ＩＪ−スできないブロックはその入線ＢＬ上
で妨害される。これらブロックは失ってはならないため
、これらブロックをバッファする必要がある。この目的
のために使用されるメモリの容量は有限である。入線Ｅ
Ｌのどのくらいのブロック負荷でキューバッファのバッ
ファ容量が不十分になって到着ブロックが失われるかに
ついて検査した。
検査の結果は、全ての入線ＥＬが５０％を僅かに越える
相対トラヒック負荷にあるときに大きなブロック損失確
率が発生し得ることを示したく第５ａおよび５ｂ図参照
）。これは、広帯域伝送路に対してはもっと大きな負荷
が計画されているために殆どの用途に対し不十分である
。加えて非対称負荷の割合が更に劣化し得る。
相対トラヒック負荷にあるときに大きなブロック損失確
率が発生し得ることを示したく第５ａおよび５ｂ図参照
）。これは、広帯域伝送路に対してはもっと大きな負荷
が計画されているために殆どの用途に対し不十分である
。加えて非対称負荷の割合が更に劣化し得る。
性能試験の結果による境界条件は、交換網および交換網
制御回路を図面に示すようにブロックの大きな遅延や損
失を発生し得ないように構成することによって変えるこ
とができる。これは次の種々の手段： ・交換網の伝送速度を構成の変更により増大させること
ができる； ・交換網を多重化することができる； ・入力バッファを再編成することができる；・割当て計
画を変えることができる； またはそれらの組合せによって達成することができる。
制御回路を図面に示すようにブロックの大きな遅延や損
失を発生し得ないように構成することによって変えるこ
とができる。これは次の種々の手段： ・交換網の伝送速度を構成の変更により増大させること
ができる； ・交換網を多重化することができる； ・入力バッファを再編成することができる；・割当て計
画を変えることができる； またはそれらの組合せによって達成することができる。
広帯域伝送システムの性能は変換網を一層高速にスイッ
チし得るようにすることにより向上する。
チし得るようにすることにより向上する。
これは高速技術を用いることにより実現し得るように思
われるが、現在の半導体技術ではまだ実現不可能である
。従って交換網の一層速い交換速度を達成するには構機
的手段を講する必要がある。
われるが、現在の半導体技術ではまだ実現不可能である
。従って交換網の一層速い交換速度を達成するには構機
的手段を講する必要がある。
第２図は交換網ＫＦを示し、この交換網ではブロックを
ビット並列モードで転送し、交換網ＫＦ内におけるブロ
ックの転送時間およびふくそう状態の発生確率を低減す
るようにしである。このビット並列転送においては、純
粋なビット直列転送と異なり、交換装置の各交換ノード
において１ラインの代わりに複数のラインをスイッチす
ると共にブロックを対応する数のビットのサブブロック
に分割する。
ビット並列モードで転送し、交換網ＫＦ内におけるブロ
ックの転送時間およびふくそう状態の発生確率を低減す
るようにしである。このビット並列転送においては、純
粋なビット直列転送と異なり、交換装置の各交換ノード
において１ラインの代わりに複数のラインをスイッチす
ると共にブロックを対応する数のビットのサブブロック
に分割する。
第２図に示す交換網ＫＦの実施例では４ビツトをビット
並列モードで転送する。制御ロジックは前記ドイツ国特
許出願に記載されてりるものから相違させる必要はない
が、入線ＥＬを出線ＡＬへと切換えるスイッチをこれに
応じて多数、本例では４倍にする必要がある。
並列モードで転送する。制御ロジックは前記ドイツ国特
許出願に記載されてりるものから相違させる必要はない
が、入線ＥＬを出線ＡＬへと切換えるスイッチをこれに
応じて多数、本例では４倍にする必要がある。
交換網の転送速度を増大する全ての方法の場合にそうで
あるが、１つのブロックを１つの中継線に送出し得る期
間中に２個以上のブロックが１つの出回路ＡＳに発生し
得る。従って、これらのブロックを更にバッファする必
要がある。
あるが、１つのブロックを１つの中継線に送出し得る期
間中に２個以上のブロックが１つの出回路ＡＳに発生し
得る。従って、これらのブロックを更にバッファする必
要がある。
集中キューバッファ（例えば大力バッファεＰまたは出
力バッファＡＰ）は通常中継線のクロック速度より低い
クロック速度を有するため、この場合にはブロックを並
列にバッファすることも有利である。このようにすると
、ブロックをクロックするのに要する時間が並列化の程
度に応じ減少する。
力バッファＡＰ）は通常中継線のクロック速度より低い
クロック速度を有するため、この場合にはブロックを並
列にバッファすることも有利である。このようにすると
、ブロックをクロックするのに要する時間が並列化の程
度に応じ減少する。
交換網の転送速度を増大するためには交換網自体を多重
化することもできる。各入回路ＢＳにおいてスイッチに
より到着ブロックを複数の交換網ＫＦに均等に分配して
それらの負荷を所定の境界値以下に保つようにする。出
力側において、同一の出線ＡＬに予定されたブロックを
これらブロックがリリースされるまで共通のバッファに
蓄積する。
化することもできる。各入回路ＢＳにおいてスイッチに
より到着ブロックを複数の交換網ＫＦに均等に分配して
それらの負荷を所定の境界値以下に保つようにする。出
力側において、同一の出線ＡＬに予定されたブロックを
これらブロックがリリースされるまで共通のバッファに
蓄積する。
この方法の場合にもキューバッファを出力側に設けて２
個以上のブロックの同時受付けを可能にすることができ
る。これは技術的な観点から難しいため、２つの交換網
を有するこの方法の第３図に示す実施例では各交換網Ｋ
Ｆおよび出回路ＡＳに対し自分専用のバッファＡＰＩ、
ＡＰ２を具えている。この場合、各出回路ＡＳはこれ
に割り当てられた全てのバッファＡＰ１． ＡＰ２から
の全てのブロックから１つのブロックを選択する。これ
はｎ：１マルチプレクサにより実行することができる。
個以上のブロックの同時受付けを可能にすることができ
る。これは技術的な観点から難しいため、２つの交換網
を有するこの方法の第３図に示す実施例では各交換網Ｋ
Ｆおよび出回路ＡＳに対し自分専用のバッファＡＰＩ、
ＡＰ２を具えている。この場合、各出回路ＡＳはこれ
に割り当てられた全てのバッファＡＰ１． ＡＰ２から
の全てのブロックから１つのブロックを選択する。これ
はｎ：１マルチプレクサにより実行することができる。
この方法はキューバッファの他の有用な多重機能を限定
的に低減する。２つの方法を組み合わせ、種々の短い入
力バッファと大きな共通のキューバッファを具えた交換
網を実現することができる。
的に低減する。２つの方法を組み合わせ、種々の短い入
力バッファと大きな共通のキューバッファを具えた交換
網を実現することができる。
この交換網においては同一の入回路ＢＳから同一の出回
路ＡＳへ転送すべき複数のブロック（従って１つの接続
に属するブロック）が互いに追い越すことが起こり得る
。しかし、これはブロックの順番が加入者に対する必要
な情報を表わすので避ける必要がある。これは例えばブ
ロックに交換ノードＶＫ内でのみ使用する識別コードを
含ませることにより達成することができる。
路ＡＳへ転送すべき複数のブロック（従って１つの接続
に属するブロック）が互いに追い越すことが起こり得る
。しかし、これはブロックの順番が加入者に対する必要
な情報を表わすので避ける必要がある。これは例えばブ
ロックに交換ノードＶＫ内でのみ使用する識別コードを
含ませることにより達成することができる。
性能試験の結果が示すように、入回路ＢＳがそのブロッ
クを転送したい出回路ＡＳがあきであるにもかかわらず
、人回路ＥＳ内でブロックが遅延されるのを避ける必要
がある。これは大力バッファＥＰが大力バッファ内の先
頭のブロックしか転送し得ないときに起こり得る。斯か
るふくそうを回避して入回路εＳが人カバッファ叶内の
先頭の２個以上のブロックを交換網に転送し得るようよ
すれば、システムの性能が著しく改善される。
クを転送したい出回路ＡＳがあきであるにもかかわらず
、人回路ＥＳ内でブロックが遅延されるのを避ける必要
がある。これは大力バッファＥＰが大力バッファ内の先
頭のブロックしか転送し得ないときに起こり得る。斯か
るふくそうを回避して入回路εＳが人カバッファ叶内の
先頭の２個以上のブロックを交換網に転送し得るようよ
すれば、システムの性能が著しく改善される。
第５ａおよび５ｂ図はバッファのアクセス度を２ブロツ
クに増大させるとシステムの負荷容量が約１４％増大す
ることを示す。従って、このことは第２図または第３図
に示す出力バッファＡＰを具えた交換網において何の問
題も生ずることなくシステムの性能の著しい改善をもた
らすことを意味する。
クに増大させるとシステムの負荷容量が約１４％増大す
ることを示す。従って、このことは第２図または第３図
に示す出力バッファＡＰを具えた交換網において何の問
題も生ずることなくシステムの性能の著しい改善をもた
らすことを意味する。
キューバッファのアクセス度を増大するために、キュー
バッファを入力バッファＦ、Ｐと中間バッファＺＳＰに
分割する。これらの中間バッファは入力バッファから論
理的にのみ切り離されているものとみなす必要があり、
これらバッファはこのバッファの一部を形成する。中間
バッファＡ内のブロックは交換網ＫＦがこのブロックを
受は取る位置にあるときに交換網ＫＰに転送される。交
換網ＫＦがブロックを受は取り得ない場合にはこのブロ
ックは中間バッファ已に移される。何れの場合にも次の
ブロックＸが入力バッファ［ＥＰから中間バッファＡへ
とクロックされる。これは空の中間バッファＺＳＰが見
つけ出される限り行われる。次に、入力バッファ制御部
ＥＰＳＴが、ブロックをリリースし得るようになるまで
待つ。このとき４つのブロックをシステムに転送し得る
状態になるので、ブロックを転送し得る確率が極めて大
きくなる。バッファアクセス度４の場合のこの関係を下
記の表に示す。
バッファを入力バッファＦ、Ｐと中間バッファＺＳＰに
分割する。これらの中間バッファは入力バッファから論
理的にのみ切り離されているものとみなす必要があり、
これらバッファはこのバッファの一部を形成する。中間
バッファＡ内のブロックは交換網ＫＦがこのブロックを
受は取る位置にあるときに交換網ＫＰに転送される。交
換網ＫＦがブロックを受は取り得ない場合にはこのブロ
ックは中間バッファ已に移される。何れの場合にも次の
ブロックＸが入力バッファ［ＥＰから中間バッファＡへ
とクロックされる。これは空の中間バッファＺＳＰが見
つけ出される限り行われる。次に、入力バッファ制御部
ＥＰＳＴが、ブロックをリリースし得るようになるまで
待つ。このとき４つのブロックをシステムに転送し得る
状態になるので、ブロックを転送し得る確率が極めて大
きくなる。バッファアクセス度４の場合のこの関係を下
記の表に示す。
伝送ブロック ブロックのシフト順序ＡＢＣＤ’Ａ
ＢＣＤＸＹ ＢＣＤＸＹ Ａ−−−ＸＢＣＤＹＺ Ｂ−−’：ＸＡＣＤＹＺ Ｃ−ＸＡＢＤＹＺ Ｄ ＸＡＢＣＹＺ ＡＢ −−Ｘ−ＣＤＹＺ Ａ−Ｃ−、Ｘ−ＢＤＹＺ Ａ−−Ｄ Ｘ−ＢＣＹＺ ＢＣ−ＸＡ−ＤＹＺ Ｂ−Ｄ ｘ Ａ−ＣＹＺ ＣＤ ＸＡＢ−ＹＺ ＡＢＣ−、Ｘ−−ＤＹＺ ＡＢ−Ｄ Ｘ−−ＣＹＺ Ａ−ＣＤ’Ｘ−Ｂ−ＹＺ ＢＣＤ−ＸＡ−−ＹＺ ＡＢＣＤ Ｘ−−−ＹＺ 決定ロジックは大回路ＥＳの中間バッファＺＳＰ内の全
てのブロックが交換網にＦに正しい順序で転送されるよ
うに注意する。決定ブロックは第６図に示すように交換
網制御部に加えていわゆる部分交換網制御部ＫＦＳＴ並
びに入力バッファ制御部１１：ＰｓＴを具える。
ＢＣＤＸＹ ＢＣＤＸＹ Ａ−−−ＸＢＣＤＹＺ Ｂ−−’：ＸＡＣＤＹＺ Ｃ−ＸＡＢＤＹＺ Ｄ ＸＡＢＣＹＺ ＡＢ −−Ｘ−ＣＤＹＺ Ａ−Ｃ−、Ｘ−ＢＤＹＺ Ａ−−Ｄ Ｘ−ＢＣＹＺ ＢＣ−ＸＡ−ＤＹＺ Ｂ−Ｄ ｘ Ａ−ＣＹＺ ＣＤ ＸＡＢ−ＹＺ ＡＢＣ−、Ｘ−−ＤＹＺ ＡＢ−Ｄ Ｘ−−ＣＹＺ Ａ−ＣＤ’Ｘ−Ｂ−ＹＺ ＢＣＤ−ＸＡ−−ＹＺ ＡＢＣＤ Ｘ−−−ＹＺ 決定ロジックは大回路ＥＳの中間バッファＺＳＰ内の全
てのブロックが交換網にＦに正しい順序で転送されるよ
うに注意する。決定ブロックは第６図に示すように交換
網制御部に加えていわゆる部分交換網制御部ＫＦＳＴ並
びに入力バッファ制御部１１：ＰｓＴを具える。
部分交換網制御部ＫＦＳＴは、その前段および次段の部
分交換網制御部ＫＦＳＴに制御信号ＳまたはＳ′を搬送
するラインを経て接続された選択サイクル回路ＡＳＺを
具えている。増大したバッファアクセス度を有する入力
バッファ制御部ＥＰＳＴの場合には選択サイクル回路Ａ
ＳＺをＯＲゲートＯの出力端子とＡＮＤゲートＵの入力
端子に接続する。ＯＲゲート００２つの入力端子とＡＮ
ＤゲートＵの第２入力端子は増大したバッファアクセス
度を有する入力バッファ制御部ＥＰＳＴに接続する。
分交換網制御部ＫＦＳＴに制御信号ＳまたはＳ′を搬送
するラインを経て接続された選択サイクル回路ＡＳＺを
具えている。増大したバッファアクセス度を有する入力
バッファ制御部ＥＰＳＴの場合には選択サイクル回路Ａ
ＳＺをＯＲゲートＯの出力端子とＡＮＤゲートＵの入力
端子に接続する。ＯＲゲート００２つの入力端子とＡＮ
ＤゲートＵの第２入力端子は増大したバッファアクセス
度を有する入力バッファ制御部ＥＰＳＴに接続する。
部分交換網制御部ＫＦＳＴはどの入力バッファＥＰがこ
の部分交換網制御部ＫＦＳＴに割当てられた出力バッフ
ァに最後に接続されたかについての情報を蓄積する。複
数個の入力バッファＥＰをこの部分交換網制御部にＦＳ
Ｔに割当てられた出力バッファＡＰに接続する必要があ
る場合にはこの部分交換網制御部ＫＦＳＴが予め定めら
れた選択サイクルに従って全ての入力のうちの先に読出
された入力端子バッファＢＰの次の位置にある入力バッ
ファＢＰを選択する。
の部分交換網制御部ＫＦＳＴに割当てられた出力バッフ
ァに最後に接続されたかについての情報を蓄積する。複
数個の入力バッファＥＰをこの部分交換網制御部にＦＳ
Ｔに割当てられた出力バッファＡＰに接続する必要があ
る場合にはこの部分交換網制御部ＫＦＳＴが予め定めら
れた選択サイクルに従って全ての入力のうちの先に読出
された入力端子バッファＢＰの次の位置にある入力バッ
ファＢＰを選択する。
選択サイクルは例えば入力バッファＥＰの空間分割配置
により定める。
により定める。
このように決定ロジックは全ての大回路ＥＳから同一の
出回路ＡＳへの伝送を希望する大回路巳Ｓを選択する。
出回路ＡＳへの伝送を希望する大回路巳Ｓを選択する。
これは周期的に行われる。第７図は部分交換網制御部の
一実施例を示す。
一実施例を示す。
部分交換網制御部ＫＦＳＴはＤフリップフロップＯＦを
具え、このフリップフロップにはどの入力バッファがこ
の部分交換網制御部ＫＦＳＴに割当てられた出力バッフ
ァＡＰにその前に接続されていたかについての情報が蓄
積される。伝送のスタンバイ状態を示す信号Ｐを供給す
るために大カバファＥＰを第１ ＡＮＤゲート１１の第
１入力端子と第１ＯＲゲート０１の第１入力端子とイン
バータＩの入力端子に接続する。インバータＩの出力端
子を第２ ＡＮＤゲートＵ２の第１入力端子に接続する
。
具え、このフリップフロップにはどの入力バッファがこ
の部分交換網制御部ＫＦＳＴに割当てられた出力バッフ
ァＡＰにその前に接続されていたかについての情報が蓄
積される。伝送のスタンバイ状態を示す信号Ｐを供給す
るために大カバファＥＰを第１ ＡＮＤゲート１１の第
１入力端子と第１ＯＲゲート０１の第１入力端子とイン
バータＩの入力端子に接続する。インバータＩの出力端
子を第２ ＡＮＤゲートＵ２の第１入力端子に接続する
。
制御信号Ｓをこの部分交換網制御部にＦＳＴに供給する
ためにこの信号を第２ ＡＮＤゲート０２の第２入力端
子に接続すると共に第３ ＡＮＤゲート０３の第１入力
端子に接続する。第３ ＡＮＤゲート０３の第２入力端
子を第１ＯＲゲート０１の出力端子に接続すると共に、
第３ ＡＮＤゲート［３の出力端子をＤフリップフロッ
プＯＦのＤ入力端子に接続する。Ｄフリップフロップ叶
のＱ出力端子を第２ＯＲゲート０２の第１入力端子と、
第１ＯＲゲート０１の第２入力端子と、第１ ＡＮＤゲ
ート［１の第２入力端子に接続する。読出し信号Ａを供
給するために、第ＬＡＮＤゲートＵ１の出力端子を入力
バッファＢＰに接続すると共に、次の部分交換網制御部
ＫＦＳＴを第２ ＡＮＤゲート［１２の出力端子に接続
する。
ためにこの信号を第２ ＡＮＤゲート０２の第２入力端
子に接続すると共に第３ ＡＮＤゲート０３の第１入力
端子に接続する。第３ ＡＮＤゲート０３の第２入力端
子を第１ＯＲゲート０１の出力端子に接続すると共に、
第３ ＡＮＤゲート［３の出力端子をＤフリップフロッ
プＯＦのＤ入力端子に接続する。Ｄフリップフロップ叶
のＱ出力端子を第２ＯＲゲート０２の第１入力端子と、
第１ＯＲゲート０１の第２入力端子と、第１ ＡＮＤゲ
ート［１の第２入力端子に接続する。読出し信号Ａを供
給するために、第ＬＡＮＤゲートＵ１の出力端子を入力
バッファＢＰに接続すると共に、次の部分交換網制御部
ＫＦＳＴを第２ ＡＮＤゲート［１２の出力端子に接続
する。
この部分交換網制御部の動作は次の通りである。
フリップフロップＯＦにはどの大回路ＢＳが最後にブロ
ックを転送したかについての情報が記憶される。このと
きこの回路は最低の優先順位となる。
ックを転送したかについての情報が記憶される。このと
きこの回路は最低の優先順位となる。
決定ロジックはブロックを出回路ＡＳに送出したい大回
路ＢＳのうち選択サイクルの次に位置する大回路を選択
する。このときそのＤフリップフロップ叶がセットされ
（前のＤフリップフロップはリセットされる）、読出し
信号Ａが送出されるため、この大回路ＢＳにこの大回路
がブロックを送出し得ることが知らされる。
路ＢＳのうち選択サイクルの次に位置する大回路を選択
する。このときそのＤフリップフロップ叶がセットされ
（前のＤフリップフロップはリセットされる）、読出し
信号Ａが送出されるため、この大回路ＢＳにこの大回路
がブロックを送出し得ることが知らされる。
人カバッファ制御部ＥＰＳＴ内ではこの大回路ＥＳの中
間バッファＺＳＰの１つが出回路ＡＳへとブロックを送
出したいことを決定ロジックに知らせる信号が全ての中
間バッファＺＳＰに対し形成される。
間バッファＺＳＰの１つが出回路ＡＳへとブロックを送
出したいことを決定ロジックに知らせる信号が全ての中
間バッファＺＳＰに対し形成される。
（続出し信号Ａの送出により）この入線がリリースされ
ると、第１位置（バッファ内の先頭）のブロックが選択
され、次にこのブロックを出回路ＡＳに転送することが
できる。
ると、第１位置（バッファ内の先頭）のブロックが選択
され、次にこのブロックを出回路ＡＳに転送することが
できる。
第４図に示す交換網においては交換網ＫＦの入線の数を
（４倍に）増大しである。交換網ＫＦの出線の数を増大
し、交換網内の複数の線を各出中継線に割当てることも
できる。この場合にもブロックアクセス速度が最大伝送
速度を短時間の間越えることがあり得るため、出回路Ａ
Ｓ内にキューバッファを設ける必要がある。斯かる交換
網の性能は第４図の交換網の性能と同等になるが、第４
図の場合には出力バッファＡＰを不要にすることができ
る。
（４倍に）増大しである。交換網ＫＦの出線の数を増大
し、交換網内の複数の線を各出中継線に割当てることも
できる。この場合にもブロックアクセス速度が最大伝送
速度を短時間の間越えることがあり得るため、出回路Ａ
Ｓ内にキューバッファを設ける必要がある。斯かる交換
網の性能は第４図の交換網の性能と同等になるが、第４
図の場合には出力バッファＡＰを不要にすることができ
る。
第７図に示す交換網の動作はプール代数方程式により次
のように書くこともできる。
のように書くこともできる。
（Ｉ）Ｄ’＝Ｓ△（ＤＶＰ）
（ｎ）Ｓ’＝Ｄ△（ＳＡＰ）
（Ｉｎ） Ａ＝ＤＡＰ
ここで、各信号の意味は次の通りである。
Ｓ：出回路があきであること、
Ｄ：この大回路が最後に転送されたものであること、
Ａ：この大回路が転送位置にあること、Ｐ：転送要求の
報告、 Ｔ：クロックパルス ドイツ国特許願第Ｐ３７１．４３８５．９号には、決定
ロジックによって同一の出回路ＡＳに同一瞬時に転送し
たい全てのブロックを特定の順序で転送することができ
ることを指摘している。この割当方法は特定の大回路ε
Ｓをその空間配置に基づいた優先順に伝送するため優先
順に基づくものである。
報告、 Ｔ：クロックパルス ドイツ国特許願第Ｐ３７１．４３８５．９号には、決定
ロジックによって同一の出回路ＡＳに同一瞬時に転送し
たい全てのブロックを特定の順序で転送することができ
ることを指摘している。この割当方法は特定の大回路ε
Ｓをその空間配置に基づいた優先順に伝送するため優先
順に基づくものである。
従って、大回路の数に応じて追加のブロック損失を生ず
る可能性がある。
る可能性がある。
決定ロジックを具えた交換網制御部をドイツ国特許出願
第Ｐ３７１４３ｇ５．９号の要旨とともに用いることも
できる。
第Ｐ３７１４３ｇ５．９号の要旨とともに用いることも
できる。
しかし、ここに提案されている割当て方法は極めて簡単
な手段で改善することもできる。この目的のために、こ
こに選択されているサイクルの優先順位を、接続点を循
環して変化させることにより簡単に変えることができる
。各大回路ＢＳは種々の出回路ＡＳのために、例えば１
６個の大回路および出回路に対し次の形態の異なる優先
順位にすることができる。
な手段で改善することもできる。この目的のために、こ
こに選択されているサイクルの優先順位を、接続点を循
環して変化させることにより簡単に変えることができる
。各大回路ＢＳは種々の出回路ＡＳのために、例えば１
６個の大回路および出回路に対し次の形態の異なる優先
順位にすることができる。
出力 大回路の順位
−１： １２３４５６７８９１０１１１２１３１４１５
１６２ ＋ ２３４５６７８９１０１１１２１３１４１
５１６１３ ： ３４５６７８９１０１１１２１３１４
１５１６１２１６： １６１２３４’５６７８９１０１
１１２１３１４１５この順序および従って優先順位の順
列以外にも他の順列も可能であること勿論である。
１６２ ＋ ２３４５６７８９１０１１１２１３１４１
５１６１３ ： ３４５６７８９１０１１１２１３１４
１５１６１２１６： １６１２３４’５６７８９１０１
１１２１３１４１５この順序および従って優先順位の順
列以外にも他の順列も可能であること勿論である。
第１図は、交換ノードの基本構造を示すブロック図、
第２図はブロックをビット並列転送するようにした交換
網を示すブロック図、 第３図は交換網自体を多重化した実施例を示すブロック
図、 第４図は大きなバッファアクセス度を有する大力バッフ
ァ制御部を具えた交換網を示すブロック図、 第５ａおよび５ｂ図は第３図に従う交換網のいくつかの
実施例に対する入力バッファの平均待ち合わせ長さとフ
レーム損失確率とを示す図、第６図は部分交換網制御部
の第１実施例のブロック図、 第７図は部分交換網制御部の第２実施例のブロック図で
ある。 ＶＫ・・・交換ノード ＡＬ・・・出線 ＡＳ・・・出回路 ＡＰ・・・出力バッファ ＫＳＰ・・・交換網制御部 ＡＰｌ、 ＡＰ２・・・出力バッファ ＺＳＰ・・・中間バッファ ＢＰＳＴ・・・入力バッファ制御部 ＫＦＳＴ・・・部分交換網制御部 ＥＬ・・・入線 ＢＳ・・・大回路 ＫＦ・・・交換網 ＢＰ・・・入力バッファ
網を示すブロック図、 第３図は交換網自体を多重化した実施例を示すブロック
図、 第４図は大きなバッファアクセス度を有する大力バッフ
ァ制御部を具えた交換網を示すブロック図、 第５ａおよび５ｂ図は第３図に従う交換網のいくつかの
実施例に対する入力バッファの平均待ち合わせ長さとフ
レーム損失確率とを示す図、第６図は部分交換網制御部
の第１実施例のブロック図、 第７図は部分交換網制御部の第２実施例のブロック図で
ある。 ＶＫ・・・交換ノード ＡＬ・・・出線 ＡＳ・・・出回路 ＡＰ・・・出力バッファ ＫＳＰ・・・交換網制御部 ＡＰｌ、 ＡＰ２・・・出力バッファ ＺＳＰ・・・中間バッファ ＢＰＳＴ・・・入力バッファ制御部 ＫＦＳＴ・・・部分交換網制御部 ＥＬ・・・入線 ＢＳ・・・大回路 ＫＦ・・・交換網 ＢＰ・・・入力バッファ
Claims (1)
- 【特許請求の範囲】 １、メッセージをブロックに区分し、これらブロックを
広帯域伝送システムの広帯域伝送路を経て非同期時分割
多重方法に従って伝送し、交換ノードにおいてその入回
路から受信されたブロックをその出回路に転送する前に
バッファリングするようにした広帯域伝送システム内の
交換ノード用交換網において、当該交換網（ＫＦ）内の
ブロック転送をビット並列に行い、これにより交換網（
ＫＦ）内のブロック転送時間を減少させ、ふくそう状態
の発生確率を減少させたことを特徴とする交換網。 ２、メッセージをブロックに区分し、これらブロックを
広帯域伝送システムの広帯域伝送路を経て非同期時分割
多重方法に従って伝送し、交換ノードにおいてその入回
路から受信されたブロックをその出回路に転送する前に
バッファリングするようにした広帯域伝送システム内の
交換ノード用交換網において、少なくとも１つの入力バ
ッファ（ＥＰ）をその都度入回路（ＥＳ）に接続し、少
なくとも１つの交換網（ＫＦ）をその都度１つの入力バ
ッファ（ＥＰ）に接続し、且つ出力バッファ（ＡＰ）を
これら交換網の出力に接続したことを特徴とする交換網
。 ３、メッセージをブロックに区分し、これらブロックを
広帯域伝送システムの広帯域伝送路を経て非同期時分割
多重方法に従って伝送し、交換ノードにおいてその入回
路から受信されたブロックをその出回路に転送する前に
バッファリングするようにした広帯域伝送システム内の
交換ノード用交換網において、少なくとも１つの入力バ
ッファ（ＥＰ）をその都度入回路（ＥＳ）に接続し、少
なくとも１つの交換網（ＫＦ）をその都度１つの入力バ
ッファ（ＥＰ）に接続し、且つ増大したバッファアクセ
ス度を有する入力バッファ制御部（ＥＰＳＴ）を設けた
ことを特徴とする交換網。 ４、メッセージをブロックに区分し、これらブロックを
広帯域伝送システムの広帯域伝送路を経て非同期時分割
多重方法に従って伝送し、交換ノードにおいてその入回
路から受信されたブロックをその出回路に転送する前に
バッファリングするようにした広帯域伝送システム内の
交換ノード用交換回路網において、複数の入力バッファ
（ＥＰ）を各入回路（ＥＳ）に接続し、且つ各入力バッ
ファ（ＥＰ）を交換網（ＫＦ）に接続したことを特徴と
する交換網。 ５、メッセージをブロックに区分し、これらブロックを
広帯域伝送システムの広帯域伝送路を経て非同期時分割
多重方法に従って伝送し、交換ノードにおいてその入回
路から受信されたブロックをその出回路に転送する前に
バッファリングするようにした広帯域伝送システム内の
交換ノード用交換網において、少なくとも１つの出力バ
ッファ（ＡＰ）を各出回路（ＡＳ）に接続し、且つ各出
力バッファ（ＡＰ）を複数のラインを経て交換網（ＫＦ
）に接続したことを特徴とする交換網。 ６、交換網（ＫＦ）は少なくとも１つの交換マトリクス
（ＫＶ）を具え、且つブロックの転送は交換マトリクス
（ＫＶ）間および内でビット並列に行われるようにして
あることを特徴とする請求項１記載の交換網。 ７、交換網（ＫＦ）は少なくとも１つの交換マトリクス
（ＫＶ）を具え、且つ交換網（ＫＦ）の少なくとも１つ
の交換マトリクス（ＫＶ）がその都度１つの入力バッフ
ァに接続されるようにしてあることを特徴とする請求項
３記載の交換網。 ８、直列接続の中間バッファ（ＺＳＰ）を各入力バッフ
ァに接続し、且つ各中間バッファ（ＺＳＰ）を交換網に
接続してあることを特徴とする請求項３記載の交換網。 ９、部分交換網制御部（ＫＦＳＴ）を各出回路（ＡＳ）
に割り当て、この部分交換網制御部（ＫＦＳＴ）はどの
入力バッファがこの制御部に割り当てられた出力バッフ
ァ（ＡＰ）に最後に接続されたかについての情報を蓄積
し、複数の入力バッファ（ＥＰ）を割り当てられた出力
バッファ（ＡＰ）に接続する必要がある場合に、全ての
入力バッファ（ＥＰ）の予め定められた固定の選択サイ
クルにおいて最後に読出された入力バッファ（ＥＰ）の
次に来る入力バッファを選択するようにしてあることを
特徴とする請求項１〜８の何れかに記載の交換網。 １０、入力バッファの選択サイクルは入力バッファの空
間配置により定めてあることを特徴とする請求項９記載
の交換網。 １１、部分交換網制御部（ＫＦＳＴ）を各出回路（ＡＳ
）に割り当て、この部分交換網制御部（ＫＦＳＴ）はど
の入力バッファがこの制御部に割り当てられた出力バッ
ファ（ＡＰ）に最後に接続されたかについての情報を蓄
積し、且つ入力バッファ（ＥＰ）の空間配置からどの入
力バッファが次に転送すべき優先順位を有するかを導出
するようにしてあることを特徴とする請求項１〜８の何
れかに記載の交換網。 １２、部分交換網制御部（ＫＦＳＴ）は信号ライン（Ｓ
またはＳ′）を経て前段または次段の部分交換網制御部
に接続された選択サイクル回路（ＡＳＺ）を具え、且つ
増大したバッファアクセス度を有する入力バッファ制御
部（ＥＰＳＴ）が設けられている場合にはこの選択サイ
クル回路（ＡＳＺ）をＯＲゲート（Ｏ）の出力端子とＡ
ＮＤゲート（Ｕ）の入力端子に接続すると共にこれらＯ
Ｒゲート（Ｏ）の両入力端子とＡＮＤゲート（Ｕ）の第
２入力端子を増大したバッファアクセス度を有する入力
バッファ制御部（ＥＰＳＴ）に接続してあることを特徴
とする請求項９記載の交換網。 １３、部分交換網制御部（ＫＦＳＴ）はどの入力バッフ
ァ（ＥＰ）が当該部分交換網制御部に割り当てられた出
力バッファ（ＡＰ）に最後に接続されたかについての情
報が蓄積されるＤフリップフロップ（ＤＦ）を具え、且
つ伝送スタンバイ信号（Ｐ）を供給するために入力バッ
ファ（ＥＰ）を第１ＡＮＤゲート（Ｕ１）の第１入力端
子と第１ＯＲゲート（Ｏ１）の第１入力端子とインバー
タ（Ｉ）の入力端子とに接続し、インバータ（Ｉ）の出
力端子を第２ＡＮＤゲート（Ｕ２）の第１入力端子に接
続し、制御信号（Ｓ）を供給するために前段の部分交換
網制御部（ＫＦＳＴ）を第２ＡＮＤゲート（Ｕ２）の第
２入力端子と第３ＡＮＤゲート（Ｕ３）の第１入力端子
とに接続し、第３ＡＮＤゲート（Ｕ３）の第２入力端子
を第１ＯＲゲート（Ｏ１）の出力端子に接続すると共に
第３ＡＮＤゲート（Ｕ３）の出力端子をＤフリップフロ
ップ（ＤＦ）のＤ入力端子に接続し、Ｄフリップフロッ
プ（ＤＦ）のＱ出力端子を第２ＯＲゲート（Ｏ２）の第
１入力端子と第１ＯＲゲート（Ｏ１）の第２入力端子と
第１ＡＮＤゲート（Ｕ１）の第２入力端子とに接続し、
第２ＡＮＤゲート（Ｕ２）の出力端子を第２ＯＲゲート
（Ｏ２）の第２入力端子に接続し、読出し信号（Ａ）を
供給するために第１ＡＮＤゲート（Ｕ１）の出力端子を
入力バッファ（ＥＰ）に接続し、且つ次段の部分交換網
制御部（ＫＦＳＴ）を第２ＯＲゲート（Ｏ２）の出力端
子に接続してあることを特徴とする請求項９記載の交換
網。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3742748.2 | 1987-12-17 | ||
| DE19873742748 DE3742748A1 (de) | 1987-12-17 | 1987-12-17 | Koppelfeld und koppelfeldsteuerung fuer einen vermittlungsknoten eines breitband-vermittlungssystems |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH022766A true JPH022766A (ja) | 1990-01-08 |
| JP2752116B2 JP2752116B2 (ja) | 1998-05-18 |
Family
ID=6342800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31656088A Expired - Fee Related JP2752116B2 (ja) | 1987-12-17 | 1988-12-16 | 交換ノード |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0321050B1 (ja) |
| JP (1) | JP2752116B2 (ja) |
| DE (2) | DE3742748A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2677418B2 (ja) * | 1989-06-22 | 1997-11-17 | 富士通株式会社 | Ａｔｍスイッチの系切換方式 |
| CA2045460C (en) * | 1989-11-29 | 1996-06-11 | Yumiko Kato | Switching system for atm switch duplexed system |
| EP0453606B1 (de) * | 1990-04-27 | 1994-09-07 | Siemens Aktiengesellschaft | Verfahren und Schaltungsanordnung zur Reduzierung des Verlustes von Nachrichtenpaketen, die über eine Paketvermittlungseinrichtung übertragen werden |
| DE59007070D1 (de) * | 1990-04-27 | 1994-10-13 | Siemens Ag | Verfahren und Schaltungsanordnung zur Reduzierung des Verlustes von Nachrichtenpaketen, die über eine Paketvermittlungseinrichtung übertragen werden. |
| SE515177C2 (sv) * | 1992-06-01 | 2001-06-25 | Ericsson Telefon Ab L M | Kvadratisk väljararkitektur |
| JP2629568B2 (ja) * | 1993-07-30 | 1997-07-09 | 日本電気株式会社 | Ａｔｍセル交換方式 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59135994A (ja) * | 1982-12-29 | 1984-08-04 | ミケル・セルベル | Ｔｄｍスイツチングシステム |
| JPS61216545A (ja) * | 1985-02-14 | 1986-09-26 | Fujitsu Ltd | 高速パケツト交換方式 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2538984A1 (fr) * | 1982-12-30 | 1984-07-06 | Devault Michel | Commutateur pour reseau numerique multidebit a commutation temporelle asynchrone adapte aux videocommutations |
| FR2572871B1 (fr) * | 1984-11-08 | 1987-01-23 | Labo Cent Telecommunicat | Commutateur de paquets asynchrone |
| US4914652A (en) * | 1988-08-01 | 1990-04-03 | Advanced Micro Devices, Inc. | Method for transfer of data between a media access controller and buffer memory in a token ring network |
-
1987
- 1987-12-17 DE DE19873742748 patent/DE3742748A1/de not_active Withdrawn
-
1988
- 1988-12-13 EP EP88202862A patent/EP0321050B1/de not_active Expired - Lifetime
- 1988-12-13 DE DE3853412T patent/DE3853412D1/de not_active Expired - Fee Related
- 1988-12-16 JP JP31656088A patent/JP2752116B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59135994A (ja) * | 1982-12-29 | 1984-08-04 | ミケル・セルベル | Ｔｄｍスイツチングシステム |
| JPS61216545A (ja) * | 1985-02-14 | 1986-09-26 | Fujitsu Ltd | 高速パケツト交換方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2752116B2 (ja) | 1998-05-18 |
| EP0321050A2 (de) | 1989-06-21 |
| EP0321050A3 (de) | 1992-07-01 |
| DE3742748A1 (de) | 1989-07-06 |
| EP0321050B1 (de) | 1995-03-22 |
| DE3853412D1 (de) | 1995-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0494170B1 (en) | Switching node for a communications switching network | |
| US4993018A (en) | Self-routing switching system with multiple link connections between incoming and outgoing lines | |
| US7756013B2 (en) | Packet switching system and method | |
| JP2923693B2 (ja) | 大容量ａｔｍスイッチ | |
| US6931002B1 (en) | Hybrid switching | |
| JPH08293877A (ja) | 通信システム | |
| JP3087123B2 (ja) | 交換回路網 | |
| US5386415A (en) | Packet communiction method and packet communication apparatus | |
| JPH10285187A (ja) | Ａｔｍスイッチ用の分散形バッファリング・システム | |
| JP3115813B2 (ja) | 通信方法 | |
| US4891802A (en) | Method of and circuit arrangement for controlling a switching network in a switching system | |
| US5285445A (en) | Switching network and switching network control for a switching node in a wideband transmission system | |
| Hajikano et al. | Asynchronous transfer mode switching architecture for broadband ISDN-multistage self-routing switching (MSSR) | |
| JPH022766A (ja) | 交換ノード | |
| US6529523B1 (en) | Converting circuits and bandwidth management apparatus in mixed network | |
| US5128927A (en) | Switching network and switching network control for a transmission system | |
| Chang et al. | Queueing analysis of explicit policy assignment push-out buffer sharing schemes for ATM networks | |
| JP3450110B2 (ja) | テラビット／秒パケットスイッチ | |
| JP2546490B2 (ja) | スイッチング・システム | |
| Obara et al. | High speed transport processor for broad-band burst transport system | |
| US7345995B2 (en) | Conflict resolution in data stream distribution | |
| JP3075187B2 (ja) | Ａｔｍスイッチ | |
| JP3197152B2 (ja) | セル交換装置 | |
| JP3036584B2 (ja) | Ａｔｍスイッチ | |
| JP2755402B2 (ja) | 自己ルーチング交換システムおよび非同期転送モード交換システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |