JPH0215340A - 状態履歴記憶装置の制御方式 - Google Patents

状態履歴記憶装置の制御方式

Info

Publication number
JPH0215340A
JPH0215340A JP63166362A JP16636288A JPH0215340A JP H0215340 A JPH0215340 A JP H0215340A JP 63166362 A JP63166362 A JP 63166362A JP 16636288 A JP16636288 A JP 16636288A JP H0215340 A JPH0215340 A JP H0215340A
Authority
JP
Japan
Prior art keywords
state
instruction
address
signal
storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63166362A
Other languages
English (en)
Inventor
Tatsuki Nakada
達己 中田
Fumio Matsunoshita
松野下 文郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63166362A priority Critical patent/JPH0215340A/ja
Publication of JPH0215340A publication Critical patent/JPH0215340A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 情報処理装置に於いて、 情報処理装置の開発、試験時のループを有するプログラ
ムの障害解析を簡易にする事を目的とし、状態履歴装置
の記憶を停止させる第1の設定状態を保持する記憶停止
状態レジスタと、前記記憶停止状態レジスタに保持され
ている設定状態と実行中の状態の一致を検出すると信号
を出力する第1の状態一致検出手段と、前記状態履歴装
置の記憶を開始させる第2の設定状態を保持する記憶停
止状態レジスタと、前記記憶開始状態レジスタに保持さ
れている設定状態と実行中の状態の一致を検出すると信
号を出力する第2の状態一致検出手段と、第1の状態一
致検出手段の信号によって、状態履歴の記憶を停止し、
第2の状態一致検出手段の信号によって、状態履歴の記
憶を開始する前記の状態履歴記憶装置を有する状態履歴
記憶装置の制御方式を設ける構成とする。
〔産業上の利用分野〕
本発明は、情報処理装置の障害解析を行うための、状態
履歴記憶装置の制御方式に関する。
〔従来の技術〕
情報処理装置などの開発及び試験を行う場合、装置が誤
動作または意図する通りに動かなかった場合、障害原因
追求の情報として、情報処理装置内の各種の内部状態変
化の履歴を記憶させることがある。このような目的のた
めに用いられる状態履歴記憶装置は通常、F 、I F
 Oメモリ等からなり、予め、障害原因追求に必要と思
われる内部状態を順次記録し、装置の障害等があった時
に、停止させて障害発生時及び、それ以前の状態履歴を
保存し、その後この状態履歴記憶装置から、サービスプ
ロセッサ等を介して、装置各部の状態履歴を読み取り、
その情報を障害原因追求に有効に役立てている。しかし
、この状態履歴記憶装置はその記憶容量が限られており
、ある限度以上の過去の履歴情報は新たな履歴情報の格
納によって古き換えられてしまう。このため、有効な状
態履歴情報を得るために内部状態の種類と、履歴を記憶
する記憶開始時と記憶停止時のタイミングの選択は重要
な物となる。
あるプログラムの実行に於いて、命令Bで次の命令に動
作が移らない場合、命令Bか、または命令B以前に実行
された命令と命令Bの間のいずれかに障害があると考え
て、前記の命令実行時の状B履歴情報をとり、解析する
ことがある。
状態履歴記憶装置の記憶開始や記憶停止の制御は、マイ
クロプログラムや、サービスプロセッサの命令によって
も行ってきた。しかしマイクロプログラムでは、ある命
令Bで、必ず起こる障害に対しては、その命令Bで実行
されるマイクロプログラムワードを状態履歴記憶装置が
記憶停止するようにプログラムすることで障害解析をす
ることは可能であるが、命令への直後に命令Bが実行さ
れる場合のみ起こる障害に対しては、命令A、命令Bが
連結して実行される前に単独で命令Bが実行されると、
その時点で状態履歴記憶装置が記憶停止されてしまい、
必要とする情報を得ることができない。またサービスプ
ロセッサは、情報処理装置の被監視装置に比べて処理能
力が遅いために、状態履歴を保存するために必要な点で
制御出来ない。更に、命令Bが行われた後で、操作者が
障害に気付き、サービスプロセッサを介して状態履歴記
憶装置を記憶停止にしても、命令Bで異常がおきてから
数秒経過した後である。状態履歴記憶装置は記憶容量に
限界があり、数秒以前までの状態しか保存されないので
、必要な情報を得ることが出来ない。
依って、ある目的とするプログラムのアドレス、もしく
は予め設定された装置各部の状態で、状態履歴記憶装置
の記憶を停止する必要があった。従来は、プログラムの
アドレス、もしくは予め設定された装置各部の状態が一
致した時点で情報処理装置全体を停止させ、それにより
状態履歴装置も書き込みを停止し、その時に、その状B
履歴記憶装置に蓄えられた情報をサービスプロセッサに
記録し、その後に、状態履歴記憶装置を再び記憶開始し
、プログラムの続きを実行する機能が提供されていた。
第3図は、従来の情報履歴記憶方式のブロック図である
。図中、1は記憶管理ユニット、2は記憶停止アドレス
レジスタ、3はアドレス−数構出回路、4は主記憶装置
、5は制御ユニット、6は状態履歴記憶装置、7はサー
ビスプロセッサ、8は装置停止信号、9は装置再起動信
号、1oは記憶開始信号、IIは状態履歴情報、12は
フェッチアドレス、13はアドレス一致信号、14はフ
ェッチデータ、60は被監視装置の情報である。
命令Bが実行される場合に起こる障害に対しては、その
障害解析のために、状態履歴情報を得るには、命令Bの
アドレスを設定した記憶停止アドレスレジスタ2と、記
憶停止アドレスレジスタ2が指示するアドレスとフェッ
チしている命令のアドレスとの一致を検出するアドレス
−数構出回路3を設ける。
通常、プログラムの実行は、上記1.α装置4がフェッ
チアドレス12により、フェッチデータ14を制御ユニ
ット5へ送り、前記制御ユニット5が、演算装置の命令
の解釈、実行の制御を行う。この時、状態履歴記憶装置
6は、情報処理装置の被監視装置の情報60を随時記憶
している。
プログラムの命令Bを実行するために、命令Bのアドレ
スで、制御ユニット5から命令Bのフェッチアドレス信
号12が、記憶管理ユニット1内部のアドレス−数構出
回路3へ入力される。このとき、前記フェッチアドレス
信号12が、命令Bのアドレスに設定された記憶停止ア
ドレスレジスタ2からの信号と一致する。そしてアドレ
ス−数構出回路3からアドレス一致信号13が制御ユニ
ット5へ入力され、そこから情報処理装置の被監視装置
各部と情態履歴記憶装置6に装置停止信号8を送り、情
報処理装置の被監視装置各部を停止させると共に、状態
履歴記憶装置を停止させ、状態回度の記憶を停止させる
。そこで、情報処理装置の操作者がサービスプロセッサ
7を介して状態履歴記憶装置6の状態履歴情報11を別
の場所に保存しておく。その後、サービスプロセッサ7
を介し、状態履歴記憶装置6へ記憶開始信号10を出し
、状態履歴記憶装置6の記憶開始を指示してから、情報
処理装置に命令Bのつぎの命令からプログラムの続きを
させる。その後、障害が起きた場合は、先程サービスプ
ロセッサ7を介して読み取った状態履歴情報11を原因
解析に使用する。
しかし、命令Bを含むループを持つプログラムの前記ル
ープで障害があり、その何回目のループで命令Bが障害
を発生するか判っていないという場合、障害を解析する
際は、前述と同様に、命令Bのアドレスで一度、情報処
理装置の動作を停止させると共に、情報履歴記憶装置6
を記憶停止にし、その状態履歴情報11をサービスプロ
セッサ7を介して読み取り、別の場所に保存する。そし
て情報履歴記憶装置6に記憶開始の指示を与えてから、
情報処理装置を再び起動させ、その後障害が発生した場
合は、先程読み取った状態履歴情報を障害解析のために
使用する。
しかし、障害が発生しなかった場合は、ループであるか
ら、また命令Bを実行するので、前述の操作を繰り返さ
なければならない。つまり、障害が発生するまで、命令
Bで情報履歴記憶装置と情報処理装置の被監視装置各部
の動作が停止した後、操作者は、サービスプロセッサを
操作して状態履歴情報を読み取り、状a履歴情報を別の
場所に保存し、尚且つサービスプロセッサを介して、情
報履歴記憶装置に記憶開始の許可を与えてから、情報処
理装置にプログラムの続きを実行させるという作業を繰
り返さなければならない。
〔解決しようとする課題] 従来例で示したように、命令Bを含むループを持つプロ
グラムの前記ループ内の命令Bで障害があり、その何回
めのループで命令Bが障害を発生するか判っていないと
いう場合の、障害を解析する作業は、情報処理装置の操
作者に多大な労力と時間を費やさせていた。また、従来
例では、フェッチアドレスにより、状態履歴装置の記憶
停止を行ったが、これは、ストアアドレスでも、汎用レ
ジスタの内容でも可能である。その場合も、上記の問題
が生じていた。
従って、本発明は、ループに含まれる障害を解析するた
めに、多大な労力と時間を必要とせず、また、効率が良
い状態履歴記憶装置の制御方式を提供するものである。
[課題を解決する為の手段] 装置各部の状態を記録する状態履歴記憶装置を有する情
報処理、装置に、前記状態履歴記憶装置の記憶を停止さ
せる第1の設定状態を保持する記憶停止状態レジスタと
、前記記憶停止状態レジスタに保持されている設定状態
と実行中の状態の一致を検出すると信号を出力する第1
の状態−数構出手段と、前記状態履歴記憶装置の記憶を
開始させる第2の設定状態を保持する記憶開始状態レジ
スタと、前記記憶開始状態レジスタに保持されている設
定状態と実行中の状態の一致を検出すると信号を出力す
る第2の状態−数構出手段を存することを特徴とする状
態履歴記す、9装置の制御方式を設ける。
〔作用] 命令Bを含むループを持つプログラムの前記ループ内の
命令Bで障害があり、その何回目のループで命令Bが障
害を発生するか判ってない場合に於いては、記憶停止状
態レジスタに命令Bのアドレス、もしくは、その時点で
の装置のある部分の状態を設定する。記憶開始状態レジ
スタには、ループの中の命令の1つであり、かつ命令B
が実行される前に必ず実行される命令Aのアドレス、も
しくは、その時点での装置のある部分の状態を設定する
。−船釣には、この命令Aはループの先頭の命令でよい
。記憶開始状態レジスタと第2の状態−数構出回路は、
命令Aで、状態履歴記憶装置の記憶を開始する。そして
、記憶停止状態レジスタと第1の状態−数構出回路は、
命令Bで、状態履歴記憶装置の記憶を停止する。命令B
を実行した時点で、装置各部の状態が状態履歴記憶装置
に記憶されている。ここで、障害が発生した場合は、操
作者がサービスプロセッサを介して、情報処理装置を停
止させる。そして先程記憶を停止した状態履歴記憶装置
から状態履歴情報を読み取って障害を解析する。
命令Bで障害が発生しなかった場合は、操作者は情報処
理装置を停止させない。よって、プログラムがループし
ているので、情報処理装置は再び命令Aを実行する。こ
の時記憶開始状態レジスタと第2の状態−数構出回路は
、命令Aで、情報履歴記憶装置の記憶を開始させる。再
び記憶停止状態レジスタと第1の状態−数構出回路は、
命令Bで、情報履歴記憶装置の記憶を停止する。このよ
うに障害が発生するまで、この動作が続けられる。
そして障害が発生して初めて、操作者がサービスプロセ
ッサを介して、情報処理装置を停止させる。
情報処理装置を停止させるのに時間はかかるが、状態履
歴記憶装置は、命令Bの実行時点で、記憶停止されてい
るので、必要な状態H層情報は状態履歴記憶装置に残っ
ている。このように、障害が発生するまで操作者の介入
なしに障害解析のための処理をすることが可能である。
〔実施例〕
第1図は、本発明の状態履歴記憶装置の制御方式の一実
施例のブロック図、第2図は、第1図の制御ユニットの
ブロック図である。図中、1は記憶管理ユニット、2は
記憶停止アドレスレジスタ、3はアドレス−数構出回路
、4は主記憶装置、5は制御ユニット、6は状B履歴記
憶装置、7はサービスプロセッサ、10は記憶開始信号
、11は状態履歴情報、12はフェッチアドレス、13
はアドレス一致信号、14はフェッチデータ、15は記
憶開始アドレスレジスタ、16はフェッチアドレス12
と記記憶開始アドレスレジスタ15とのアドレス−数構
出回路、17はアドレス−敗信号、18は選択回路、1
9はAND回路、20はOR回路、21は命令デコーダ
、22はオペランド有効信号、23は命令バッファ、2
4は演算回路、60は被監視装置の情報、81は記憶停
止信号、91は装置停止信号である。
本実施例では、命令Bを含むループを持つプログラムの
、前記ループ内の命令Bで障害があり、その何回目のル
ープで命令Bが障害を発生するか判ってない場合の障害
解析のために、記憶停止状態レジスタとして、命令Bの
アドレスを設定した記憶停止アドレスレジスタ2と、前
記記憶停止状態レジスタ2と実行中のプログラムとの一
致を検出する第1の状態−数構出手段として、アドレス
−数構出回路3と、更に、記憶開始状態レジスタとして
、前記ループの中の命令の一つであり、かつ命令Bが実
行される前に必ず実行される任意の命令Aを設定した記
憶開始アドレスレジスタ15と、記憶開始状態レジスタ
15と実行中のプログラムの一致を検出する第2の状態
−数構出手段として、アドレス−数構出回路16を設け
る構成とする。
さて、プログラムの命令Aを実行するために、制御ユニ
ット5から命令Aのフェッチアドレス信号12が、記憶
管理ユニット1内部のアドレス−数構出回路16へ入力
される。このとき、命令Aのフェッチアドレス信号12
と命令Aに設定された記憶開始アドレスレジスタ15か
らの信号と一致する。そしてアドレス−数構出回路16
からアドレス一致信号17が制御ユニット5に入力され
る。
第2図は制御ユニット5内のブロック図である。
第2図中の制御ユニット5に入力されたアドレス一致信
号17は命令バッファ23.23”、23゛のいずれか
に入力される。命令バッファは、プログラムを効率良く
実行する為に、ある命令が演算回路で実行中に、主記憶
装置から次の命令を先取りする。前記実行中であった命
令が終了後、先取りした命令を演算回路に入力する。通
常、複数の命令バッファを設けて、命令を待機させてお
く。
仮にアドレス一致信号17は命令バッファ23に入力さ
れたとする。主記憶装置4から制御ユニット5に入力さ
れるフェッチデータ14も命令バッファ23に入力され
る。命令バッファ23に入力されたアドレス一致信号1
7とフェッチデータ14は各々選択回路18゛と選択回
路18′°に入力される。選択回路18゛に入力された
アドレス一致信号17はOR回路20゛に、選択回路1
8パに入力されたフェッチデータ14は命令デコーダ2
1に各々入力される。そして命令デコーダ21から演算
回路23に命令を、OR回路20”から状態履歴記憶袋
W6に記憶開始信号10を送る。先程アドレス一致信号
17を命令バッファ23に入力したのは、命令Aを実行
する時点で記憶開始信号が出力されるように出力時を調
整するためである。従って、状態履歴記憶装置6には被
監視装置の情報60が随時入力される。
命令Bを実行するために、制御ユニット5から命令Bの
フェッチアドレス信号12が、記憶管理ユニット1内部
のアドレス−数構出回路16へ入力される。このとき、
フェッチアドレス信号12は、命令Bのアドレスに設定
された記憶停止アドレスレジスタ2からの信号と一致す
る。そしてアドレス−数構出回路3からアドレス一致信
号13が制御ユニット5に人力される。
制御ユニット5に入力されたアドレス一致信号13は命
令バッファ23.23゛、23′のいずれかに入力され
る。例えば、命令バッファ23に入力されたとする。ア
ドレス一致信号13を命令バッファ23に入力するのは
、命令Bを実行する時点で記憶停止信号81が出力され
るように出力時を調整するためである。主記憶装置4か
ら制御ユニット5に入力されるフェッチデータ14は命
令バッファ23に入力される。命令バッファ23に入力
されたアドレス一致信号13とフェッチデータ14は各
々選択回路18と選択回路18゛に入力される。選択回
路18に入力されたアドレス一致信号13はOR回路2
0に、選択回路18゛に入力されたフェッチデータ14
は命令デコーダ21に各々人力される。そして命令デコ
ーダ21から演算回路23に命令を、OR回路20から
状態履歴記憶装置6に記憶停止信号81を送る。依って
、記憶停止信号81は情報履歴記憶装置6に人力され、
情報履歴記憶装置6は装置各部の状態履歴を保存する。
その後、障害が起きた場合は、操作者がサービスプロセ
ッサ7を介して装置停止信号91により情報処理装置を
停止させ、状態履歴記憶装置6の内部に先程保存された
状態履歴情報11を読み取って、障害の解析に利用する
情報履歴記憶装置6が記憶停止した後に、障害が起きな
かった場合は、ループであるから再び、命令Aが実行さ
れる。プログラムの命令Aを実行するために、制御ユニ
ット5から命令Aのフェッチアドレス信号13が、記憶
管理ユニット1内部のアドレス−数構出回路16へ入力
される。このとき、命令Aに設定された記憶開始アドレ
スレジスタ15からの信号と一致する。そしてアドレス
−数構出回路16から記憶開始信号10が状態履歴記憶
装置6に入力され、状態履歴記憶装置6には再び、装置
各部の状態履歴が随時入力され、命令Bでまた状態履歴
記憶装置6の記憶を停止する。
このように、障害が発生するまで、この動作が続けられ
る。障害が発生して初めて、操作者が、サービスプロセ
ッサ7を介して装置停止信号91により情報処理装置を
停止させ、状態履歴記憶装置6の内部に先程保存された
状態履歴情報11を読み取るという行為を介入し、障害
の解析に利用する。
以上、本発明を実施例を上げて説明した。実施例では、
記憶停止アドレスレジスタ、及び記憶開始アドレスレジ
スタには、命令のアドレスを設定したが、オペランドア
ドレスでも可能である。オペランドアドレスの場合は、
フェッチデータはオペランドデータとなるので、制御ユ
ニット5内にオペランド有効信号22とAND回路19
.19の使用によってオペランドと命令を区別する。
また、本実施例では、命令のフエ・ンチアドレスとの一
致によって、状態履歴記憶装置の停止、開始を指示した
が、ストアアドレスや、装置各部の汎用レジスタの内容
等でも、プログラムの任意の実行時点で、状態履歴装置
の記憶開始、停止が可能である。
また、情報処理装置を構成する装置の中にはアドレスの
一致を検出する回路はいくつか存在する。
例えば装置の立ち上げ時のみ使用する主記憶の初期化開
始、終了アドレスレジスタ、終了アドレス−数回路は立
ち上げ後は使用されないので、前記装置と共用すること
により、物量増を殆ど伴わず本発明の実現を可能とする
ことも出来る。更に、本実施例では、アドレス−数構出
手段を2つ設けたが、1つしか設けず切り換え使用も可
能である。
このように本発明は1本発明の主旨に従い種々の変形が
可能であり、本発明からこれらを排除するものではない
〔効果] 本発明によると、情報処理装置の操作者が、サービスプ
ロセッサから状態履歴記憶装置の記憶停止、開始の命令
を与えることなく、状態履歴記憶装置の記憶停止、開始
を可能とすることで、障害の解析時に情報処理装置を開
始、再開したり、状態履歴記憶装置の記憶停止、開始を
命令する回数が著しく減少するため、障害解析の労力、
時間が減少する。
また、実施例で述べたように、他の回路と共用する事に
より、殆ど装置の増加なしで本発明を実現することがで
きる。
【図面の簡単な説明】
第1図は、本発明の実施例のブロック図、第2図は、第
1図中の制御ユニット内のブロック図、第3図は、従来
方式のブロック図である。 1.1゛・・・記憶管理ユニット 2・・・記憶停止アドレスレジスタ 3・・・アドレス−数構出回路 4・・・主記憶装置 5.5°・・・制御ユニット 6・・・状態履歴記憶装置 7・・・サービスプロセッサ 8・・・装置停止信号 9・・・装置再起動信号 10・・・記憶開始信号 冊・ 12・ 13・ 14・ 15・ 16・ 17・ 18. 19. 20. 21・ 22・ 23. 24・ 60・ 81・ 91・ ・・状態履歴情報 ・・フェッチアドレス ・・アドレス一致信号 ・・フェッチデータ ・・記憶開始アドレスレジスタ ・・アドレス−数構出回路 ・・アドレス一致信号 18.18”・・・選択回路 19”・・・AND回路 20゛・・・OR回路 ・・命令デコーダ ・・オペランド有効信号 23゛、231・・・命令バッファ ・・演算回路 ・・被監視装置の情報 ・・記憶停止信号 ・・装置停止信号

Claims (1)

  1. 【特許請求の範囲】 装置各部の状態を記録する状態履歴記憶装置を有する情
    報処理装置に於いて、 前記状態履歴記憶装置の記憶を停止させる第1の設定状
    態を保持する記憶停止状態レジスタと、前記記憶停止状
    態レジスタに保持されている設定状態と実行中の状態の
    一致を検出すると信号を出力する第1の状態一致検出手
    段と、 前記状態履歴記憶装置の記憶を開始させる第2の設定状
    態を保持する記憶停止状態レジスタと、前記記憶開始状
    態レジスタに保持されている設定状態と実行中の状態の
    一致を検出すると信号を出力する第2の状態一致検出手
    段と、 第1の状態一致検出手段の信号によって、状態履歴の記
    憶を停止し、第2の状態一致検出手段の信号によって、
    状態履歴の記憶を開始する前記の状態履歴記憶装置を有
    することを特徴とするを特徴とする状態履歴記憶装置の
    制御方式。
JP63166362A 1988-07-04 1988-07-04 状態履歴記憶装置の制御方式 Pending JPH0215340A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63166362A JPH0215340A (ja) 1988-07-04 1988-07-04 状態履歴記憶装置の制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63166362A JPH0215340A (ja) 1988-07-04 1988-07-04 状態履歴記憶装置の制御方式

Publications (1)

Publication Number Publication Date
JPH0215340A true JPH0215340A (ja) 1990-01-19

Family

ID=15829988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63166362A Pending JPH0215340A (ja) 1988-07-04 1988-07-04 状態履歴記憶装置の制御方式

Country Status (1)

Country Link
JP (1) JPH0215340A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016167789A1 (en) * 2015-04-17 2016-10-20 Hewlett Packard Enterprise Development Lp Storing state machine information in a non-volatile memory

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5376639A (en) * 1976-12-17 1978-07-07 Nec Corp Memory unit for hysteresis of program
JPS59125443A (ja) * 1982-12-31 1984-07-19 Fujitsu Ltd 命令アドレス比較方式
JPS6045851A (ja) * 1983-03-28 1985-03-12 Fujitsu Ltd 先取りバツフア記憶装置
JPS619734A (ja) * 1984-06-26 1986-01-17 Nec Corp プロセツサ制御方式
JPS6191725A (ja) * 1984-10-12 1986-05-09 Fujitsu Ltd アドレスマツチ制御方式

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5376639A (en) * 1976-12-17 1978-07-07 Nec Corp Memory unit for hysteresis of program
JPS59125443A (ja) * 1982-12-31 1984-07-19 Fujitsu Ltd 命令アドレス比較方式
JPS6045851A (ja) * 1983-03-28 1985-03-12 Fujitsu Ltd 先取りバツフア記憶装置
JPS619734A (ja) * 1984-06-26 1986-01-17 Nec Corp プロセツサ制御方式
JPS6191725A (ja) * 1984-10-12 1986-05-09 Fujitsu Ltd アドレスマツチ制御方式

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016167789A1 (en) * 2015-04-17 2016-10-20 Hewlett Packard Enterprise Development Lp Storing state machine information in a non-volatile memory

Similar Documents

Publication Publication Date Title
US5437033A (en) System for recovery from a virtual machine monitor failure with a continuous guest dispatched to a nonguest mode
KR100695187B1 (ko) 단일 스텝 처리 방법 및 장치
US5363502A (en) Hot stand-by method and computer system for implementing hot stand-by method
US5172378A (en) Error detection method and apparatus for processor having main storage
US4559596A (en) History memory control system
JPH0215340A (ja) 状態履歴記憶装置の制御方式
JPS60159951A (ja) 情報処理装置におけるトレ−ス方式
US5813039A (en) Guest execution control system, method and computer process for a virtual machine system
JPS58181160A (ja) 緊急動作制御方式
JP2002116926A (ja) プログラム処理装置およびプログラム処理方法
JP2684966B2 (ja) 入出力処理装置のデバッグ装置
JPH0830485A (ja) デバッグ装置
JPH02242439A (ja) プログラムロード制御方式
JPS626341A (ja) 情報処理装置
JPS5822765B2 (ja) 電子計算機システムにおけるプログラムロ−ド方式
JPS6146535A (ja) 擬似エラ−設定制御方式
JPH08263324A (ja) デバッグ容易化装置
JPH0395634A (ja) 計算機システム再起動制御方式
JPH01293447A (ja) アドレス一致割り込み制御方式
JPS59111551A (ja) 動作記録装置
JPS6049447A (ja) マイクロプログラムによる状況解析方式
JPS62114046A (ja) アクセス制御方式
JPH04332050A (ja) 再起動時中断点からの再開可能なデバガ
JP2001265619A (ja) データトレース方式
JPH06161832A (ja) トレース制御装置