JPH0215369A - ベクター処理システムの命令を実行する方法及び装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、Ｄ、バンダーカー氏等の［ベクター処理シス
テムに使用する文脈スイッチング方法及び装置（Ｃｏｎ
ｔ、ｅｘｔ　Ｓｗｉｔｃｈｉｎｇ　Ｍｅｔｈｏｄ　ａｎ
ｄ　Ａｐｐａ−ｒａｔｕｓ　ｆｏｒ　Ｕｓｅ　ｉｎ　ａ
　Ｖｅｃｔｏｒ　Ｐｒｏｃｅｓｓｉｎｇ　Ｓｙｓｔｅｍ
）」と題する米国特許出願；Ｄ、バンダーカー氏等の［
ベクタープロセッサのための例外的レボ−ティング機構
（Ｅｘｃｅｐｔｉｏｎ　Ｒｅｐｏｒｔｉｎｇ　Ｍｅｃｈ
ａｎｉｓｍ　ｆｏｒ　ａＶｅｃｔｏｒ　Ｐｒｏｃｅｓｓ
ｏｒ）Ｊ　と題する米国特許出願；及びＦ、マッキーン
氏等の「ベクタープロセッサによる非同期メモリ管理の
例外を取り扱う方法及び装置（Ｍｅｔｈｏｄ　ａｎｄ　
Ａｐｐａｒａｔｕｓ　ｆｏｒ　ｔｌａｎｄｌｉｎｇ　Ａ
ｓｙｎ−ｃｈｒｏｎｏｕｓ　Ｍｅｍｏｒｙ　Ｍａｎａｇ
ｅｍｅｎｔ　Ｅｘｃｅｐｔｉｏｎｓ　ｂｙ　ａＶｅｃｔ
ｏｒ　Ｐｒｏｃｅｓｓｏｒ）Ｊと題する米国特許出願に
関連したものである。

本発明は、一般に、データ処理システムに係り、より詳
細には、ベクター命令を実行することのできるデータ処
理システムに係る。

従来の技術 ある高性能のデータ処理システムは、主即ちスカラープ
ロセッサに加えて、ベクター命令を迅速且つ効率的に処
理するための個別のベクタープロセッサを備えている。

ベクター命令は、ベクターとして表わされたデータに基
づいて記憶、演算又は論理操作を実行するようにプロセ
ッサに指示する。主即ち「スカラー」プロセッサは、［
スカラーＪ命令と称する他の命令を処理する。スカラー
命令は、例えば、論理又はスカラーデータに基づいて記
憶、演算又は論理操作を実行するようにプロセッサに指
示する。

ベクター命令は、ベクター及びスカラー値をオペランド
として含んでいる。従って、ベクター命令は、命令の形
式に基づいて、即ち命令がスカラーオペランドを必要と
するがベクターオペランドを必要とするか、等々に基づ
いて、多数の種々の命令フォーマットをとることができ
る。これらのオペランドは、ベースデイスプレイスメン
ドアドレッシングのような種々の形式のアドレッシング
を受け、これは命令フォーマットに影響を及ぼす。

１８Ｍシステム／３７０によって処理されるベクター命
令は、ＱＳＴフォーマットでパックされ、このフォーマ
ットでは、オペレーションコードと、その後に、スカラ
ーレジスタ番号と、第１の汎用レジスタ番号と、ベクタ
ーレジスタ番号と、第２の汎用レジスタ番号とが続く。

又、１８Ｍシステム／３７０によって使用されているＶ
Ｖフォーマットでは、オペレーションコードと、その後
に、３つのベクターレジスタ番号とが続く。これらの命
令フォーマットでは、主、即ちスカラープロセッサがベ
クタープロセッサの構造を認識することが必要である。

例えば、スカラープロセッサは、ベクタープロセッサが
いかに多くのベクターレジスタを有しているかを知らね
ばならない。又、ベクター命令の独特なフォーマットは
、スカラープロセッサの設計に著しい複雑さを招く。

論理又は演算操作によって生じるベクターのあるエレメ
ントのみを処理することがしばしば望まれる。このよう
な選択的なベクター処理を一般的に「マスキングＪと称
する。１８Ｍシステム／３７０は、ベクターマスクモー
ド制御のもとて幾つかの種類のベクター命令を実行する
。ベクターマスクモード制御では、動作によって生じる
ベクターの幾つかのエレメントを「マスクアウト」する
ことができる。ベクターマスクモードがオフの場合には
、ベクター命令オペランドが通常のやり方で処理される
。然し乍ら、ベクターマスクモードがオンのときには、
ベクターマスクレジスタのＮＪに対応するエレメントに
ついてのみ結果が記録される。ｒＱＪに対応するエレメ
ントは不変のま）である。

１８Ｍシステム／３７０では、マスクレジスタイネーブ
ルビットが「１」であることが必要であるから、「０」
がイネーブル値であるような負の論理を用いたプログラ
ムは受は入れることができない。このような場合には、
イネーブル値を「１」又は「０」に選択できることが好
ましい。

発明が解決しようとする課題 そこで、本発明の目的は、スカラープロセッサ及びベク
タープロセッサを有するデータ処理システムがベクター
及びスカラー命令の取り扱いを簡単に行なえるようにす
ることである。

本発明の別の目的は、スカラープロセッサがベクタープ
ロセッサの編成についての情報を認識する必要のないベ
クター構造フォーマットを提供することである。

本発明の第３の目的は、ベクター命令内のフィールドに
よりベクタープロセッサからの結果のマスキングを制御
することである。

本発明の第４の目的は、ベクター命令内のフィールドに
よりデータ処理システムにおけるベクター例外取り扱い
を制御することである。

本発明の更に別の目的及び効果は、その一部分が以下の
説明に述べられておりそしてその一部分が以下に説明に
おいて明らかであり、もしくは本発明を実施することに
よって学び取ることができよう。本発明の目的及び効果
は、特に特許請求の範囲に指摘された要素及びその組合
せによって実現及び達成されよう。

課題を解決するための手段 本発明の目的を達成するためにそして本発明の目的によ
れば、ここで実施して広く説明するように、本発明のデ
ータ処理システムは、ベクター命令の実行に用いられる
オペランげを記憶するためのメモリと、ベクター及びス
カラー命令のオペレーションコード部分とオペランド部
分とを分離するための命令パーサ手段とを具備している
。オペランドフェッチ手段は、メモリからのベクター及
びスカラー命令によって指定されたオペランドを検索す
る。ベクター命令を実行するベクター処理手段は、ベク
ターデータを記憶するためのベクター記憶手段と、オペ
ランドをデコードすると共にベクター命令に対するベク
ターポインタを選択するためのベクター抽出手段とを備
えている。命令パーサ手段に接続されたベクター命令送
給手段は、オペレーションコード部分及びオペランドを
ベクター処理手段へ送給する。

本明細書の一部分である添付図面は、本発明の実施例を
示すと共に、以下の説明と共に、本発明の詳細な説明す
るのに役立つものである。

実施例 以下、添付図面に一例として示された本発明の好ましい
実施例を詳細に説明する。これらの添付図面全体にわた
り、同様の部分は同じ参照番号で示されている。

Ａ、シスームの−がな−１ 本発明によれば、ベクター命令及びスカラー命令を実行
することのできるシステム１０のようなデータ処理シス
テムが提供される。第１図は、スカラー処理ユニット（
ＳＰＵ）１５、メモリ処理ユニット２ｏ、命令処理ユニ
ット（ＩＰＵ）２５及びベクター処理ユニット（ＶＰＵ
）３０のような種々の要素を備えたデータ処理システム
１０を備えている。

本発明のデータ処理システムは、スカラー命令を実行す
るためのスカラー処理手段を備えている。本発明の好ま
しい実施例では、５ＰＵ１５は、ＩＰＵ２５から全ての
命令を受は取り、スカラー命令を実行し、ＩＰＵ２５か
ら受は取ったベクター命令及びベクターデータをＶＰＵ
３０へ供給する。

本発明によれば、データ処理システムは、スカラー処理
手段でスカラー命令を実行するのと同時にベクター命令
を実行するためのベクター処理手段も備えている。図示
された実施例では、ｖＰＵ３０は、５ＰＵ１５でスカラ
ー命令を実行するのと同時にベクター命令を実行する。

又、ＶＰＵ３０は、以下で述べる多数のベクターレジス
タも含んでいる。

又、本発明のデータ処理システムは、ベクター命令をベ
クター処理手段へそしてスカラー命令をスカラー処理手
段へ送給するための命令デコード手段も備えている。第
１図に示すように、ＩＰＵ２５は、以下で述べるように
メモリ処理ユニット２０から受は取った命令を予め処理
するための命令パーサ５ｏを備えている。このパーサ５
ｏは、スカラー命令及びデータを５ＰＵ１５へ送ると共
に、ベクター命令及びスカラーデータを５ＰＵＩ５を経
てｖＰＵ３ｏへ送る。５ＰＵ１５は、ベクター命令及び
データをＶＰＵ３０へ通すためのマクロコードを含む制
御論理ユニット４０を備えている。もちろん、パーサ５
０は、ベクター命令をＶＰＵ３０に直接送給するように
設計することもできる６ＶＰＵ３０は、ＴＰＵ２５も５
ＰＵ１５も使用する必要なくメモリ処理ユニット２０か
らベクターデータを受は取りそしてアドレス及びベクタ
ーデータをメモリ処理ユニット２０へ送給する。

メモリ処理ユニット２０は、Ｉ　ＰＵ２５．５ＰＵ１５
及びＶＰＵ３０から制御、アドレス及びデータ信号を受
は取り、これらの信号に応答して仲裁及び処理を行なう
。又、データ処理システム１０は、別の機能を実行する
ための別の要素を含むことができるが、本発明を理解す
る上でこのような要素を理解する必要はない。

第２図は、ＶＰＵ３０の好ましい実施例を示す図である
。第２図に示されたように、ＶＰＵ３０は、データ処理
システム１０の他の部分との主インターフェイスとして
制御論理回路６０を備えていると共に、ベクターデータ
アクセス要求に応じるためのベクターレジスタファイル
３５を備えている。これらの要求は、書き込み制御信号
及び書き込みアドレスより成る書き込み要求であるか、
又は読み取り制御信号及び読み取りアドレスより成る読
み取り要求である。ベクターレジスタファイル３５は、
ＷＴ　　ＰＯＲＴＯ−ＷＴ　　ＰＯＲＴ２と示されそし
て参照番号４１−４３で指示された複数の書き込みポー
トと、ＲＤ　　ＰＯＲＴＯ−ＲＤ　　ＰＯＲＴ４と示さ
れそして参照番号５１−５５で指示された複数の読み取
りポートとを含んでいる。書き込みボートは、ベクター
制御論理回路６０、ベクター乗算器７０又はベクター加
算器８０からＲＥＡＤ／ＷＲＩＴＥ制御信号４５及び書
き込みデータを受は取る。

読み取りボートは、書き込みポートと同様に動作する。

例えば、ＲＤ　　ＰＯＲＴＯに対応する読み取りボート
５３は、制御論理回路６０から、ＲＥＡＤ／ＷＲＩＴＥ
制御信号ライン４５を経て読み取りイネーブル信号、ベ
クターレジスタ選択信号及びベクターエレメントアドレ
ス信号を受は取る。読み取りボート５３のための読み取
りデータはマスクユニット９０へ送られる。

他の読み取りボートもそれらの制御及びアドレス信号を
制御論理回路６０から受は取る。読み取りボート５５及
び５４からの出力、即ち、各々ＲＤ　　ＰＯＲＴＩ及び
ＲＤ　　ＰＯＲＴ２は、ベクター乗算器７０へ接続され
、そして読み取りボート５２及び５１の出力、各々、Ｒ
Ｄ　　ＰＯＲＴ３及びＲＤ　　ＰＯＲＴ４は、ベクター
加算器８０へ接続される。

ベクターレジスタファイル３５は、ＶＰＵ３０によって
処理されたベクターを記憶する複数のベクターレジスタ
（好ましくは、１６個）を備えている。各ベクターレジ
スタは、６４個のエレメントを有しているのが好ましい
。然し乍ら、ファイル３５のサイズは、本発明にとって
重要ではない。

処理されているベクターの入力の数、即ち、そのベクタ
ーの長さは、制御論理回路６０のベクター長さレジスタ
（ＶＬＲ）１８２に記憶される。

好ましい実施例では、ベクターが入力を６４個まで有す
ることができ、従って、ベクター長さレジスタ１８２は
、０から６４個の入力までのベクター長さを表わすため
に７ビツトの長さになっている。

ベクター加算器８０は、ベクターレジスタファイル３５
からＲＤ　　ＰＯＲＴ３及びＲＤ　　ＰＯＲＴ４を経て
送られる２つのベクターに対し又は１つのベクターと１
つのスカラーに対し整数及び浮動小数点の加算及び減算
演算を行なう。加算器８０は、幾つかの論理及びシフト
演算も実行するのが好ましい。ｒＲＥＳＵＬＴＪ　と示
されたベクター加算器８０の出力は、ＷＴ　　ＰＯＲＴ
Ｉへのデータ入力となる。又、ベクター加算器８０は、
マスクユニット９０に接続された例外論理回路８２も備
えており、これは、加算器８０が条件に応じて演算を実
行して演算の例外条件をマスクユニット９０に通知でき
るようにする。

ベクター乗算器７０は、ベクターレジスタファイル３５
（７）ＲＤ　　ＰＯＲＴｌ及びＲＤ　　ＰＯＲＴ２から
受は取った２つのベクターに対し又は１つのベクターと
１つのスカラーに対し整数及び浮動小数点の乗算及び除
算演算を実行する。これら入力の積又は商は、ｒＲＥＳ
ＵＬＴＪとも示されたベクターであり、ＷＴ　　ＰＯＲ
Ｔ２へ入力データとして送られる。マスクユニット９０
へ接続された例外論理回路７２は、乗算器７０による乗
算又は除算から演算の例外条件が生じたときにそれをマ
スクユニット９０に指示する。

マスクユニット９０は、ベクターレジスタファイル３５
からＲＤ　　ＰＯＲＴＯを経てデータを受は取り、第２
図に示すＶＥＣＴＯＲＤＡＴＡラインを経てＶＰＵ３０
から５ＰＵ１５へベクターデータを供給する。又、マス
クユニット９０は、ＲＤ　　ＰＯＲＴＯからデータを読
み取り、それをメモリ処理ユニット２０のアドレスに変
換することができる。更に、マスクユニット９０は、例
外論理回路７２及び８２に接続されていて、それらの例
外条件をラッチする。

マスクユニット９０には、６４ビツトのベクターマスク
レジスタ９２が含まれている。レジスタ９２の各ビット
は、所与のベクターレジスタにおける６４個のベクター
エレメントの各々に対応し、その対応するベクターエレ
メントがイネーブルされて処理されるべきであるかどう
かを指示する。マスクレジスタ９２には、５ＰＵ１５か
ら制御論理回路６０を経てデータをロードすることがで
きる。ベクターマスクレジスタ９２は、ベクターレジス
タ内のイネーブルされたエレメントからの結果のみが記
憶されるように確保するのが好ましい。

ベクター制御論理回路６０は、命令パーサ６５と、幾つ
かの制御機能を実施するためのベクターセーブ及びデコ
ード論理回路６６とを備えているのが好ましい。制御論
理回路６０のベクターセーブ及びデコード論理回路６６
は、ＶＰＵ３０における全ての動作のスケジュールを監
視し、あるデータ転送動作を実行する。

第３図に一部分が詳細に示され、た命令パーサ６５は、
５ＰＵ１５から情報（即ち、ＶＥＣＴＯＲＤＡＴＡライ
ンを経ての命令）を受は取り、入ってくるデータ及びア
ドレスを適当な読み取り及び書き込みポートに送り、そ
してベクター乗算器７０、ベクター加算器８０又はマス
クユニット９０に送る。命令パーサ６５は、５ＰＵ１５
から５ＣＡＬＡＲＤＡＴＡラインを経て受は取ったスカ
ラーデータを好ましくはベクターレジスタファイル３５
のスカラーレジスタ（図示せず）に記憶すべく通し、ベ
クター処理演算中に使用できるようにするのが好ましい
。

第３図は、ＶＰＵ３０の命令デコーダ６５の内部論理を
示している。デコーダ６５は、５ＰＵ１５から部分的に
デコードされたベクター命令情報及びスカラーデータを
入力１００として受は取る。これらの入力は命令バッフ
ァ１１５に記憶され、該バッファは、ＶＰＵ３０によっ
てベクター命令を実行できるまで命令及びデータを適切
な順序で保持する。

バッファ１１５の出力ＢＵＦＯ−ＢＵＦ３に接続された
マルチプレクサ１１６は、デコードされるべき次の命令
に対する命令情報を適切に出力する。この情報は、バッ
ファ１１５が見掛は玉循環バッファとして働くようにさ
せる２ビツトの循環カウント信号である命令選択信号に
よって決定される。

スカラーデータは、バッファ１１５からＢＵＦＯ−ＢＵ
Ｆ３出力を受は取るように接続されたマルチプレクサ１
０２により、「命令　選択＋ｌ」信号に基づいて選択さ
れ、この信号は、「命令選択」信号よりも１つ大きな値
を有している。スカラーデータはベクターレジスタファ
イル３５へ送られ、そこで、ベクター加算器８０、ベク
ター乗算器７ｏ又はマスクユニット９０のいずれかに対
応するスカラーレジスタに記憶される。

デコードされるベクター命令がベクターオペランドしか
必要としない場合には、情報がバッファ１１６に通され
、以下に述べるように制御ワードデコーダエレメント１
０３に基づいてオペランドが決定される。然し乍ら、命
令がスカラーデータを必要とする場合には、そのデータ
が命令に続いて５ＰＵ１５から通され、マルチプレクサ
１０２により正しい時間に出力される。

命令がマルチプレクサ１１６によって選択された後に、
幾つかのフィールドがデコード論理エレメント１０３．
１０４．１０５及び１０６に分布される。部分的にデコ
ードされた命令における命令情報は、命令の形式を指示
するＯＰコード部分と、制御ワードの形式を指示する制
御ワード形式部分（以下で詳細に述べる）と、加算器８
０又は乗算器７０のような主ベクターユニットのどれを
命令によって使用すべきであるかを指示するディスバッ
チ形式部分と、ベクター命令に対するオペランド及びフ
ラグを指定する制御ワード部分とを含んでいる。

制御ワードデコーダエレメント１０３は、制御ワード部
分からオペランドを取り出し、特定のベクター演算のた
めのデータのソースとなるベクターレジスタ、即ち５Ｏ
ＵＲＣＥ　　ＲＥＧＩ及び５ＯＵＲＣＥ　　ＲＥＧ２と
、ベクター演算の結果を記憶するベクターレジスタ、即
ちＤＥＳＴ　　ＲＥＧとの両方に対し、ベクターレジス
タファイル３５のレジスタのアドレスを形成する。更に
、デコーダエレメント１０３は、Ｅｘｃｅｐｔｉｏｎｓ
　／　Ｍ　ａ　ｓ　ｋフラグも取り出す。

５ＯＵＲＣＥ　　ＲＥＧＩ、５ＯＵＲＣＥ　　ＲＥＧ２
及びＤＥＳＴ　　ＲＥＧの値は、各々、アドレスレジス
タ１０８．１０９及び１１０に入力され、これらのレジ
スタは、命令の形式に基づいて、ベクター加算器８０、
ベクター乗算器７０及びマスクユニット９０のためのア
ドレスを発生する。

アドレス発生器１０８．１０９及び１１０は、実行され
ている特定のサブ演算を決定するカウンタであり、第２
図にベクター制御論理回路６ｏのカウンタ４４として示
されており、参考としてここに取り上げる米国特許出願
筒０９３，４９９号に説明されている。

他の命令形式部分は、ディスバッチ形式論理回路１０４
、制御ワード形式論理回路１０５又はｏＰコードデコー
ド論理回路１０６へ送られて、更にデコードされる。こ
のようなデコードに基づいて、発行判断論理回路１０７
がその命令を発行できるかどうか判断する。例えば、ベ
クター加算器８０がビジーである場合に、この加算器８
０を必要とするならば、加算器８０が解放されるまで次
の命令を遅延しなければならない。発行判断回路１０７
が次の命令を実行できると判断したときには、アドレス
発生器１０８．１０９及び１１０がそれらの適切な値を
ロードするようにさせるためのｌ５ｓｕｅ　　Ｎｅｗ信
号を発生する。

Ｂ、ベクター　Ｊフォーマツ 第４図は、本発明により種々の個数のオペランド指定子
を有する種々のベクター命令ワードのフォーマットを示
している。第５図は、第４ａ図ないし第４ｄ図に示され
たフォーマットを有するベクター命令ワードのベクター
制御ワード指定子１４０によって指示された種々のフォ
ーマットのベクター制御ワードを示している。

第４図の実施例に示されたように、ベクター命令は、命
令の形式を識別するオペレーションコードを保持するＯ
Ｐコードフィールド１５０と、オペランドポインタ部分
１５２とを備えている。

オペランドポインタ部分１５２は、任意の数のオペラン
ド指定子１５４−１５８と、ベクター制御ワード指定子
１４０とを含んでいる。好ましくは、オペランドポイン
タ部分１５２の全てのオペランド指定子は、スカラー命
令のオペランド指定子と同じフォーマットを有し、そし
てスカラー命令における指定子と同様に、ベクター命令
ワードのオペランド指定子はスカラーオペランドの位置
を識別する。ベクターオペランド指定子及びスカラーオ
ペランド指定子（第７図）は同じフォーマットであるか
ら、所与の命令がベクター命令であるかスカラー命令で
あるかを知る０４Ｉにオペランドをフェッチすることが
できる。

第７図は、３つのオペランド指定子１５４′１５５′及
び１５６′　を有するスカラー命令ワードを示している
。第４ａ図ないし第４ｄ図に示されたベクター制御ワー
ド指定子１４０と、第７図のベクターオペランド指定子
１５４’　　　１５５’及び１５６′は、同じアドレス
機構を用いており、従って、命令パーサ５０はベクター
命令及びスカラー命令に対して別々にオペランドをフェ
ッチしなければならないことから解放される。同じアド
レス機構を用いることにより、ＶＰｔＪ３０の編成がＩ
ＰＵ２５に対して透過的とすることができる。

オペランド指定子１５４−１５８がオペランドを指定す
る好ましいアドレス機構は、参考としてここに取り上げ
るストレッチャー氏等の米国特許筒４．２４１，３９９
号に説明されている。

オペランド指定子１５４−１５８とは異なり、ベクター
制御ワード指定子１４０は、１６ビツトのベクター制御
ワード１６０を指示し、その３つの例が第５図に示され
ている。ベクター制御ワード１６０は、第５図に示すよ
うに、１６個のビットを含んでいるが、８．３２又は６
４ビツトといったいかなる長さであってもよい。第５ａ
図において、ベクター制御ワード１６０は４つの４ビッ
トフィールド１６２−１６５に分割される。好ましくは
、フィールド１６２はフラグフィールドであり、フィー
ルド１６３−１６５のうちのいずれか１つ、２つ又は３
つは、ベクター命令の実行中にアクセスされるべきベク
ターレジスタオペランドのポインタを含むか又はその指
定子であるベクターレジスタ指定子フィールドである。

各々のベクターレジスタ指定子は、独特のベクターレジ
スタを指定するのが好ましい。各ベクターレジスタ指定
子フィールドの４つのビットは、本発明の好ましい実施
例に含まれた１６個のベクターレジスタの１つを独特に
指定することができる。

第５ｂ図は、ベクター制御ワード１６０’　に対する別
のフォーマットを示している。フラグフィールド１６２
と、ベクター指定子フィールド１６３及び１６４に加え
て、制御ワード１６０″は、第５ａ図の４ビツトベクタ
ーレジスタ指定子フイールド１６５の代わりに４ビツト
オペランド情報フイールド１６８を含んでいる。オペラ
ンド情報フィールド１６８は、種々のベクター演算に必
要な情報を含んでいる。例えば、○Ｐコードフィールド
１５０のオペレーションコードが比較動作を実行すべき
であると指示する場合には、オペランド情報フィールド
１６８は、「より大きい」又は「より小さい」比較を行
なうべきであるかどうかを指示するデータを含む。又、
オペランド情報フィールド１６８は、ＯＰコードフィー
ルド１５０の値に基づいて、ベクターレジスタ指定子１
６３、ベクターレジスタ指定子１６４又はベクターレジ
スタ指定子１６５に代わって生じる。

第５ｃ図は、ベクター制御ワード１６０”に対する更に
別のフォーマットを示している。この制御ワード１６０
”は、ベクター指定子フィールド１６３に代わって変換
フィールド１６６を含んでいる。変換フィールド１６６
は、実行されるべき変換機能を識別し、フィールド１６
４によって指定されたベクターレジスタの値がフィール
ド１６５に指定されたベクターレジスタに記憶される前
に適切に変換されるようにする。このような変換は、例
えば、浮動小数点から整数又は長ワードへの変換等を含
むことができる。

第６図は、第５ａ図のベクター制御ワード１６０のフラ
グフィールド１６２の拡張を示している。１つのビット
は、マスク動作イネーブル（ＭＯＥ）フラグ１７０を含
んでいる。第２のビットは、一致真／偽（ＭＴＦ）フラ
グ１７２を含んでいる。このＭＴＦフラグ１７２は、０
又はｌのプール値がベクターマスクレジスタ９２におけ
るイネーブルされたビットを表わすかどうか判断する。

第３ビツトは、ベクター処理の例外が生じたときに例外
の取り扱いをイネーブルする例外イネーブル（ＥＸＣ）
フラグ１７４を含んでいる。第４のフラグビット１７６
は現在は未使用である。これらビットの使用は、そのと
きに処理されている命令に基づくものである。

上記で簡単に述べたように、ＭＯＥフラグ１７０によっ
てイネーブルされたマスク機能においては、ベクターマ
スクレジスタ９２におけるイネーブルされたビットに対
応するベクター演算の結果のみが演算の後に記憶される
。第８図は、ベクターマスクレジスタ９２、ベクター長
さレジスタ１８２、及びベクター制御ワード１６０のフ
ラグフィールドのＭＯＥ及びＭＴＦフラグ各々１７０及
び１７２がベクター演算の結果の記憶にいかに影響する
かの例を示している。第８ａ図において、ベクター制御
ワードのＭＯＥフラグ１７０は、マスキングがイネーブ
ルされたことを指示する「１」の値を含んでいる。ＭＴ
Ｆフラグ１７２は、ベクターマスクレジスタ９２におけ
る「０」の値に対応する結果のみを記憶すべきであるこ
とを指示するｒＱＪの値を含んでいる。

第８ｂ図は、ベクター演算が行なわれる前の、即ちベク
ター演算による結果データが行き先レジスタ１９２に記
憶される前のベクターレジスタファイル３５の行き先レ
ジスタ１９２の内容を示している。第８Ｃ図は、第８ａ
図のＭＴＦフィールド１７２により「０」にセットされ
たビットがイネーブルされたビットであるようなベクタ
ーマスクレジスタ９２を示している。

第８ｄ図は、マスキングの前及びベクター結果１９０が
行き先レジスタ１９２に記憶される前のベクター演算の
結果１９０（−例として、結果１９０の値が任意に選択
されている）を示している。第８ｂ図において、行き先
レジスタ１９２の最も左の２つのエレメントは、各々、
「９」及び「７」の値を含んでいる。ベクター演算の律
に、ベクター結果１９０の最も左の２つのエレメントは
、第８ｄ図に示すように、各々、「４」及び「５」の値
を含んでいる。ベクター結果１９０の最も左のエレメン
トは、値「ｏ」を有するベクターマスクレジスタ９２の
ビットに対応する。ベクター結果１９０の最も左から２
番目のビットは、値「１」を有するベクターマスクレジ
スタ９２のビットに対応する。

第８ｅ図は、マスキングの後であって、第８ｄ図のベク
ター結果１９０の幾つかのエレメントが行き先レジスタ
１９２に記憶されたときの該レジスタの内容を示してい
る。行き先レジスタ１９２の最も左のエレメントは値「
４」を含んでいる。

この値は、ベクターマスクレジスタ９２の対応ビットが
値「Ｏ」を含むために行き先レジスタ１９２に記憶され
たものである。然し乍ら、行き先レジスタ１９２の最も
左から２番目のエレメントは、第８ｅ図においてその元
の値「７」をまだ含んでいる。第８ｄ図のベクター結果
１９０の結果値「５」は、第８ｅ図の行き先レジスタ１
９２には記憶されていない。というのは、ベクターマス
クレジスタ９２の対応ビットが「１」を含んでいるから
である。同様に、ベクターマスクレジスタ９２のイネー
ブルされたビットに対応するベクター結果１９０の他の
全ての値は行き先レジスタ１９２に記憶されるが、ディ
スエイプルされたベクターマスクレジスタビットに対応
するベクター結果１９０のエレメントは行き先レジスタ
１９２に記憶されない。

Ｃ０−全」ヱとＬ孜！υＬ皿 ５ＰＵ１５が命令をＶＰＵ３ｏか又は５ＰＵ１５内の他
の回路かのいずれかへ実行のために送る前に、ＩＰＵ２
５は命令に基づいて幾つかの予めの処理を実行する。前
記で簡単に述べたように、上記命令フォーマットの独特
の特徴は、丁ＰＵ２５が同じ回路（その好ましい実施例
がバッファ１８７及びオペランド制御論理回路１８５を
含むものとして第９図に示されている）を用いて、ベク
ター命令及びスカラー・命令の両方を同様に予め処理で
きることである。

第１０図は、ＩＰＵ２５において命令を予め処理するた
めの好ましい手順を示すフローチャートである。メモリ
処理ユニット２０が命令をＩＰＵ２５に送ると、この命
令がバッファ１８７に入力される（第１０図のステップ
１９４）。この命令のオペレーションコード部分（即ち
、第４ａ図ないし第４ｄ図のｏＰコードフィールド１５
０）が取り出され、５ＰＵ１５へ送られる。この命令の
オペランドポインタ部分（即ち、第４ａ図ないし第４ｄ
図のオペランドポインタ部分１５２）は、オペランド制
御論理回路１８５への入力となり、該論理回路は、必要
に応じてオペレーションコード部分へアクセスしてその
機能を実行する。

オペランド制御論理回路１８５は、必要に応じてオペレ
ーションコードを用いてオペランド指定子部分をデコー
ドし、そして各オペランド指定子部分によって指示され
たオペランドを決定するために必要なメモリ処理ユニッ
ト２０へのアクセスを実行する（ステップ１９８）。オ
ペランドを決定する手順の詳細は、上記したストレッカ
ー氏等の特許に開示されている。更に、ＩＰＵ２５は、
オペランド及びオペランドコード部分を５ＰＵＩ５へ送
り、５ＰＵ１５によってそれを実行するか又はベクター
命令及びオペランドをＶＰＵ３０へ送信するようにする
（ステップ１９９）。

ベクター及びスカラーの処理命令が同じフォーマットを
有しているので、オペランド制御論理回路１８５は、ベ
クター及びスカラーの両方の命令に対して同じ機能を実
行する。実際に、ＦＥＴプロセッサや浮動小数点プロセ
ッサのような個別に動作するプロセッサを有するいかな
る形式のデータ処理手段についても、上記した命令フォ
ーマットの使用により、ＩＰＵ２５のような単一命令プ
ロセッサで全ての命令を同様に予め処理することができ
る。

本発明によれば、ベクター処理手段は、該ベクター処理
手段の例外状態を表わすベクター状態情報を保持するた
めの状態手段を備えている。本発明の好ましい実施例で
は、第１１図に示されたベクタープロセッサ状態レジス
タ（ＶＰＳＲ）２００がＶＰＵ３０Ｇ、ｍ設けられテイ
テ、ＶＰＵ３０の実行状態を表わす情報を保持する。Ｖ
ＰＳＲ２００は、ＶＰＵ３０に関する３２ビツトの状態
゛情報を保持するもので、制御ユニット６０に位置され
るのが好ましいが、どこに配置されてもよい。

又、マスクユニット９０には、第１２図に示されたベク
ター演算例外レジスタ（ＶＡＥＲ）３００と、第１３図
に示されたベクター状態アドレスレジスタ　（ＶＳＡＲ
）４００とが配置される。レジスタ２００．３００及び
４００の内容は、以下で述べる他のデータと同様に、Ｖ
ＰＵ３０の状態情報の一部分となる。

ＶＰＳＲ２００のビット０は、ＶＰＵ３０がディスエイ
プルされたかどうかを指示するベクタープロセッサイネ
ーブル（ＶＥＮ）ビット２１０である。ＶＰＵ３０は、
このビットに１を書き込むことによってイネーブルされ
そしてこのビットにＯを書き込むことによってディスエ
イプルされる。ＶＰＵ３０がディスエイプルされたとき
には、ベクター命令をＶＰＵ３０に送ろうとする５ＰＵ
１５の試みにより「ベクタープロセッサディスエイブル
ドホールト」が生じる。

ＶＰＳＲ２００のビット１は、ベクタープロセッサ状態
リセット（ＲＳ　Ｔ）ビット２２０である。このビット
に１を書き込むと、ＶＥＮビット２１０を除いてＶＰＳ
Ｒ２００がクリアされる。

ＶＰＳＲ２００のビット２は、ベクター状態記憶（ＳＴ
Ｓ）ビット２３０であり、これは、１にセットされた場
合に、メモリ管理例外を非同期で取り扱うためにＶＳＡ
Ｒ４００の仮想メモリアドレス４２０を用いて実行特定
ベクター状態情報をメモリ処理ユニット２０に記憶し始
める。例外が同期的に取り扱われる場合には、ＳＴＳビ
ット２３０が無視される。本発明の好ましい実施例では
、ベクター処理メモリアクセス命令を実行する２つの方
法の１つを選択することができる。この２つの方法は、
以下に詳細に述べるように、メモリ管理例外を取り扱う
ための２つの異なった機摺をもたらす。その一方は同期
式のメモリ管理実行でありそしてその他方は非同期のメ
モリ管理実行である。同期式の実行中に、ＶＰＵ３０及
び５ＰＵ１５は、現在実行中のベクターメモリアクセス
が完了を保証されるまで、新たな命令を処理しない。

非同期の実行中には、ＶＰＵ３０は、ＳＰＵの命令の実
行又は他のベクターメモリ命令の■ＰＵ実行のいずれか
と同時にベクターメモリアクセス命令を実行することが
できる。非同期メモリ管理では、ＬＯＡＤ／ＡＤＤ、／
ＭＵＬＴ　Ｉ　ＰＬＹ／５ＴＯＲＥのような命令シーケ
ンスを連鎖的に実行することができる。

ＶＰＳＲ２００のビット３は、ベクター状態再ロード（
ＲＬＤ）ビット２４０であり、これは、ｌにセットされ
ると、メモリ管理例外を非同期で取り扱うためにＶＳＡ
Ｒ４００の仮想メモリアドレス４２０を用いてメモリか
ら実行特定ベクター状態情報を再ロードし始める。ＳＴ
Ｓビット２３０と同様に、例外の同期的な取り扱いが実
施される場合には、ＲＬＤビット２４０が無視される。

ＶＰＳＲ２００のビット５はメモリ欠陥（ＭＦ）ビット
２５０であり、これは、非同期メモリ管理例外によって
再実行されるべきメモリ参照の存在を指示するためにＶ
ＰＵ３０によって１にセットされる。これについては、
以下で詳細に説明する。メモリ管理例外の同期的な取り
扱いが実行される場合には、このビットが０にセットさ
れる。

ＶＰＳＲ２００のビット６は、保留メモリ欠陥（ＰＭＦ
）ビット２６０である。ＶＰＵ３０は、非同期メモリ管
理例外が保留中であることを指示するためにＰＭＦビッ
ト２６０を１にセットする。

メモリ管理例外の同期的な取り扱いが実行される場合に
は、このビットが常にＯである。

ＶＰＳＲ２００（７）ビット７は演算例外（ＡＥＸ）ビ
ット２７０であり、これは通常Ｏであって、ＶＰＵ３０
が浮動小数点のアンダーフロー又は整数のオーバーフロ
ーといった幾つかの演算例外によってディスエイプルさ
れないことを指示する。

ＶＰＵ３０は、演算例外が生じたときには常にこのビッ
トをセットする。例外の特定の性質に関する情報はＶＡ
ＥＲ３００に配置される。

Ｖ　Ｐ、Ｓ　Ｒ２００のビット２４は、実行特定ハード
ウェアエラー（ＩＭＦ）ビット２８０である。

ＩＭＰビット２８０は、ＶＰＵ３０がハードウェアのエ
ラーによってディスエイプルされたときに１にセットさ
れる。

ＶＰＳＲ２００のビット３１は、ベクタープロセッサビ
ジー（ＢＳＹ）ビット２９０であり、これはＶＰＵ３０
がベクター命令を実行するときにこのＶＰＵにより１に
セットされる。このビットが０にクリアされた場合には
、Ｖ、ＰＵ３０がアイドル状態となり、非同期メモリ管
理例外により命令の実行を保留する。

ＶＡＥＲ３００は、ベクター演算例外に関する情報を記
録するのに用いるレジスタであるのが好ましい。ＶＡＥ
Ｒ３００は、マスクユニット９０に配置されており、例
外ユニット８２及び７２によって書き込まれる。５ＰＵ
１５の制御論理ユニット４０は、ＶＡＥＲ３００の内容
を読み取ることができるが、ＶＡＥＲ３００へ書き込む
ことはできない。ＶＡＥＲ３００は、好ましい実施例で
は、ベクター行き先レジスタマスク３１０と、例外条件
概要３２０の２つのフィールドを含んでいる。ＶＡＥＲ
３００のベクター行き先レジスタマスクフィールド３１
０は、どのベクターレジスタが演算例外によりデホール
ト値を受は取ったかを記録する。１６個のベクターレジ
スタのうちのｎ番目のレジスタが演算例外の結果として
デホールト値を受は取る場合には、マスクフィールド３
１ｏのビットｎ　（ＶＡＥＲ３００（７）ビット（１６
＋ｎ））に１が書き込まれる。

例外条件概要フィールド３２０は、発生した例外の形式
を指示する。これらの条件は、浮動小数点のアンダーフ
ロー、浮動小数点のゼロによる除算、浮動小数点の指定
されたオペランド、浮動小数点のオーバーフロー又は整
数オーバーフローの例外条件を含むのが好ましい。

前記したように、Ｉ　ＰＵ２５の命令パーサ５０は、ベ
クター及びスカラー命令を５ＰＵ１５に通す。５ＰＵ１
５は、次いで、ベクター命令を識別し、それらをＶＰＵ
３０に通す。もちろん、ベクター命令は、Ｉ　ＰＵ２５
からＶＰＵ３０に直接通すことができる。次いで、ＶＰ
Ｕ３０は、ベクター命令をその通常の演算に基づいて実
行する。

然し乍ら、ベクター命令の実行中には、２つの形式のベ
クタープロセッサ例外、即ち、ベクターメモリ管理例外
及びベクター演算例外が生じる。

２０．ん玉辺Ｊぜ旧牡外 ２つの形式のベクタープロセッサ例外は若干異なったや
り方で処理される。ベクター演算例外とは異なり、ベク
ターメモリ管理例外はＶＰＵ３０をディスエイプルしな
い。メモリアクセス命令中に生じるメモリ管理例外は、
その命令のそれ以上の処理を防止する。演算例外の場合
にはこのようにならない。メモリ管理例外は、データに
基づく他の全ての命令の実行を停止する。

本発明のベクター処理手段は、メモリ管理例外の存在を
指示するための例外検出手段を備えている。ＶＰＵ３０
の好ましい実施例では、制御論理回路６６は、メモリ管
理例外が生じたときにメモリ処理ユニット２０によって
通知される。この手順の詳細は、以下で説明する。

ベクターメモリ管理例外は、アクセス制御違反、変換非
有効例外、修正例外及びベクター整列例外を含む。メモ
リ処理ユニット２０は、メモリ管理例外の形式を識別す
る信号を発生するのが好ましいが、このような信号は、
５ＰＵ１５又はＶＰＵ３０においても発生できる。これ
らの例外識別信号は、ＶＰＵ３０の状態情報の一部分で
ある。

アクセス制御違反は、メモリの保護された部分又は現在
ベクタープロセスに割り当てられたメモリスペースの外
側のメモリの部分へＶＰＵ３０がアクセスしようと試み
ることを含む。現在ベクタープロセスは、その実行によ
ってメモリ管理例外が生じるようなベクター命令を含む
プロセスを指す。変換非有効例外は、ページ欠陥が存在
するとき又はメモリ処理ユニット２０に現在ないメモリ
の部分をアクセスしようとする他の試みが存在するとき
に発生する。変更例外は、メモリ内のページへのアクセ
スが現在ベクタープロセスによって初めて行なわれるペ
ージの変更を含むときに生じる。ベクター整列例外は、
長ワード（４バイトを占有する）又はクオドワード（８
バイトを占有する）がメモリ処理ユニット２０の各々長
ワード境界又はクオドワード境界に入らないときに生じ
る。又、ベクター整列例外は、同様のソフトウェアが両
方の状態を取り扱うのでアクセス制御違反と考えられる
。

２種類以上のメモリ管理例外が単一ベクター命令の処理
中に発生した場合には、ある主のハイアラーキ−構成で
例外の取り扱いを行なわねばならない。最も優先順位の
高いものは、最も重大なものであるから、これがアクセ
ス制御例外に達する（従って、同様に処理されるベクタ
ー整列例外に達する）。このような例外により、データ
処理システム１０は現在ベクタープロセスを実行しない
ようにする。変換非有効例外は、次に高い優先順位を有
している。

又、本発明のベクター処理手段は、メモリ管理例外が生
じたときにベクター処理手段によって欠陥ベクター処理
命令を実行するのを停止しそしてスカラー処理手段がス
カラー命令の実行を継続できるようにするためのベクタ
ー停止手段を備えている。メモリ管理例外が生じたとき
には、ベクター状態及びデコード論理回路６６は、ＶＰ
Ｕ３０がベクター命令の実行を中断するようにさせる。

これは、ＶＰＵ３０への有効データの送信を停止するこ
とによって行なわれる。

本発明によれば、データ処理システムは、メモリ管理例
外の発生の指示と、ベクター処理手段の状態についての
充分な情報とを記録して、メモリ管理例外が生じたベク
ター処理命令のサブ動作時の実行をベクター処理手段が
後で再開できるようにするための例外記録手段を備えて
いる。本発明の好ましい実施例では、同期メモリ管理及
び非同期のメモリ管理の両方の間に、メモリ管理例外の
発生により、５ＰＵ１５、より詳細には、５ＰＵ１５の
制御論理ユニット４０がメモリ管理スタックフレーム（
メモリ処理ユニット２ｏの所定の位置に記憶される）を
形成するようにされる。メモリ管理例外を取り扱うため
のソフトウェアは、メモリ管理スタックフレームを含む
所定の位置を確認するように設計されており、従って、
特定の例外に適した良く知られたルーチンを含むことの
できる適当な処理を迅速に行なうことができる。

第１４図は、メモリ管理スタックフレーム５０ｏの一例
を示している。スタックフレーム５００は、メモリ管理
欠陥コード５１０、アドレスワード５２０、プログラム
カウンタＰＣ５３０及びプログラム状態ワードＰＳＬ５
４０を含んでいる。

欠陥コード５１０は、長さビット５１１、ページテーブ
ル参照ビット５１２、変更ビット５１３、ベクター整列
ビ・ソト５１４、ベクター丁／○ビット５１５及びベク
ター非同期メモリ管理例外ビット５１６を含むのが好ま
しい。長さビット５１１は、ＶＰＵ３０を用いてベクタ
ープロセスに割り当てられたメモリスペースの外側のメ
モリ処理ユニット２０の位置へアクセスすることによっ
てアクセス制御違反が生じたときにセットされる。

ページテーブル参照ビット５１２は、ページテーブルを
アクセスする間にメモリ管理例外が生じた場合にセット
される。変更ビット５１３は、例外を生じた命令がメモ
リ処理ユニット２０への書き込みである場合にセットさ
れる。ベクター整列ビット（ＶＡＬ）５１４は、例外が
ベクターエレメントの不整列によるものであるときにセ
ットされる。ベクターｌ１０（ＶＩＯ）ビット５１５は
、Ｉ１０スペース内のアドレスを参照するベクター命令
中にアクセス制御違反が発生したときにセットされる。

ベクター非同期メモリ管理（ＶＡＳ）ビット５１６は、
非同期メモリ管理が実行されている間にベクタープロセ
ッサメモリ管理例外が生じたときにセットされる。

同期メモリ管理中には、例外が直ちに取り扱われ、次い
で、欠陥命令の実行が再開される。命令は、ベクターメ
モリアクセス命令を開始点へ戻すことにより再開される
。この点において、メモリ管理欠陥が開始され、ＰＣ５
３０の値が欠陥ベクターメモリアクセス命令を識別する
。ＶＳＡＲ４００は、同期メモリ管理例外中は無視され
る。

というのは、メモリ管理例外はそれらが生じたときに取
り扱われるのであって、ＶＰＵ３０の状態情報を記憶す
る必要がないからである。

スタックフレーム５００のアドレス５２０は、例外が生
じたメモリ処理ユニット２０のページの仮想アドレスを
表わす。ＰＣ５３０は、例外を引き起こした命令のプロ
グラムカウンタである。例外を引き起こす命令は、非同
期メモリ管理の場合にベクターメモリアクセスを実行す
る命令とは異なる。Ｐ　Ｓ　Ｌ　５４０　ハ、５ＰＵ１
５（７）プログラム状態ワードである。

上記したように、非同期メモリ管理中には、５ＰＵ１５
がＶＰＵ３０と同時にスカラー命令を実行できるだけで
はなく、ＶＰＵ３０がベクターメモリアクセス命令と共
にベクター演算命令を実行することができる。非同期メ
モリ管理を用いた実行中にメモリ管理例外が生じた場合
には、ＶＰＵ３０がその状態を凍結するためのステップ
をとり、これにより、状態を記憶して後で呼び出し、例
外が生じたところで処理を再開できるようにする。

特に、ＶＰＵ３０がベクターメモリアクセス命令を実行
するときには、デコード及び制御論理回路６６がその命
令を実行するに必要な多数のサブ動作を実際に実行する
。例えば、ベクターロード動作については、デコード及
び制御論理回路６６が、０番目のエレメントからｎ番目
のエレメントまでの（ｎ＝ＶＬＲ８２の内容−１）各ベ
クターエレメントごとに、次のようなサブ動作を実行す
る。

１、マスク機能の実行； ２、ベクター整列のチエツク；そして ３、ベクターメモリアクセス命令のオペランドから発生
されたアドレスで始めて、対応するベクターエレメント
にメモリ処理ユニット２０の次の位置の内容をロードす
る。

ベクター命令の実行に伴う各ベクターレジスタに関連し
ているのは、ベクターレジスタ制御論理回路６０の多数
のカウンタ４４の１つであり、これは、サブ動作が実行
されるのつれてｎからＯまでカウントダウンし、そして
関連するベクターレジスタの関連するベクターエレメン
トに対するアドレスを与える。メモリ管理例外によって
ベクター命令が停止された場合には、欠陥命令に関連し
たカウンタ４４の１つの値が、その例外が生じたサブ動
作を指示する。この値は、終了されない他の命令に関連
したカウンタと同様に、ＶＰＵ３０の状態情報の一部分
として記憶されるのが好ましい。記憶された状態情報が
ＶＰＵ３０に再ロードされ、そしてメモリ管理欠陥が呼
び出されたときには、カウンタ４４にサブ動作の値が再
ロードされ、欠陥命令及び全ての未終了の命令を、例外
が生じたところから実行し始めることができる。

二のハードウェアは、参考としてここに取り上げる米国
特許出願筒０９３．４９９号に開示されている。

ベクターメモリアクセス命令の処理中に、メモリ処理ユ
ニット２０がベクターデコード及び制御論理回路６６に
メモリ管理例外を知らせた場合には、該論理回路６６が
ＶＰＳＲ２００のＰＭＦビット２６０及びＭＦビット２
５０をセットする。

然し乍ら、ＶＰＵ３０は、５ＰＵ１５に例外条件を通知
せず、従って、ＳＰＵ、１５がスカラー命令の処理を続
行できるようにする。

更に、論理回路６６は、例外条件によって有効性が影響
されるようなソースデータをベクター命令が使用しない
限り、ＶＰＵ３０が例外発生時にスタートしたベクター
命令の実行を終了できるようにする。これは、ソース及
び行き先レジスタを検査することによって行なわれる。

第３図について上記したように、アドレス発生器１０８
．１０９．１１０は、ベクター命令に対するデータを含
むベクターレジスタファイル３５のベクターレジスタを
識別する。これらの同じアドレス発生器は、ベクター命
令の結果を受は取るベクターレジスタも識別する。欠陥
命令に対するＤＥＳＴ　　ＲＥＧ値が別の命令に対す６
ＳＯＵＲＣＥ　　ＲＥＧ値と同じであると論理回路６６
が決定した場合には、上記別の命令も停止される。

メモリ管理例外は、５ＰＵ１５がベクター命令をＶＰＵ
３０に送信しようと試みる次のときまで、それ以上処理
されない。そのときには、５ＰＵ１５はベクター命令を
ＶＰＵ３０に送信する手順の実行を開始し、その好まし
い方法が第１５図のフローチャートに示されている。

ベクター命令をＶＰＵ３０に送信する前に、５ＰＵ１５
は先ずＶＥＮビット２１０をチエツクし、ＶＰＵ３０が
ディスエイプルされたかどうか調べる（ステップ７００
）。従って、５ＰＵ１５は、本発明による命令阻止手段
として働いて、ＶＰＵ３０がディスエイプルされたこと
をＶＥＮビット２１０が指示するときにベクター命令が
ｖＰＵ３０へ送られるのを防止する。このような場合に
、５ＰＵ１５は、メモリ管理例外以外のものが生じた（
少なくとも好ましい実施例において）と結論し、［ベク
タープロセッサデイスエイブルド欠陥」のためのトラッ
プを与える（ステップ７１０）。この欠陥を取り扱うル
ーチンは、演算取り扱い例外について以下で説明する。

ＶＰＵ３０がディスエイプルされたときを感知しそして
トラップを設定するための手段は、５ＰＵ１５の制御論
理ユニット４０のマイクロコードの部分又は種々の回路
に含まれている。

ＶＰＵ３０がディスエイプルされない場合には、５ＰＵ
１５がＰＭＦビット２６０をチエツクする（ステップ７
２０）。ＰＭＦビット２６０がセットされると、報告さ
れないメモリ管理例外がある。５ＰＵ１５はそのビット
をリセットしくステップ７３０）そしてメモリ管理欠陥
ハンドラに入り、ベクタープロセッサメモリ管理例外を
処理する（ステップ７３５）。この欠陥ハンドラは、当
業者によく知られた標巾的なメモリ管理欠陥ハンドラで
ある。

ＰＭＦ２６０がセットされなかった場合には（ステップ
７２０）、５ＰＵ１５が次いでＭＦビット２５０をチエ
ツクする（ステップ７４０）。

ＭＦビット２５０がセットされて、メモリ例外の原因が
修正されたが、その例外を生じたサブ動作がまだ実行さ
れていないことを指示する場合には、５ＰＵ１５がＭＦ
ビットをクリアしくステップ７４３）モしてＶＰＵ３０
を再スタートさせて、欠陥メモリ参照を再び試みる（ス
テップ７４６）。

ＶＰＵ３０が再スタートされた後、又はＭＦビット２５
０がセットされなかった場合には、ＶＰＵ３０の命令待
ち行列（図示せず）がチエツクされてそれがいっばいで
あるかどうか判断される（ステップ７５０）。もしそう
ならば、再び第１５図の手順に入る。ＶＰＵ３０の待ち
行列がいっばいでない場合には、５ＰＵ１５が次の命令
を発生しくステップ７６０）、これは、メモリ管理例外
を最初に引き起こした保留中のベクター命令である。

３、−塊」」１作 ベクターメモリ管理例外との状態とは異なり、ベクター
演算例外に遭遇するベクター命令は常に完了するように
実行される。演算例外が生じた場合には、デホールト又
はトランケイテッド結果がそれに対応するベクターレジ
スタエレメントに書き込まれる。演算例外条件の形式及
び行き先レジスタ番号は、ＶＡＥＲ３００の例外条件概
要フィールド３２０に記録される。ＶＰＵ３０のマスク
ユニット９０は、ベクター命令に対するＥＸＣビット１
７４を読み取り、例外がイネーブルされるかどうか判断
する。上記したように、このビットは、浮動アンダー・
フロー及び整数オーバーフローの例外をイネーブルする
。

ＥＸＣビット１７４が浮動アンダーフロー又は整数オー
バーフローを生じさせる命令に対してセットされた場合
には、ＶＰＵ３０は、浮動小数点アンダーフローに対す
るデホールト指定オペランド値又は整数オーバーフロー
に対する下位ビットを適当な行き先レジスタエレメント
に送り、ＶＰＳＲ２００（７）ＶＥＮビット２１Ｏをク
リアＬ、、そしてＶＡＥＲ３００に適当な演算例外情報
を記憶する。ＶＰＵ３０は処理を続ける。ＶＰＵ３０は
、浮動小数点のオーバーフロー、浮動小数点のゼロによ
る除算、浮動小数点指定オペランド演算の例外（これら
はディス、エイプルできない）について同じ手順をたど
る。

ＶＡＥＲ３００のベクター行き先レジスタマスク３１０
の１６個のベクターレジスタのどれが演算例外の発生に
よるデホールト値を受けたかを指示する。形式演算例外
は、浮動小数点アンダーフロー、浮動小数点のゼロによ
る除算、浮動小数点指定オペランド、浮動小数点のオー
バーフロー及び整数オーバーフローを含む。ベクター演
算例外が生じたときには、ＶＰＵ３０自体がディスエイ
プルする。ＶＰＵ３０は、例外を生じるベクター命令及
びＶＰＵ３０に既にあった他の命令の実行を完了するが
、再びイネーブルされるまで５ＰＵ１５からの次のベク
ター命令の受は入れを拒絶する。ＶＰＵ３０は、ＶＰＳ
Ｒ２００（７）ＶＥＮビット２１０にゼロを書き込むこ
とによりディスエイブルされる。

ＶＰＵ３０がディスエイプルされたときに５ＰＵ１５が
後でＶＰＵ３０にベクター命令を送ろうとした場合には
、「ベクタープロセッサデイスエイブルド欠陥」が生じ
る。

４、　　スイッチング　び　４−コードメモリ管理例外
及び演算例外は、ＶＰＵ３０及び５ＰＵ１５が既に実行
しているプロセス又はプログラムからの命令を実行する
場合には取り扱いが最も困難である。この状態は、文脈
スイッチングが生じたときに発生する。一般に、文脈ス
イッチングの間には多量のシステム「オーバーヘッド」
が費やされ、僅かなセーブであっても、データ処理シス
テムが非常に効率的なものとなる。

第１６図は、「最終プロセス」と称する１つのプロセス
の実行が停止されそして「現在プロセス」と称する新た
なプロセスの実行が開始されるときの文脈スイッチング
中に実行される好ましいアルゴリズムのフローチャート
である。文脈スイッチが生じると（ステップ８００）、
５ＰＵＩ　５は、ＶＰＩＪ３０がビジーでなくなるまで
待機する（ステップ８０１）。ビジーでない状態は、ゼ
ロの値を有す６ＶＰＳＲ２００のＢＳＹピッｈ　２９０
によって１旨示される。ＶＰＵ３０がビジーでないと、
５ＰＵ１５は最終プロセスのスカラー状＜１情報のみを
セーブする（ステップ８０２）。この状態情報は、最終
プロセスに対応するメモリ処理ユニット２０内の位置へ
これを記憶することによってセーブされる。５ＰＵ１５
は、それ自身のプロセス状態レジスタ（第１４図のＰ　
Ｓ　Ｌ　５４０を参照）を含んでおり、その内容は、最
終の５ＰＵ１５の状態をセーブする段階の一部分として
セーブされる。この段階中に、５ＰＵ１５の全てのレジ
スタの内容もセーブされる。

ＶＰＵ３０の状態情報はこのときには記ｔＱされない。

これは、ＶＰＵ３０の状態情報が記憶されたときに生じ
たオーバーヘッドを遅延しそして除去することもある。

ＶＰＵ３０の状態情報を記憶する場合には、ＶＰＳＲ２
００，ＶＡＥＲ３００、ＶＳＡＲ４００及び他のシステ
ムレジスタの記憶を必要とするだけでなく、より重要な
ことには、６４個のエレメントを各々有する１６個のベ
クターレジスタの記憶を必要とし、これはシステムリソ
ースの相当の部分を占有する。

次イテ、５ＰＵ１５は、ＶＰＳＲ２００のＶＥＮビット
２１０をクリアすることによりＶＰＵ３０をディスエイ
プルする（ステップ８０４）。

ＶＥＮビット２１０をクリアすると、「ベクタープロセ
ッサディスエイブルド欠陥」に影響を及ぼすことなく現
在プロセスがベクター命令を実行することが防止される
。実際には、以下で詳細に述べるように、最終プロセス
に対するＶＰＵ３０の状態は、現在プロセスがベクター
命令を実行しない場合には現在プロセスの実行中に記憶
される必要がない。

次いで、現在プロセスのスカラー状態情報は、現在プロ
セスに対応するメモリ処理ユニット２０の位置からロー
ドされ（ステップ８０６）、次いで、現在プロセスが実
行を開始する（ステップ８０８）。現在プロセスのベク
ター状態は文脈スイッチング中にはロードされないので
、ＶＰ、Ｕ３０は、ベクター命令を実行するための最終
プロセスの状態情報を含んでいる。然し乍ら、ＶＰＵ３
０がディスエイプルされているので、この状態が現在プ
ロセスにアクセスすることはない。

第１７図は、プロセスが新たな命令を実行し始めるたび
に実行されるべき好ましいアルゴリズムのフローチャー
トである。第１７図に示されたステップは、５ＰＵ１５
において実行されるのが好ましい。

命令が特権命令であり（ステップ９００）そして５ＰＵ
１５が特権モードにない（ステップ９０２）場合には、
不法命令トラップが生じ（ステップ９０４）そして第１
７図に示されたアルゴリズムが完了する。不法命令トラ
ップを取り扱う手順は、特権命令を含むほとんどの各デ
ータ処理システムに共通であり、当業者によく知られて
いる。

命令が特権命令であり（ステップ９００）モして５ＰＵ
１５が特権モードにある（ステップ９０２）場合には、
その命令が実行される（ステップ９０５）。

命令が特権命令でなく　（ステップ９０ｏ）そしてベク
ター命令でない（ステップ９０８）場合には、５ＰＵ１
５がその命令を実行する（ステップ９１０）。然し乍ら
、命令がベクター命令である（ステップ９０８）場合に
は、制御論理ユニット４０のマイクロコードがＶＰＳＩ
ご２００のＶＥＮビット２１０をテストする（ステップ
９１２）。

ＶＥＮ２１０がセットサれて、ＶＰｔＪ３０がイネーブ
ルされたことを指示する場合には、ＶＰＵ３０がその命
令を実行する（ステップ９１４）。

ＶＥＮビット２１０がセットされない（ステップ９１２
）場合は、「ベクタープロセツザデイスエイブルド欠陥
」が生じる（ステップ９１６）。

上記したように、現在プロセスがまだベクター命令を実
行しないとき或いは演算例外条件が生じた場合には、Ｖ
ＥＮビット２１０はセットされない。

ＶＥＮビット２１０がセットされないときに現在プロセ
スがベクター命令を実行しようとする場合には、システ
ムは、現在プロセスのベクター状態がメモリヘスイッチ
されることと、現在プロセスのベクター命令が実行され
る前に例外条件が処理されることとを確保しなければな
らない。

第１８図は、第１７図のステップ９１６に示されたよう
な［ベクタープロセッサデイスエイブルド欠陥」を処理
するための好ましいアルゴリズムのフローチャートであ
る。このアルゴリズムの目的は３つある。即ち、（１）
ベクター例外条件を処理すること、（２）ベクター命令
を最後に実行したプロセスからの全てのＶＰＵ３０状態
情報を記憶すること、及び（３）現在プロセスに対しＶ
ＰＵ３０の状態情報を検索することである。」１記（２
）及び（３）は、現在プロセスがＶ　Ｐ　Ｕ　３０を最
後に用いたプロセスと同じである場合には必要でない。

前記の（１）は、例外条件が保留中であるときのみ必要
である。然し乍ら、上記項目（１）、（２）及び（３）
は、現在実行しているプロセスがベクター命令を実行す
る前に全て完了されねばならない。

［ベクタープロセッサデイスエイブルド欠陥」動作の第
１ステツプは、現在プロセス及び最終プロセスの識別子
に対して指定されたメモリ位置に記憶されたプロセス識
別番号を比較することにより、現在プロセスがベクター
命令を実行するためにＶＰＵ３０を使用した最後のプロ
セスでもあるかどうかを判断することである（ステップ
１０００）。或いは又、この動作は、５ＰＵ１５に設け
られた特殊なハードウェアレジスタによって行なうこと
もできる。ステップ１０００の判断が「イエス」である
場合には、ＶＰＵ３０に対する状態情報を更新すること
は不要である。ステップ１０００の判断が「イエス」で
ある場合には、保留中の演算又はメモリ管理例外条件が
あるかどうかの判断が行なわれる（ステップ１００２）
。上記したように、公知のシステムとは異なり、データ
処理システム１０は、例外が生じたときにそれを処理す
るのではなく、ＶＰＵ３０が次に使用されるときにそれ
を処理する。これは、ＶＰＵ３０がそのベクター状態情
報をセーブしそして現在プロセスに対するベクター状態
情報を検索するのと同時である。例外条件の存在は、Ｖ
ＰＳＲ２００のＰＭＦビット２６０（メモリ管理例外）
及びＡＥＸビット２７０（演算例外）を５ＰＵ１５が検
査することによって判断される。

保留中の演算例外がある場合には、ＡＥＸビット２７０
がクリアされ（ステップ１００３）そしてデータ処理分
野の当業者に知られた手順に従って例外に適したやり方
で例外が処理される（ステップ１００４）。保留中の演
算例外状態がない場合には（ステップ１００２）、最後
の「ベクタープロセッサディスエイブルド欠陥」以来に
文脈スイッチが生じたかどうか判断することが必要であ
る。現在プロセスがＶＰＵ３０を最後に用いたプロセス
と同じであり（ステップ１０００）、それ故、ＶＰＵ３
０のベクター状態情報をセーブ又は復帰する必要がない
場合には、通常のスカラー処理によって作用されるＶＰ
Ｕ３０のレジスタを更新することが必要である。例えば
、ＶＰＵ３０が５ＰＵ１５に配置されたメモリ管理レジ
スタのコピーを含む場合には、ＶＰＵ３０のレジスタが
それらの内容を５ＰＵ１５のレジスタの内容と合致させ
るために各文脈スイッチの後に更新されねばならない。

次イテ、ＶＰＵ３０は、ＶＥＮビット２１０をセットす
ることによりイネーブルされる（ステップ１０１０）。

次いで、第１７図の命令デコードアルゴリズムのステッ
プＢに制御が復帰しくステップ１０１２）、現在プロセ
スが新たな命令の実行を開始する。

現在プロセスがＶＰＵ３０を最後に使用したプロセスと
同じでない場合には（ステップ１００ｏ）、多数のステ
ップが生じる。５ＰｔＪ１５は、先ず、ＶＰＵ３０がベ
クター命令を実行しなくなるまで待機する（ステップ１
０１４）。この非ビジー状態は、ＶＰＳＲ２００のＢＳ
Ｙビット２９０のＯ値によって指示される。第２に、保
留中の演算例外が存在するかどうか判断される（ステッ
プ］　０１６）、ＶＰＳＲ２００（７）ＡＥＸビット２
７０がセットされて、保留演算例外の存在を指示する場
合には、ＶＡＥＲ３００に含まれた演算例外状態がセー
ブされ、ＶＰＵ３０を用いる最後のプロセスについての
演算例外の存在がその後の処理のために注目される（ス
テップｌ　Ｏｌ　８）。このような例外の表示は、ＶＰ
Ｕ３０を用いる最後のプロセスに関連したソフトウェア
フラグによって達成される。

次のステップは、保留中の非同期メモリ管理例外が存在
するかどうか判断することである（ステップ＋０２０）
。好ましくは、このような例外の存在がＶＰＳＲ２０（
１）ＭＦビット２５０（７）］の値によって指示された
場合には、ＶＰＵ３０を使用する最後のプロセスに関連
したソフトウェアフラグがセットされ、そのプロセスに
対して実行特定ベクター情報がセーブされる（ステップ
１０２２）。

次イテ、ＶＰＵ３０は、ＶＰＳＲ２００（７）ＶＥＮビ
ット２１０をセットすることによってイネーブルされそ
してＶＰＵ３０は、ＶＰＳＲ３００のＲ３Ｔビット２０
０をセットすることによってリセットされる（ステップ
１０２４）。現在プロセスは、ＶＰＵ３０を最後に用い
たプロセスと同じではないから（ステップ１０００）　
、ＶＰＵ３０の状態情報を更新しなければならない。こ
れは２つのステップで行なわれる。先ず、第１に、ＶＰ
Ｕ３０の状態情報は、ＶＰＵ３０を最後に使用したプロ
セスに対応するメモリ処理ユニット２０の領域に記憶さ
れる（ステップ１０２６）。仮想アドレス及びメモリ保
護機能を実行するために５ＰＵ１５にメモリ管理レジス
タが設けられていると共にＶＰＵ３０に対応するメモリ
管理レジスタが設けられている。この場合、ＶＰＵ３０
のメモリ管理レジスタは、５ＰＵ１５の対応するメモリ
管理レジスタに合致させるために更新する必要がある。

次いで、現在プロセスに対するＶＰＵ３０の状態情報が
現在プロセスに対応するメモリ処理ユニット２０の領域
から検索され、ＶＰＵ３０のベクターレジスタに記憶さ
れる（ステップ１０２７）と共に、現在プロセスの識別
番号がメモリ位置に記憶されるか又は最後のベクタープ
ロセスを識別するために指定された特殊なハードウェア
レジスタに記憶される。

次いで、現在プロセスに関連したソフトウェアフラグを
チエツクし、現在プロセスに対して保留中の非同期メモ
リ管理例外があるかどうか判断される（ステップ１０２
８）。このような保留中の例外が存在する場合には、現
在プロセスに対するソフトウェアフラグがクリアされ、
非同期メモリ管理例外時のベクター状態が復帰される（
ステップ１０３０）。これは、ＶＰＵ３０のレジスタに
ついて前記したように、セーブされたベクター状態情報
のアドレスをＶＳＡＲ４００に書き込みそしてＶＰＳＲ
３００のＲＬＤビット２４０及びＶＥＮビット２１０を
セットすることにより達成される。

次いで、現在プロセスに関連したソフトウェアフラグを
チエツクし、現在プロセスに対して保留中の演算例外が
あるかどうか判断される（ステップ１０３２）。このよ
うな保留中の例外が存在する場合には、ＶＰＳＲ３００
（７）ビット■ＥＮ２１０がクリアされ、ＶＰＵ３０を
ディスエイブルし、ステップ１００４と同様に、データ
処理の分野の当業者に知られたやり方で、演算例外が処
理される（ステップ１０３４）。

第１８図の［ベクタープロセッサディスエイブルド欠陥
」取り扱いアルゴリズムが完了したときには（ステップ
１０３６）、第１７図の命令デコードアルゴリズムのス
テップＢに制御が復帰し、現在プロセスが新たな命令の
実行を開始する。

従って、ベクタープロセッサにとって経費のか）る動作
である文脈スイッチングが著しく簡単化される。このよ
うなスイッチングに伴うオーバーヘッドは、もはや必要
でなくなるまで遅延される。

本発明のデータ処理システム及び方法においてそしてこ
のシステムの構造において本発明の精神又は範囲から逸
脱せずに種々の変更や修正がなされ得ることが当業者に
明らかであろう。当業者であれば本発明の実施例から別
の実施例が明らかであろう。上記の説明は、本発明を例
示するものであって、本発明の真の精神及び範囲は特許
請求の範囲に規定されるものとする。

【図面の簡単な説明】

第１図は、本発明によるデータ処理システムの好ましい
実施例を示す図、 第２図は、第１図に示されたベクター処理ユニットの好
ましい実施例の幾つかの部分を示すブロック図、 第３図は、第２図に示すベクター制御論理回路の好まし
い実施例の幾つかの部分を示すブロック図、 第４図は、第１図に示すデータ処理システムに用いるこ
とのできるベクター命令ワードの種々のフォーマットを
示す図、 第５図は、第４図に示されたベクター命令ワードに関連
したベクター制御ワードを示す図、第６図は、第４図に
示されたベクター命令ワードのＦＬＡＧフィールドを示
す図、 第７図は、本発明によるデータ処理システムに用いるこ
とのできるスカラー命令ワードの１つのフォーマットを
示す図、 第８図は、ベクター命令を処理する間の種々のレジスタ
及びベクター制御ワードフィールドの内容を示す図、 第９図は、命令デコーダの好ましい実施例を示す図、 第１０図は、ベクター命令をデコードするときに実行さ
れる動作を示すフローチャート、第１１図は、第１図及
び第２図に示されたベクター処理ユニットのベクタープ
ロセッサ状態レジスタを示す図、 第１２図は、第１図及び第２図に示すベクター処理ユニ
ットのベクター演算例外レジスタを示す図、 第１３図は、第１図及び第２図に示すベクター処理ユニ
ットのベクター状態アドレスレジスタを示す図、 第１４図は、第１図及び第２図に示すベクター処理ユニ
ットによって発生されたメモリ管理欠陥スタックフレー
ムを示す図、 第１５図は、第１図に示すデータ処理システムのベクタ
ー処理ユニットがメモリ管理例外を受けたときにこのシ
ステムによって行なわれる好ましい手順を示すフローチ
ャート、 第１６図は、文脈スイッチング中に第１図のデータ処理
システムによって行なわれる好ましいて順を示すフロー
チャート、 第１７図は、第９図の命令デコーダにより命令デコード
のために実行される好ましいて順を示すフローチャート
、そして 第１８図は、第１７図に示された手順において「ベクタ
ープロセッサディスエイブルド欠陥ｊセットを処理する
際に第１図のデータ処理システムによって行なわれる好
ましいて順を示すフローチャートである。 １０・・・データ処理システム １５・・・スカラー処理ユニット（ＳＰＵ）２０・・・
メモリ処理ユニット ２５・・・命令処理ユニット（ＩＰＵ）３０・・・ベク
ター処理ユニット（ＶＰＵ）３５・・・ベクターレジス
タファイル ４ｏ・・・制御論理ユニット ５ｏ・・・命令パーサ ６０・・・制御論理回路 ７０・・・ベクター乗算器 ８０・・・ベクター加算器 ９０・・・マスクユニット １０３・・・制御ワードデコーダエレメント１０４・・
・ディスパッチ形式論理回路１０５・・・制御ワード形
式論理回路 １０６・・・ＯＰコードデコード論理回路１０７・・・
発行判断論理回路 １０８．１０９．１１０・・・アドレス発生器１１５・
・・命令バッファ １１６・・・マルチプレクサ １４０・・・ベクター制御ワード指定子１５０・・・Ｏ
Ｐコードフィールド １５２・・・オペランドポインタ部分 １５４−１５８・・・オペランド指定子１６０・・・ベ
クター制御ワード １６２・・・フラグフィールド １６３、 指定子 １７０・ １７２・ １７４・ １８２・ １９０・ １９２・ １６４． １６５　・　・ ・ベクターレジスタ ・マスク動作イネーブルフラグ ・一致真／偽フラグ ・例外イネーブルフラグ ・ベクター長さレジスタ ・ベクター結果 ・行き先レジスタ 図面の浄書（内容に変更なし） ４ビツト ４ビツト ４ビツト ４ビツト 命命の処理 第１０図 第 図 メモリ菅埋欠舶スタックフレーム 第 図 ■ 命令テ゛コード 第１７図

Claims (13)

【特許請求の範囲】
1. （１）実行されるべき動作を指定するオペレーションコ
   ード部分と、上記動作の実行に使用するオペランドを指
   定するオペランドポインタ部分とを各々含むベクター命
   令及びスカラー命令を実行するデータ処理システムにお
   いて、 上記オペランド及び上記命令を記憶するためのメモリと
   、 上記メモリから上記命令を検索するための命令フェッチ
   手段と、 上記ベクター及びスカラー命令のオペレーションコード
   部分とオペランドポインタ部分とを分離するための命令
   パーサ手段と、 上記ベクター及びスカラー命令の上記オペランドポイン
   タ部分によって指定されたオペランドを上記メモリから
   検索するためのオペランドフェッチ手段と、 上記ベクター命令を実行するためのベクター処理手段と
   を具備し、このベクター処理手段は、上記メモリにベク
   ターデータを記憶するための手段、 上記メモリからベクターデータを検索するための手段、 上記ベクター命令の実行に用いるベクターデータを記憶
   するためのベクター記憶手段、各々の上記ベクター命令
   ごとに上記ベクターデータに対するベクターポインタを
   識別するために各々の上記ベクター命令の上記オペラン
   ドの１つをデコードするベクター抽出手段、及び上記ベ
   クターポインタによって識別されたベクターデータを上
   記ベクター記憶手段からフェッチするための手段とを備
   えており、 更に、上記命令パーサ手段に接続されていて、上記ベク
   ター命令の上記オペレーションコード部分及び上記オペ
   ランドを上記ベクター処理手段へ送給するためのベクタ
   ー命令送給手段を具備することを特徴とするデータ処理
   システム。
2. （２）上記ベクター処理手段は、 上記ベクター命令のオペレーションコード部分で指示さ
   れた動作を実行するためのベクター演算及び論理手段と
   、 上記ベクター抽出手段によってデコードされた上記ベク
   ターポインタの１つに基づいて上記ベクター演算及び論
   理手段からの結果を上記ベクター記憶手段に記憶するた
   めの手段とを備えた請求項１に記載のデータ処理システ
   ム。
3. （３）上記ベクター命令送給手段は、上記命令パーサ手
   段に接続されていて上記オペレーションコード部分をデ
   コードし上記ベクター命令を上記スカラー命令から区別
   するための命令デコード手段を備えた請求項２に記載の
   データ処理システム。
4. （４）上記スカラー命令を実行するためのスカラー処理
   手段を更に備えた請求項１に記載のデータ処理システム
   。
5. （５）上記オペランドフェッチ手段は、複数のレジスタ
   番号部分を含むベクター制御ワードと称するオペランド
   を検索し、 上記ベクター記憶手段は、上記ベクターデータを記憶す
   るための複数の番号付けされたベクターレジスタを備え
   、そして 上記ベクター処理手段は、上記ベクター制御ワードの上
   記レジスタ番号部分に対応する上記番号付けされたベク
   ターレジスタから上記ベクターデータを検索するための
   ベクターフェッチ手段を備えている請求項１に記載のデ
   ータ処理システム。
6. （６）上記オペランドフエッチ手段は、フラグ部分を含
   むベクター制御ワードと称するオペランドを検索し、そ
   して 上記ベクター処理手段は、上記ベクター制御ワードの上
   記フラグ部分を解読して上記ベクター制御ワードを指定
   するオペランドポインタ部分を含むベクター命令の実行
   を制御するためのフラグデコーダ手段も備えている請求
   項１に記載のデータ処理システム。
7. （７）上記フラグ部分は、マスク動作を行なうべきかど
   うかを示するためのマスクイネーブルフラグと、マスク
   を制御するための信号の形式を指示する一致真／偽フラ
   グとを含み、上記ベクター処理手段は、 複数のベクターエレメントを有するベクターデータを各
   々含む複数のベクターレジスタと、上記ベクターレジス
   タの選択されたレジスタにおいて上記ベクターエレメン
   トの処理されるべきエレメントを識別するためのマスク
   レジスタと、上記マスクイネーブルフラグ及び上記一致
   真／偽フラグに応答して、上記マスクイネーブルフラグ
   が上記マスク動作を指示する場合にこのマスク動作を実
   行するためのマスク手段とを備えた請求項６に記載のデ
   ータ処理システム。
8. （８）上記フラグ部分は例外イネーブルフラグを含み、
   そして上記ベクター処理手段は、上記ベクター命令を実
   行すると共に、上記ベクター命令の実行によってエラー
   が生じた場合に例外信号を送信するための演算手段と、 上記例外イネーブルフラグがセットされた場合に上記例
   外信号の送信を阻止するための例外阻止手段とを備えて
   いる請求項６に記載のデータ処理システム。
9. （９）上記オペランドフェッチ手段は、対応するベクタ
   ー命令の上記オペレーションコード部分を更に定めるサ
   ブ動作部分を含むベクター制御ワードと称するオペラン
   ドを検索し、そして上記ベクター演算及び論理手段は、
   上記ベクター制御ワードの上記サブ動作部分に基づいて
   上記ベクター命令の上記オペレーションコード部分で指
   示されたベクター演算を実行する請求項２に記載のデー
   タ処理システム。
10. （１０）実行されるべき動作を指定するオペレーション
    コード部分と、メモリに記憶されたオペランドを指定す
    るオペランドポインタ部分であって、命令のオペランド
    部分で指定された動作の実行時に使用されるオペランド
    ポインタ部分とを各々含んでいるベクター命令及びスカ
    ラー命令を実行する方法において、上記ベクター命令は
    、付加的なベクターオペランドポインタを含む制御ワー
    ドを上記オペランドの１つとして含んでおり、上記方法
    は、 上記ベクター及びスカラー命令のオペレーションコード
    部分とオペランドポインタ部分とを分離し、 上記ベクター及びスカラー命令によって指定されたオペ
    ランドを上記メモリから検索し、上記オペレーションコ
    ード部分及び上記ベクター命令をベクター処理ユニット
    に送給し、そして 次の操作により上記ベクター処理ユニットにおいて上記
    ベクター命令を実行し、即ち、 上記ベクター命令の各々において上記制御ワードをデコ
    ードしてこれらのベクター命令に対する上記ベクターオ
    ペランドを抽出し、 上記抽出されたベクターオペランドによって指定された
    ベクターをベクター記憶手段からフェッチし、そして 上記ベクター命令及び上記制御ワードのオペレーション
    コード部分で指示された動作を実行しという操作を行な
    い、 上記分離する段階は、ベクター命令とスカラー命令の両
    方について実質的に同様に行なわれ、上記検索する段階
    も、ベクター命令とスカラー命令の両方について実質的
    に同様に行なわれることを特徴とする方法。
11. （１１）上記動作による結果を上記ベクターオペランド
    の１つによって指定された位置において上記ベクター記
    憶手段に記憶する段階を更に備えた請求項１０に記載の
    方法。
12. （１２）上記オペランドポインタ部分によって指定され
    たベクターを上記メモリからフェッチする段階を更に備
    えた請求項１０に記載の方法。
13. （１３）上記動作による結果を上記オペランドポインタ
    部分の１つによって指定された位置において上記メモリ
    へ記憶するための段階を更に備えた請求項１０に記載の
    方法。