JPH02154513A - 位置検出制御回路 - Google Patents
位置検出制御回路Info
- Publication number
- JPH02154513A JPH02154513A JP30832588A JP30832588A JPH02154513A JP H02154513 A JPH02154513 A JP H02154513A JP 30832588 A JP30832588 A JP 30832588A JP 30832588 A JP30832588 A JP 30832588A JP H02154513 A JPH02154513 A JP H02154513A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- voltage
- position detection
- detection control
- movable part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 title claims description 17
- 230000005540 biological transmission Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
Landscapes
- Control Of Position Or Direction (AREA)
- Transmitters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の属する技術分野）
本発明は、短波送信機等の同調・整合回路あるいは空中
線整合器の同調・整合回路等において、例えば同調用の
可変インダクタンスコイルを制御対象（被制御可変素子
）として所定の目標値に制御量を保持するフィードバッ
ク制御を行うＡ／Ｄ変換器を用いた位置検出制御回路に
関するものである。
線整合器の同調・整合回路等において、例えば同調用の
可変インダクタンスコイルを制御対象（被制御可変素子
）として所定の目標値に制御量を保持するフィードバッ
ク制御を行うＡ／Ｄ変換器を用いた位置検出制御回路に
関するものである。
（従来技術とその問題点）
従来のＡ／Ｄ変換器を用いた位置検出制御回路は、第２
図に示すように、有限の可変領域をもつ被制御可変素子
１と、点線で示したようにその可動部の全可変領域に対
して１対１で連動する可動接点端子（しゅう初端子）を
有し、その両端に５■の直流電圧を印加した連続可変抵
抗器２と、可変抵抗器２のしゅう初端子から得られる位
置検出電圧信号をディジタル符号化するＡ／Ｄ変換器３
と、希望位置データ発生器４と、誤差判別器５及び駆動
回路６とを備え、Ａ／Ｄ変換器３の出力として得られる
被制御可変素子１の可動部の現在位置データと希望位置
データとを誤差判別器５で比較し、その差が無くなるよ
うに駆動回路６によって被制御可変素子１の可動部の位
置を制御している。
図に示すように、有限の可変領域をもつ被制御可変素子
１と、点線で示したようにその可動部の全可変領域に対
して１対１で連動する可動接点端子（しゅう初端子）を
有し、その両端に５■の直流電圧を印加した連続可変抵
抗器２と、可変抵抗器２のしゅう初端子から得られる位
置検出電圧信号をディジタル符号化するＡ／Ｄ変換器３
と、希望位置データ発生器４と、誤差判別器５及び駆動
回路６とを備え、Ａ／Ｄ変換器３の出力として得られる
被制御可変素子１の可動部の現在位置データと希望位置
データとを誤差判別器５で比較し、その差が無くなるよ
うに駆動回路６によって被制御可変素子１の可動部の位
置を制御している。
例えば、周波数が２〜３０ Ｍ Ｈｚの範囲の短波の整
合回路において、被制御可変素子１として１個の可変イ
ンダクタンスコイルを用いる場合、送信周波数が２Ｍｔ
（ｚ付近のときはインダクタンスの大きい部分で調整を
して整合をとるのに対して、送信周波数が２ＱＭＨｚ付
近のときはインダクタンスの小さい部分で調整をして整
合をとっている。このような場合に、送信周波数が２Ｍ
１ｌｚのときよりも２０ＭＨｚのときの方がコイルの調
整精度を高くする必要がある。
合回路において、被制御可変素子１として１個の可変イ
ンダクタンスコイルを用いる場合、送信周波数が２Ｍｔ
（ｚ付近のときはインダクタンスの大きい部分で調整を
して整合をとるのに対して、送信周波数が２ＱＭＨｚ付
近のときはインダクタンスの小さい部分で調整をして整
合をとっている。このような場合に、送信周波数が２Ｍ
１ｌｚのときよりも２０ＭＨｚのときの方がコイルの調
整精度を高くする必要がある。
しかし、この回路における被制御可変素子１の可動部の
位置検出制御の分解能すなわち精度ばＡ／Ｄ変換器３の
性能によって決定され、ビット数の大きい高価なＡ／Ｄ
変換器に換える以外には分解能を向上する方法がないと
いう欠点があった。
位置検出制御の分解能すなわち精度ばＡ／Ｄ変換器３の
性能によって決定され、ビット数の大きい高価なＡ／Ｄ
変換器に換える以外には分解能を向上する方法がないと
いう欠点があった。
（発明の目的）
本発明の目的は、前述の欠点を解決するために行ったも
ので、被制御可変素子の使用領域が部分領域の場合の位
置検出分解能を、全領域の場合の位置検出分解能に比べ
て向上するように構成された位置検出制御回路を提供す
ることにある。
ので、被制御可変素子の使用領域が部分領域の場合の位
置検出分解能を、全領域の場合の位置検出分解能に比べ
て向上するように構成された位置検出制御回路を提供す
ることにある。
（発明の構成および作用）
本発明の位置検出制御回路は、可変領域を有する被制御
可変素子の可動部に連動するしゅう初端子を有し両端に
直流電圧が印加された連続可変抵抗器と、該しゅう初端
子から得られる直流電圧をディジタル信号に変換するＡ
／Ｄ変換器とを備え、該Ａ／Ｄ変換器の出力と前記被制
御可変素子の可動部の所望の位置を示す位置データとを
比較してその差が零になるように前記被制御可変素子の
可動部の位置を制御する位置検出制御回路において、前
記連続可変抵抗器の両端に前記Ａ／Ｄ変換器の許容入力
制限電圧範囲のｍ倍（ｍは１以上の正の数）で、かつ、
その上限値が前記Ａ／Ｄ変換器の許容入力制限電圧範囲
の最大値より高く下限値が前記Ａ／Ｄ変換器の許容入力
制限電圧範囲の最小値より低い値の直流電圧を印加する
直流電圧発生器を設けるとともに、 前記連続可変抵抗器と前記Ａ／Ｄ変換器との間に、前記
しゅう初端子から得られる直流電圧を該Ａ／Ｄ変換器の
許容人力制限電圧範囲に制限するリミッタを設けて、前
記被制御可変素子の可変領域内の所望の１／ｍの領域の
分解能がｍ倍になるように構成されたことを特徴とする
ものである。
可変素子の可動部に連動するしゅう初端子を有し両端に
直流電圧が印加された連続可変抵抗器と、該しゅう初端
子から得られる直流電圧をディジタル信号に変換するＡ
／Ｄ変換器とを備え、該Ａ／Ｄ変換器の出力と前記被制
御可変素子の可動部の所望の位置を示す位置データとを
比較してその差が零になるように前記被制御可変素子の
可動部の位置を制御する位置検出制御回路において、前
記連続可変抵抗器の両端に前記Ａ／Ｄ変換器の許容入力
制限電圧範囲のｍ倍（ｍは１以上の正の数）で、かつ、
その上限値が前記Ａ／Ｄ変換器の許容入力制限電圧範囲
の最大値より高く下限値が前記Ａ／Ｄ変換器の許容入力
制限電圧範囲の最小値より低い値の直流電圧を印加する
直流電圧発生器を設けるとともに、 前記連続可変抵抗器と前記Ａ／Ｄ変換器との間に、前記
しゅう初端子から得られる直流電圧を該Ａ／Ｄ変換器の
許容人力制限電圧範囲に制限するリミッタを設けて、前
記被制御可変素子の可変領域内の所望の１／ｍの領域の
分解能がｍ倍になるように構成されたことを特徴とする
ものである。
以下図面により本発明の詳細な説明する。
第１図は、本発明による位置検出制御回路の一実施例を
示すブロック図である。図において、７は連続可変抵抗
器２の両端に直流電圧■８を印加するための直流電圧発
生器であり、８は可変抵抗器２とＡ／Ｄ変換器３との間
に設けられたリミッタである。その他の構成部分は第２
図と同じである。
示すブロック図である。図において、７は連続可変抵抗
器２の両端に直流電圧■８を印加するための直流電圧発
生器であり、８は可変抵抗器２とＡ／Ｄ変換器３との間
に設けられたリミッタである。その他の構成部分は第２
図と同じである。
リミッタ８の最大出力電圧■、はＡ／Ｄ変換器３の変換
可能入力電圧の最大値に等しく、また、リミッタ８はＡ
／Ｄ変換器３の許容入力制限電圧である０〜■、の範囲
を超える電圧を制限する。
可能入力電圧の最大値に等しく、また、リミッタ８はＡ
／Ｄ変換器３の許容入力制限電圧である０〜■、の範囲
を超える電圧を制限する。
Ａ／Ｄ変換器３は２Ｎの分解能をもつＮビットのＡ／Ｄ
変換器である。
変換器である。
ここで、直流電圧発生器７によって連続可変抵抗器２の
両端に印加する直流電圧■□を、■、−ｍ・ＶＡ（但し
ｍは１以上の正の数）とし、その最低値すなわち可変抵
抗器２のＡで示す点の対接地電圧がＯ〜−ｌ・ＶＡ（但
し２５ｍ−１）の間の所望の値となるようにｍ及びｌを
設定すれば、可変抵抗器２のＢで示す点（しゅう初端子
）の対接地竜圧は、被制御可変素子１の可動部と連動し
てｆｆＶ、〜（ｍ ｊ２）Ｖｎの範囲で変化してリミ
ッタ８に入力され、０〜■、の範囲を超える電圧がリミ
ッタ８で制限されてＡ／Ｄ変換器３に入力される。Ａ／
Ｄ変換器３は人力が０〜Ｖケの範囲すなわち連続可変抵
抗器２のしゅう動端子の全変化領域の１／ｍの範囲につ
いて２Ｎの分解能で誤差判別器５ヘデイジタルデータを
供給して制御することができることが明らかである。
両端に印加する直流電圧■□を、■、−ｍ・ＶＡ（但し
ｍは１以上の正の数）とし、その最低値すなわち可変抵
抗器２のＡで示す点の対接地電圧がＯ〜−ｌ・ＶＡ（但
し２５ｍ−１）の間の所望の値となるようにｍ及びｌを
設定すれば、可変抵抗器２のＢで示す点（しゅう初端子
）の対接地竜圧は、被制御可変素子１の可動部と連動し
てｆｆＶ、〜（ｍ ｊ２）Ｖｎの範囲で変化してリミ
ッタ８に入力され、０〜■、の範囲を超える電圧がリミ
ッタ８で制限されてＡ／Ｄ変換器３に入力される。Ａ／
Ｄ変換器３は人力が０〜Ｖケの範囲すなわち連続可変抵
抗器２のしゅう動端子の全変化領域の１／ｍの範囲につ
いて２Ｎの分解能で誤差判別器５ヘデイジタルデータを
供給して制御することができることが明らかである。
（発明の効果）
以上詳細に説明したように、本発明の位置検出制御回路
を用いることにより、被制御可変素子の可動部の位置を
制御する場合において、ＮビットのＡ／Ｄ変換器を使用
して被制御可変素子の全可変領域の任意の１／ｍの領域
についてｍ倍の分解能を得ることができるので、Ａ／Ｄ
変換器を変換ビット数の大きい高価なものに換えること
なくｍ倍の分解能を有するＡ／Ｄ変換器を用いた場合と
同等の位置検出制御回路を構成することができ、コス１
−を上げることなく精度を上げることができ、大きな効
果がある。
を用いることにより、被制御可変素子の可動部の位置を
制御する場合において、ＮビットのＡ／Ｄ変換器を使用
して被制御可変素子の全可変領域の任意の１／ｍの領域
についてｍ倍の分解能を得ることができるので、Ａ／Ｄ
変換器を変換ビット数の大きい高価なものに換えること
なくｍ倍の分解能を有するＡ／Ｄ変換器を用いた場合と
同等の位置検出制御回路を構成することができ、コス１
−を上げることなく精度を上げることができ、大きな効
果がある。
第１図は本発明による位置検出制御回路の一実施例の構
成を示すブロック図、第２図は従来の位置検出制御回路
の構成を示すブロック図である。 １・・・被制御可変素子、 ２・・・連続可変抵抗器、
３・・・Ａ／Ｄ変換器、 ４・・・希望位置データ発生
器、 ５・・・誤差判別器、 ６・・・駆動回路、７・
・・直流電圧発生器、 ８・・・リミッタ。
成を示すブロック図、第２図は従来の位置検出制御回路
の構成を示すブロック図である。 １・・・被制御可変素子、 ２・・・連続可変抵抗器、
３・・・Ａ／Ｄ変換器、 ４・・・希望位置データ発生
器、 ５・・・誤差判別器、 ６・・・駆動回路、７・
・・直流電圧発生器、 ８・・・リミッタ。
Claims (1)
- 【特許請求の範囲】 可変領域を有する被制御可変素子の可動部に連動するし
ゅう動端子を有し両端に直流電圧が印加された連続可変
抵抗器と、該しゅう動端子から得られる直流電圧をディ
ジタル信号に変換するＡ／Ｄ変換器とを備え、該Ａ／Ｄ
変換器の出力と前記被制御可変素子の可動部の所望の位
置を示す位置データとを比較してその差が零になるよう
に前記被制御可変素子の可動部の位置を制御する位置検
出制御回路において、 前記連続可変抵抗器の両端に前記Ａ／Ｄ変換器の許容入
力制限電圧範囲のｍ倍（ｍは１以上の正の数）で、かつ
、その上限値が前記Ａ／Ｄ変換器の許容入力制限電圧範
囲の最大値より高く下限値が前記Ａ／Ｄ変換器の許容入
力制限電圧範囲の最小値より低い値の直流電圧を印加す
る直流電圧発生器を設けるとともに、 前記連続可変抵抗器と前記Ａ／Ｄ変換器との間に、前記
しゅう動端子から得られる直流電圧を該Ａ／Ｄ変換器の
許容入力制限電圧範囲に制限するリミッタを設けて、前
記被制御可変素子の可変領域内の所望の１／ｍの領域の
分解能がｍ倍になるように構成されたことを特徴とする
位置検出制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30832588A JPH02154513A (ja) | 1988-12-06 | 1988-12-06 | 位置検出制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30832588A JPH02154513A (ja) | 1988-12-06 | 1988-12-06 | 位置検出制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02154513A true JPH02154513A (ja) | 1990-06-13 |
| JPH0458203B2 JPH0458203B2 (ja) | 1992-09-16 |
Family
ID=17979697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30832588A Granted JPH02154513A (ja) | 1988-12-06 | 1988-12-06 | 位置検出制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02154513A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0480142U (ja) * | 1990-11-26 | 1992-07-13 |
-
1988
- 1988-12-06 JP JP30832588A patent/JPH02154513A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0480142U (ja) * | 1990-11-26 | 1992-07-13 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0458203B2 (ja) | 1992-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2724472B2 (ja) | 適応フィルタ単ビットディジタルエンコーダおよびデコーダとビット流れローディングに応答する適応制御回路 | |
| KR0177051B1 (ko) | 충분한 임피던스 매칭 특성 및 선형 agc 특성을 동시에 만족시키는 agc 장치 | |
| EP0897617A1 (en) | Digital to analogue converter with reference signal | |
| JP3539979B2 (ja) | 同調フィルタ及び同調フィルタの使用方法 | |
| US4275453A (en) | Smoothing filter for digital to analog conversion | |
| US4544912A (en) | Scale switchable digital-to-analog converter | |
| US5045786A (en) | Circuit for measuring a variable inductance connected in series with a fixed inductance | |
| WO1994019872A1 (en) | One-bit analog-to-digital converters and digital-to-analog converters using an adaptive filter having two regimes of operation | |
| JPS6313572B2 (ja) | ||
| US4710962A (en) | Signal control apparatus | |
| JPH0458203B2 (ja) | ||
| US5631648A (en) | Signal compression or expansion circuit for mobile communication | |
| US6625278B1 (en) | Impedance matching with sigma delta filter | |
| EP0421653A2 (en) | Technique for compensating switched capacitor circuits having gain-setting resistors | |
| JP3784664B2 (ja) | 可変減衰器 | |
| KR200190642Y1 (ko) | 변환기의 출력 조절 장치 | |
| KR19980078582A (ko) | 아날로그-디지탈 변환기의 구조를 개선시킨 디지탈 온도보상발진기(dtcxo) | |
| CN223140085U (zh) | 一种电流源 | |
| JPH0230912Y2 (ja) | ||
| JPS61145918A (ja) | 電子ボリユ−ム回路 | |
| JPH08162886A (ja) | 位相補償付き高周波用可変電子減衰器 | |
| CA2401482C (en) | Highly accurate digital to analog converter | |
| SU1527644A1 (ru) | Фазовое делительное устройство | |
| JPS61258533A (ja) | 振幅可変ｄａ変換集積回路 | |
| US4101851A (en) | Variable equalizer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |