JPS61258533A - 振幅可変ｄａ変換集積回路 - Google Patents
振幅可変ｄａ変換集積回路Info
- Publication number
- JPS61258533A JPS61258533A JP10075285A JP10075285A JPS61258533A JP S61258533 A JPS61258533 A JP S61258533A JP 10075285 A JP10075285 A JP 10075285A JP 10075285 A JP10075285 A JP 10075285A JP S61258533 A JPS61258533 A JP S61258533A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- integrated circuit
- circuit
- amplitude
- ladder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 17
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、各種アナログ信号出力を必要とするＤ ／
Ａ変換回路における振幅可変型Ｄ／Ａ変換集積回路に関
する。
Ａ変換回路における振幅可変型Ｄ／Ａ変換集積回路に関
する。
本発明は、各榴アナログ信号出力な必要とする振幅可変
型Ｄ／Ａ変換集積回路において、抵抗とアナログスイッ
チとからなるラダー回路に、第一の抵抗を追加し、出力
端子と電源間に挿入した第二の抵抗の大小によって、Ｄ
／Ａ変換回路の振幅を容易に可変できるものである。
型Ｄ／Ａ変換集積回路において、抵抗とアナログスイッ
チとからなるラダー回路に、第一の抵抗を追加し、出力
端子と電源間に挿入した第二の抵抗の大小によって、Ｄ
／Ａ変換回路の振幅を容易に可変できるものである。
従来のＤＡ変換集積回路のアナログ出力の振幅調節は、
第２図に示す様に、カウンタ２５．デコーダ２４．ラダ
ー回路２５．バンドパスフィルタ、 （以下ＢＰＦ ）
２６に振幅調節用ボリウム２７を接続した手段か、第６
図に示す様に、振幅調節用ボリウムの代替として、演算
増幅器３１の帰還抵抗３３の大小Ｇこ依る手段が知られ
ていた。
第２図に示す様に、カウンタ２５．デコーダ２４．ラダ
ー回路２５．バンドパスフィルタ、 （以下ＢＰＦ ）
２６に振幅調節用ボリウム２７を接続した手段か、第６
図に示す様に、振幅調節用ボリウムの代替として、演算
増幅器３１の帰還抵抗３３の大小Ｇこ依る手段が知られ
ていた。
〔発明が解決しようとする問題点及び目的〕しかし、従
来のＤＡ変換集積回路の出力振幅可変手段は、第２図で
は、出力レベルの大小に応じてインピーダンスが変化す
る為、次段の回路に対する影戦２が大きぐ（次段の入力
インピーダンスに依って出力レベルが変化する）、又、
第６図では演算増幅器を挿入する為に消費電力が増加す
るという問題点を有していた。
来のＤＡ変換集積回路の出力振幅可変手段は、第２図で
は、出力レベルの大小に応じてインピーダンスが変化す
る為、次段の回路に対する影戦２が大きぐ（次段の入力
インピーダンスに依って出力レベルが変化する）、又、
第６図では演算増幅器を挿入する為に消費電力が増加す
るという問題点を有していた。
そこで、本発明は、従来のこのような問題点を解決する
為、ＤＡ変換集積回路の出力インピーダンスを変動させ
ることなく、出力レベルを容ＪＡＡＺＷ、４節すること
を目的としてし）る。
為、ＤＡ変換集積回路の出力インピーダンスを変動させ
ることなく、出力レベルを容ＪＡＡＺＷ、４節すること
を目的としてし）る。
上記問題点を解決するために、ＤＡ変換回路の抵抗ｙア
ナログスイッチとからなるラダー回路の一方を第１の電
源に接続し、他方を第一の抵抗を介して第二の電源に接
続する経路と制御入力端子から第二の抵抗を介して該第
２の電源に接続することを特徴とする。
ナログスイッチとからなるラダー回路の一方を第１の電
源に接続し、他方を第一の抵抗を介して第二の電源に接
続する経路と制御入力端子から第二の抵抗を介して該第
２の電源に接続することを特徴とする。
上記のように構成された振幅可変ＤＡ変換集積回路は、
制御入力端子とＶＤＤ間に挿入された第二の抵抗の増減
（開放または短絡でも可）に依って、ラダー回路への′
市原を制御し、アナログ出力の振幅を容易にｎ’Ｊ ｆ
ｆｉ’Ｊ可能とするものである。
制御入力端子とＶＤＤ間に挿入された第二の抵抗の増減
（開放または短絡でも可）に依って、ラダー回路への′
市原を制御し、アナログ出力の振幅を容易にｎ’Ｊ ｆ
ｆｉ’Ｊ可能とするものである。
以下に本発明の実施例を図面Ｇこもとづいて説明する。
第１図においてラダー抵抗３〜９によってそれぞれ重み
づけされた各ラダー抵抗の接続点は、レベル選択用アナ
ログスイッチを介してＤＡ出力２１に接続されている。
づけされた各ラダー抵抗の接続点は、レベル選択用アナ
ログスイッチを介してＤＡ出力２１に接続されている。
またラダー抵抗９は第一の電源１０に、一方ラダー抵抗
３は、勲負荷詩振幅決定用抵抗１を介して第二の電源１
９へ、また制御入力端子２０を経由し、振幅決定用抵抗
２を介して第二の電源１９へと接続されている。第１図
からも明らかな様に、アナログ信号出力２１の波形のピ
ーク電圧をＶ。
３は、勲負荷詩振幅決定用抵抗１を介して第二の電源１
９へ、また制御入力端子２０を経由し、振幅決定用抵抗
２を介して第二の電源１９へと接続されている。第１図
からも明らかな様に、アナログ信号出力２１の波形のピ
ーク電圧をＶ。
、抵抗１をＲ１ｅ抵抗２をＲＬ 、ラダー抵抗の合計を
ＲＴ 、電源電圧をＶｃｃとするとｖｏ＝Ｖｃｃ＊（
ＲＴ／Ｒ１／／ＲＬ＋ＲＴ）となることがらＲＬを変化
させることにより、■０が変化することが容易に理解で
きる。
ＲＴ 、電源電圧をＶｃｃとするとｖｏ＝Ｖｃｃ＊（
ＲＴ／Ｒ１／／ＲＬ＋ＲＴ）となることがらＲＬを変化
させることにより、■０が変化することが容易に理解で
きる。
なお、抵抗１については、制御入力端子が開放時に、ア
ナログ出力電圧を決定する為のものである。ここでは、
抵抗１及び２が第二の電源側に挿入されたケースでも同
様で、またラダーのビット数に制限のないことは言うま
でもない。
ナログ出力電圧を決定する為のものである。ここでは、
抵抗１及び２が第二の電源側に挿入されたケースでも同
様で、またラダーのビット数に制限のないことは言うま
でもない。
第４図は、本発明にかかるラダー回路を採用した振幅可
変ＤＡ変換回路の実施例を示すもので非常に容易にアナ
ログ出力の振幅が調節できる。
変ＤＡ変換回路の実施例を示すもので非常に容易にアナ
ログ出力の振幅が調節できる。
本発明は、以上説明したように、ラダー回路と電源間に
一本の抵抗を追加し、別途一本のレベルｉｔｌ！ ｆＥ
ｊ用抵抗を変化させることにより、次段の入力回路にま
ったく影響を与えない様な、また外付部品、消費電力の
大巾な増加なしに、容易にアナログ出力振幅を調節する
ことが可能であり、特に出力振幅を正確に調節する８装
のあるデータ伝送用モデムの変調回路に応用した場合、
特に大きな効果が期待できる。
一本の抵抗を追加し、別途一本のレベルｉｔｌ！ ｆＥ
ｊ用抵抗を変化させることにより、次段の入力回路にま
ったく影響を与えない様な、また外付部品、消費電力の
大巾な増加なしに、容易にアナログ出力振幅を調節する
ことが可能であり、特に出力振幅を正確に調節する８装
のあるデータ伝送用モデムの変調回路に応用した場合、
特に大きな効果が期待できる。
第１図（α）は、本発明にかかる振幅可変ＤＡ変換集積
回路の実施例を示す回路図。第１図（ｈ）は、アナログ
信号２１の波形図、第２図、第３図は従来のＤＡ変換集
積回路の振幅可変手段を示す回路図であり、第４図は、
この発明にかかるラダー回路を採用した実施例を示す回
路図である。 １・・・・・・無負荷時振幅決定用抵抗２・・・・・・
本発明にかかる振幅決定用抵抗５〜９・・・・・・ラダ
ー回路分割抵抗１０・・・・・・接地電源 １１〜１８・・・・・・ラダー回路レベル選択アナログ
スイッチ １９・・・・・・（＋）電源 ２０・・・・・・本発明にかかる制御入力端子２１・・
・・・・本発明にかかるラダー回路出力２２°°°°°
°デイジタル入力端子 ２３・・・・・・カウンタ回路 ２４・・・・・・ラダー回路アナログスイッチ選択用デ
コーダ ２５・・・・・・従来のラダー回路 ２６・・・・・・４］調波低減ＢＰ’Ｆ２７．３３・・
・・・・従来の振幅調節用抵抗２８．３４・・・・・・
従来のＤＡ変換出力端子３１・・・・・・従来の振幅１
．’Ｊ節用演算増幅器６２・・・・・・演算増幅器の基
準抵抗（Ｒ８）３７・・・・・・振＄ｉ、ｉ調節用抵抗
接続端子４１・・・・・・本発明によるラダー回路４２
・・・・・・本発明によるＤＡ変換出力以 上
回路の実施例を示す回路図。第１図（ｈ）は、アナログ
信号２１の波形図、第２図、第３図は従来のＤＡ変換集
積回路の振幅可変手段を示す回路図であり、第４図は、
この発明にかかるラダー回路を採用した実施例を示す回
路図である。 １・・・・・・無負荷時振幅決定用抵抗２・・・・・・
本発明にかかる振幅決定用抵抗５〜９・・・・・・ラダ
ー回路分割抵抗１０・・・・・・接地電源 １１〜１８・・・・・・ラダー回路レベル選択アナログ
スイッチ １９・・・・・・（＋）電源 ２０・・・・・・本発明にかかる制御入力端子２１・・
・・・・本発明にかかるラダー回路出力２２°°°°°
°デイジタル入力端子 ２３・・・・・・カウンタ回路 ２４・・・・・・ラダー回路アナログスイッチ選択用デ
コーダ ２５・・・・・・従来のラダー回路 ２６・・・・・・４］調波低減ＢＰ’Ｆ２７．３３・・
・・・・従来の振幅調節用抵抗２８．３４・・・・・・
従来のＤＡ変換出力端子３１・・・・・・従来の振幅１
．’Ｊ節用演算増幅器６２・・・・・・演算増幅器の基
準抵抗（Ｒ８）３７・・・・・・振＄ｉ、ｉ調節用抵抗
接続端子４１・・・・・・本発明によるラダー回路４２
・・・・・・本発明によるＤＡ変換出力以 上
Claims (1)
- （１）信号入力端子から取り込まれたディジタル入力信
号により、アナログ出力信号を生成するＤＡ変換集積回
路において、前記ＤＡ変換集積回路の抵抗とアナログス
イッチとからなるラダー回路の一方を第１の電源に接続
するとともに、該ラダー回路の他方を、第一の抵抗を介
して第二の電源に接続する経路と、第二の振幅可変用抵
抗を介して第２の電源に接続する経路とを具備した振幅
可変ＤＡ変換集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10075285A JPS61258533A (ja) | 1985-05-13 | 1985-05-13 | 振幅可変ｄａ変換集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10075285A JPS61258533A (ja) | 1985-05-13 | 1985-05-13 | 振幅可変ｄａ変換集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61258533A true JPS61258533A (ja) | 1986-11-15 |
Family
ID=14282251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10075285A Pending JPS61258533A (ja) | 1985-05-13 | 1985-05-13 | 振幅可変ｄａ変換集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61258533A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5691721A (en) * | 1994-09-30 | 1997-11-25 | Lg Semicon Co., Ltd. | Digital/analog converter having separately formed voltage dividing resistance regions |
| JP2011114514A (ja) * | 2009-11-26 | 2011-06-09 | Yuhshin Co Ltd | デジタル／アナログ変換回路 |
-
1985
- 1985-05-13 JP JP10075285A patent/JPS61258533A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5691721A (en) * | 1994-09-30 | 1997-11-25 | Lg Semicon Co., Ltd. | Digital/analog converter having separately formed voltage dividing resistance regions |
| JP2011114514A (ja) * | 2009-11-26 | 2011-06-09 | Yuhshin Co Ltd | デジタル／アナログ変換回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4710727A (en) | Nonlinear distortion synthesizer using over-threshold power-function feedback | |
| JPH0448285B2 (ja) | ||
| JPS614310A (ja) | レベルシフト回路 | |
| JPH0263309A (ja) | Ａｃ及びｄｃ信号をソフトクリップするための高精度装置 | |
| JPS61145918A (ja) | 電子ボリユ−ム回路 | |
| JPS6043681B2 (ja) | 周波数逓倍回路 | |
| JPS5926673Y2 (ja) | ノイズ除去回路 | |
| JPS6319925Y2 (ja) | ||
| KR860000432Y1 (ko) | 앰프출력 표시용 메터의 구동장치 | |
| JP2651865B2 (ja) | 非線形信号圧縮回路 | |
| JPS5913410A (ja) | 電力増幅器 | |
| JPS6161286B2 (ja) | ||
| JPH0630426B2 (ja) | 利得可変回路 | |
| JPH0340504A (ja) | 包絡線検波回路 | |
| JP2543039B2 (ja) | サンプルホ−ルド回路 | |
| JP2597340Y2 (ja) | リミッタ回路 | |
| JPS6151444B2 (ja) | ||
| JPS6360434B2 (ja) | ||
| JPH0231522B2 (ja) | ||
| JPS63172516A (ja) | Ｐｗｍ信号出力回路 | |
| JPS6139769B2 (ja) | ||
| JP2001223545A (ja) | Ｐｗｍアンプ | |
| JPS58222604A (ja) | パルス幅変調増幅器 | |
| JPH06224711A (ja) | デジタル信号受信回路 | |
| JPH0376042B2 (ja) |