JPH02154594A - ディジタルコンバーゼンス装置 - Google Patents
ディジタルコンバーゼンス装置Info
- Publication number
- JPH02154594A JPH02154594A JP63307995A JP30799588A JPH02154594A JP H02154594 A JPH02154594 A JP H02154594A JP 63307995 A JP63307995 A JP 63307995A JP 30799588 A JP30799588 A JP 30799588A JP H02154594 A JPH02154594 A JP H02154594A
- Authority
- JP
- Japan
- Prior art keywords
- period
- random access
- access memory
- cpu
- convergence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Video Image Reproduction Devices For Color Tv Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はカラーテレビジョン受像機において、コンバー
ゼンス補正を迅速かつ精度良く調整できるディジタルコ
ンバーゼンス装置に関するものである。
ゼンス補正を迅速かつ精度良く調整できるディジタルコ
ンバーゼンス装置に関するものである。
従来の技術
一般のカラーテレビ受像機に用いられているシャドウマ
スク方式のカラー陰極線管(以下CRTと略称する)は
周知のように、赤、緑、青と三本の電子銃を持っている
。ところが、これらの複数の電子銃すべてをCRTの中
心軸に配置することは構造上不可能なため、中心軸から
少し離し、また中心軸に対して内側にわずかに傾けて取
り付けている。そのため、この中心軸上の画面において
は、各電子ビームはシャドウマスクの所で収れんし、同
時に同じ穴を通って赤、緑、青それぞれの蛍光ドツトを
発光させ、コンバーゼンスがとれた状態となる。
スク方式のカラー陰極線管(以下CRTと略称する)は
周知のように、赤、緑、青と三本の電子銃を持っている
。ところが、これらの複数の電子銃すべてをCRTの中
心軸に配置することは構造上不可能なため、中心軸から
少し離し、また中心軸に対して内側にわずかに傾けて取
り付けている。そのため、この中心軸上の画面において
は、各電子ビームはシャドウマスクの所で収れんし、同
時に同じ穴を通って赤、緑、青それぞれの蛍光ドツトを
発光させ、コンバーゼンスがとれた状態となる。
しかし偏向中心からシャドウマスクの中心までの距離に
くらべてシャドウマスクの曲率半径の方が大きいため、
CRTの中心軸以外の所では3本の電子ビームはシャド
ウマスクの手前で収れんしてしまう。そのため、3本の
電子ビームが同時に同じ穴を通ることができず、再現さ
れる画像は画面中心から離れるにしたがって色ずれ、即
ちコンバーゼンスずれが大きくなる。このような不都合
を防ぐために画面全体にわたりシャドウマスクの所で3
本の電子ビームが収れんするようなコンバーゼンス補正
を行う必要がある。
くらべてシャドウマスクの曲率半径の方が大きいため、
CRTの中心軸以外の所では3本の電子ビームはシャド
ウマスクの手前で収れんしてしまう。そのため、3本の
電子ビームが同時に同じ穴を通ることができず、再現さ
れる画像は画面中心から離れるにしたがって色ずれ、即
ちコンバーゼンスずれが大きくなる。このような不都合
を防ぐために画面全体にわたりシャドウマスクの所で3
本の電子ビームが収れんするようなコンバーゼンス補正
を行う必要がある。
また、3原色を発光する3本のCRTを用いてスクリー
ンに拡大投写する投写型カラーテレビ受像機においては
、CRTのスクリーンに対する入射角が各CRTごとに
異なるため、スクリーン上で色ずれが生じる。
ンに拡大投写する投写型カラーテレビ受像機においては
、CRTのスクリーンに対する入射角が各CRTごとに
異なるため、スクリーン上で色ずれが生じる。
これらの3原色の重ね合せ、いわゆるコンバーゼンスは
、−船釣には水平フライバックパルス及び垂直偏向波形
より、L、C,Rなどの受動素子を用いてアナログ的に
コンバーゼンス補正波形を得る方式が採用されているが
、コンバーゼンス精度の点で問題がある。
、−船釣には水平フライバックパルス及び垂直偏向波形
より、L、C,Rなどの受動素子を用いてアナログ的に
コンバーゼンス補正波形を得る方式が採用されているが
、コンバーゼンス精度の点で問題がある。
これに対してより精度の高いコンバーゼンスを行う方法
として、ディジタル的にコンバーゼンス補正を行う方法
が提案されている。その概念は画面上にクロスハツチな
どのコンバーゼンス補正用パターンを映出し、その交点
ごとのコンバーゼンス補正量のデータをディジタル的に
1フレームメモリに書き込み、この情報を水平走査及び
、垂直走査に同期して読み出して、D/A変換、増幅処
理してコンバーゼンス補正を行うものである。
として、ディジタル的にコンバーゼンス補正を行う方法
が提案されている。その概念は画面上にクロスハツチな
どのコンバーゼンス補正用パターンを映出し、その交点
ごとのコンバーゼンス補正量のデータをディジタル的に
1フレームメモリに書き込み、この情報を水平走査及び
、垂直走査に同期して読み出して、D/A変換、増幅処
理してコンバーゼンス補正を行うものである。
以下、図面を参照しながら」1記のディジタルコンバー
ゼンス補正の一例について説明する。
ゼンス補正の一例について説明する。
第3図は従来のCPU動作期間を示す図であり、第4図
はディジタルコンバーゼンス装置のブロック図であり、
第5図はコンバーゼンス調整用信号であるクロスハツチ
の映出状態を示す図である。
はディジタルコンバーゼンス装置のブロック図であり、
第5図はコンバーゼンス調整用信号であるクロスハツチ
の映出状態を示す図である。
第5図に示すように画面に、例えば横方向に9列、縦方
向に7行の調整点を示すクロスハツチ30を制御部13
のコンバーゼンス調整用信号出力端子23より映出する
。このクロスハツチ30の交点が調整点となる。なお制
御部13は水平同期信号入力端子24、垂直同期信号入
力端子25、クロック入力端子26より入力される信号
とデータバッファ用ランダムアクセスメモリ17のディ
ジタルコンバーゼンス制御用データからCPU14、不
揮発性1フレームメモリ16.1フレームランダムアク
セスメモリ15、データバッファ用ランダムアクセスメ
モリ17等を制御する制御信号27をつくりディジタル
コンバーゼンス装置を制御するとともに、コンバーゼン
ス補正用パターン信号を出力し、かつコントロールパネ
ル18とCPU14のインターフェイスを行っている。
向に7行の調整点を示すクロスハツチ30を制御部13
のコンバーゼンス調整用信号出力端子23より映出する
。このクロスハツチ30の交点が調整点となる。なお制
御部13は水平同期信号入力端子24、垂直同期信号入
力端子25、クロック入力端子26より入力される信号
とデータバッファ用ランダムアクセスメモリ17のディ
ジタルコンバーゼンス制御用データからCPU14、不
揮発性1フレームメモリ16.1フレームランダムアク
セスメモリ15、データバッファ用ランダムアクセスメ
モリ17等を制御する制御信号27をつくりディジタル
コンバーゼンス装置を制御するとともに、コンバーゼン
ス補正用パターン信号を出力し、かつコントロールパネ
ル18とCPU14のインターフェイスを行っている。
まず、第4図のコントロールパネル18で調整点を選択
するとCPU14はその調整点のカーソルアドレスを求
める。このとき、不揮発性1フレームメモリ16、デー
タバッファ用ランダムアクセスメモリ17のアドレスも
求める。なお、データバッファ用ランダムアクセスメモ
リ17にはディジタルコンバーゼンス制御用データとク
ロスハツチ30の全調整点の補正量を記憶する領域のほ
かにCPU14が使用するスタックエリア、ワーキング
エリアが割り当てられている。上記操作のあと、制御部
14はスクリーン上の対応する調整点にカーソル31を
映出する。次に補正したい色をコントロールパネル18
より入力し、選択した調整点を示す画面上のカーソル3
1を見て、コントロールパネルエ8の調整キーによりコ
ンバーゼンス調整を行い、所望の補正量をデータバッフ
ァ用ランダムアクセスメモリ17の前期指定されたアド
レスに書き込む。調整キーの操作終了後一定時間が経過
したら前記の補正量を不揮発生1フレームメモリ16に
書き込む。そして順次全調整点についても同様に行う。
するとCPU14はその調整点のカーソルアドレスを求
める。このとき、不揮発性1フレームメモリ16、デー
タバッファ用ランダムアクセスメモリ17のアドレスも
求める。なお、データバッファ用ランダムアクセスメモ
リ17にはディジタルコンバーゼンス制御用データとク
ロスハツチ30の全調整点の補正量を記憶する領域のほ
かにCPU14が使用するスタックエリア、ワーキング
エリアが割り当てられている。上記操作のあと、制御部
14はスクリーン上の対応する調整点にカーソル31を
映出する。次に補正したい色をコントロールパネル18
より入力し、選択した調整点を示す画面上のカーソル3
1を見て、コントロールパネルエ8の調整キーによりコ
ンバーゼンス調整を行い、所望の補正量をデータバッフ
ァ用ランダムアクセスメモリ17の前期指定されたアド
レスに書き込む。調整キーの操作終了後一定時間が経過
したら前記の補正量を不揮発生1フレームメモリ16に
書き込む。そして順次全調整点についても同様に行う。
以下、同様に他の色について行う。
つぎにデータバッファ用ランダムアクセスメモリ17に
書き込まれているコンバーゼンス補正量の読み出しにつ
いて説明する。データバッファ用ランダムアクセスメモ
リ17に書き込まれている補正量は第4図に示す調整点
に対応する位置のものしかないので、垂直方向の調整点
間について走査線ごとの内挿を行う必要がある。そこで
例えば、データバッファ用ランダムアクセスメモリ17
から読み出された第1行目及び第2行目の補正量を用い
て、第1行目と第2行目の調整点間に含まれる走査線ご
との補正量をCPU14にて内挿演算により求め、1フ
レームランダムアクセスメモリ15に書き込む。その後
、前記1フレームランダムアクセスメモリ15に書き込
まれた走査線ごとの補正量を読み出し、D/A変換器工
9でアナログ信号に変換し、低域通過フィルタ(LPF
)20で平滑し、増幅器21で増幅後コンバーゼンス補
正信号出力端子22よりコンバーゼンスコイル(図示せ
ず)に供給する。
書き込まれているコンバーゼンス補正量の読み出しにつ
いて説明する。データバッファ用ランダムアクセスメモ
リ17に書き込まれている補正量は第4図に示す調整点
に対応する位置のものしかないので、垂直方向の調整点
間について走査線ごとの内挿を行う必要がある。そこで
例えば、データバッファ用ランダムアクセスメモリ17
から読み出された第1行目及び第2行目の補正量を用い
て、第1行目と第2行目の調整点間に含まれる走査線ご
との補正量をCPU14にて内挿演算により求め、1フ
レームランダムアクセスメモリ15に書き込む。その後
、前記1フレームランダムアクセスメモリ15に書き込
まれた走査線ごとの補正量を読み出し、D/A変換器工
9でアナログ信号に変換し、低域通過フィルタ(LPF
)20で平滑し、増幅器21で増幅後コンバーゼンス補
正信号出力端子22よりコンバーゼンスコイル(図示せ
ず)に供給する。
ところで、コンバーゼンス調整操作の途中で各調整点の
補正量を不揮発性1フレームメモリ16に書き込んでい
るが、これは各調整点の補正量をバックアップするため
である。ディジタルコンバーゼンス装置の電源を切って
いる場合は、データバッファ用ランダムアクセスメモリ
17.1フレームランダムアクセスメモリ15に書き込
まれていた補正量は消えてしまう。しかし、不揮発性1
フレームメモリ16には書き込まれた各調整点の補正量
がそのまま記憶されている。従って、電源を入れた場合
は、不揮発性1フレームメモリ16に記憶されている各
調整点の補正量をデータバッファ用ランダムアクセスメ
モリ17に書き込み、データバッファ用ランダムアクセ
スメモリ17に書き込まれた各調整点の補正量をCPU
14で内挿演算し走査線ごとの補正量を1フレームラン
ダムアクセスメモリ15に書き込むことで、電源を入れ
るたびに調整しなおすという手間をはふくことができる
。(以下、上記のディジタルコンバーゼンス装置に電源
を入れてから走査線ごとの補正量を1フレームランダム
アクセスメモリ15に書き込み終えるまでの時間をイニ
シャライズ期間と略称する。) 次に上記内挿演算方式の動作を詳細に説明する。
補正量を不揮発性1フレームメモリ16に書き込んでい
るが、これは各調整点の補正量をバックアップするため
である。ディジタルコンバーゼンス装置の電源を切って
いる場合は、データバッファ用ランダムアクセスメモリ
17.1フレームランダムアクセスメモリ15に書き込
まれていた補正量は消えてしまう。しかし、不揮発性1
フレームメモリ16には書き込まれた各調整点の補正量
がそのまま記憶されている。従って、電源を入れた場合
は、不揮発性1フレームメモリ16に記憶されている各
調整点の補正量をデータバッファ用ランダムアクセスメ
モリ17に書き込み、データバッファ用ランダムアクセ
スメモリ17に書き込まれた各調整点の補正量をCPU
14で内挿演算し走査線ごとの補正量を1フレームラン
ダムアクセスメモリ15に書き込むことで、電源を入れ
るたびに調整しなおすという手間をはふくことができる
。(以下、上記のディジタルコンバーゼンス装置に電源
を入れてから走査線ごとの補正量を1フレームランダム
アクセスメモリ15に書き込み終えるまでの時間をイニ
シャライズ期間と略称する。) 次に上記内挿演算方式の動作を詳細に説明する。
横方向に9列、縦方向に7行の調整点の補正量を不揮発
性の1フレームメモリ16に記憶している。
性の1フレームメモリ16に記憶している。
テレビ受像機の電源を入れると不揮発性1フレームメモ
リ16の各調整点の補正量がデータバッファ用ランダム
アクセスメモリ17の指定されたアドレスに書き込まれ
る。この時点では第4図に示す調整点に対応する位置(
クロスハツチ30の交点)の補正量しか存在しない。従
って調整点間の走査線ごとの補正量は、データバッファ
用ランダムアクセスメモリ17に書き込まれた各調整点
の補正量を使ってCPU14で近似計算により求め、計
算結果を1フレームランダムアクセスメモリ15の指定
されたアドレスに書き込むことで、全走査線の補正量が
1フレームランダムアクセスメモリ15に書き込まれる
ことになる。
リ16の各調整点の補正量がデータバッファ用ランダム
アクセスメモリ17の指定されたアドレスに書き込まれ
る。この時点では第4図に示す調整点に対応する位置(
クロスハツチ30の交点)の補正量しか存在しない。従
って調整点間の走査線ごとの補正量は、データバッファ
用ランダムアクセスメモリ17に書き込まれた各調整点
の補正量を使ってCPU14で近似計算により求め、計
算結果を1フレームランダムアクセスメモリ15の指定
されたアドレスに書き込むことで、全走査線の補正量が
1フレームランダムアクセスメモリ15に書き込まれる
ことになる。
上記近似計算は次のようにして求める。第4図に示すよ
うに、例えば第1行目の補正量aと第2行目の補正量す
から調整点間の走査線ごとの変化分を求め、この変化分
と第2行目の補正量を加え合わせて各走査線ごとの補正
量を求める。すなわバーセンス装置においてCPU14
はコントロールパネルエ8のキースキャン、各調整点で
の補正量の変更、各調整点の補正量から走査線ごとの補
正量を求めるための内挿演算、1フレームランダムアク
セスメモリ15への走査線ごとの補正量の書き込み、水
平周波数検出等の処理を行っている。しかし、上記CP
U14の処理を第3図に示す垂直走査期間8の間に行う
と画面に影響が出て映像が乱れてしまう。従って、画面
に映出されている映像に影響が出ないようにCPU14
は垂直のブランキング期間7の間だけ動作させ(垂直走
査期間中の水平ブランキング期間に関しては、時間が短
いのでCPU14は停止させておく)、垂直走査期間8
の間はCPU14の動作を止め、制御部13から出力さ
れる制御信号で1フレームランダムアクセスメモリ15
に記憶されている走査線ごとの補正量をD/A変換器に
出力させコンバーゼンス補正を行っている。
うに、例えば第1行目の補正量aと第2行目の補正量す
から調整点間の走査線ごとの変化分を求め、この変化分
と第2行目の補正量を加え合わせて各走査線ごとの補正
量を求める。すなわバーセンス装置においてCPU14
はコントロールパネルエ8のキースキャン、各調整点で
の補正量の変更、各調整点の補正量から走査線ごとの補
正量を求めるための内挿演算、1フレームランダムアク
セスメモリ15への走査線ごとの補正量の書き込み、水
平周波数検出等の処理を行っている。しかし、上記CP
U14の処理を第3図に示す垂直走査期間8の間に行う
と画面に影響が出て映像が乱れてしまう。従って、画面
に映出されている映像に影響が出ないようにCPU14
は垂直のブランキング期間7の間だけ動作させ(垂直走
査期間中の水平ブランキング期間に関しては、時間が短
いのでCPU14は停止させておく)、垂直走査期間8
の間はCPU14の動作を止め、制御部13から出力さ
れる制御信号で1フレームランダムアクセスメモリ15
に記憶されている走査線ごとの補正量をD/A変換器に
出力させコンバーゼンス補正を行っている。
以上述べたディジタルコンバーゼンス装置では、調整点
は独立に任意の補正ができるので精度よくコンバーゼン
ス補正ができる。なお第4図において、28はアドレス
バス、29はデータバスを示す。
は独立に任意の補正ができるので精度よくコンバーゼン
ス補正ができる。なお第4図において、28はアドレス
バス、29はデータバスを示す。
発明が解決しようとする課題
走査線ごとの補正量は、その走査線の上下にある調整点
の補正量をCPUで内挿演算する事で求めているが、画
面の全走査線の補正量を求めるにはかなりの時間がかか
る。
の補正量をCPUで内挿演算する事で求めているが、画
面の全走査線の補正量を求めるにはかなりの時間がかか
る。
従来のシステムではいかなる状態においてもCPUの動
作期間は垂直のブランキング期間内に設定されている。
作期間は垂直のブランキング期間内に設定されている。
例えば、すでにコンバーゼンス調整が終了している場合
でも、いったん電源を切るとデータバッファ用ランダム
アクセスメモリに記憶されている全調整点のコンバーゼ
ンス補正量と1フレームランダムアクセスメモリに記憶
されている全走査線のコンバーゼンス補正量が消えてし
まう。従って、電源を入れた場合には不揮発性1フレー
ムメモリにバックアップされている全調整点の補正量を
データバッファ用ランダムアクセスメモリに書き込み、
その補正量を基にしてCPUで垂直の調整点間にある走
査線ごとの補正量を内挿演算し全走査線の補正量を1フ
レームランダムアクセスメモリに書き込むイニシャライ
ズ期間が終わらないと正常なコンバーゼンス補正ができ
ない。
でも、いったん電源を切るとデータバッファ用ランダム
アクセスメモリに記憶されている全調整点のコンバーゼ
ンス補正量と1フレームランダムアクセスメモリに記憶
されている全走査線のコンバーゼンス補正量が消えてし
まう。従って、電源を入れた場合には不揮発性1フレー
ムメモリにバックアップされている全調整点の補正量を
データバッファ用ランダムアクセスメモリに書き込み、
その補正量を基にしてCPUで垂直の調整点間にある走
査線ごとの補正量を内挿演算し全走査線の補正量を1フ
レームランダムアクセスメモリに書き込むイニシャライ
ズ期間が終わらないと正常なコンバーゼンス補正ができ
ない。
従来のディジタルコンバーゼンス装置では、上記の処理
を行うCPUの動作期間が常に垂直のブランキング期間
内に設定されているためイニシャライズ期間がかなり長
くなり、電源を入れても全画面のコンバーゼンス補正が
正常に行われるようになるまでまではかなりの時間がか
かるという欠点をもっていた。
を行うCPUの動作期間が常に垂直のブランキング期間
内に設定されているためイニシャライズ期間がかなり長
くなり、電源を入れても全画面のコンバーゼンス補正が
正常に行われるようになるまでまではかなりの時間がか
かるという欠点をもっていた。
本発明の上記問題点に鑑み、イニシャライズ期間中には
垂直のブランキング期間に無関係にCPUを常に動作さ
せ、通常動作期間になったらcpUの動作期間を垂直の
ブランキング期間に設定することで、イニシャライズ期
間を大幅に短縮しカラーテレビ受像機の電源を入れてか
らすぐに全画面がコンバーゼンス補正された映像を楽し
むことができるような装置を提供するものである。
垂直のブランキング期間に無関係にCPUを常に動作さ
せ、通常動作期間になったらcpUの動作期間を垂直の
ブランキング期間に設定することで、イニシャライズ期
間を大幅に短縮しカラーテレビ受像機の電源を入れてか
らすぐに全画面がコンバーゼンス補正された映像を楽し
むことができるような装置を提供するものである。
課題を解決するための手段
上記問題点を解決するために本発明のディジタルコンバ
ーゼンス装置は、イニシャライズ期間中かどうかを判別
する手段を備え、もしイニシャライズ期間中であればC
PUを常に動作させ、通常動作期間であればCPUの動
作期間を垂直のブランキング期間に設定するようにした
ものである。
ーゼンス装置は、イニシャライズ期間中かどうかを判別
する手段を備え、もしイニシャライズ期間中であればC
PUを常に動作させ、通常動作期間であればCPUの動
作期間を垂直のブランキング期間に設定するようにした
ものである。
作用
本発明によれば、電源を入れた後のイニシャライズ期間
を従来よりもかなり短くすることが可能となり、すみや
かにディジタルコンバーゼンス装置を立ち上げることが
できる。
を従来よりもかなり短くすることが可能となり、すみや
かにディジタルコンバーゼンス装置を立ち上げることが
できる。
実施例
以下本発明の一実施例のディジクルコンバーゼンス装置
について、図面を参照しながら説明する。
について、図面を参照しながら説明する。
まず、本実施例におけるディジタルコンバーゼンス装置
の動作説明であるが、これは前記第3図の従来方式と同
様であるので省略する。
の動作説明であるが、これは前記第3図の従来方式と同
様であるので省略する。
第1図は本発明の一実施例におけるディジタルコンバー
ゼンス装置の制御部にあるCPU動作期間切り替え部を
示す機能ブロック図であり、第2図は本発明の一実施例
におけるディジタルコンバーゼンス装置のCPUの動作
期間を示す図である。
ゼンス装置の制御部にあるCPU動作期間切り替え部を
示す機能ブロック図であり、第2図は本発明の一実施例
におけるディジタルコンバーゼンス装置のCPUの動作
期間を示す図である。
以下その動作を説明する。
第1図において、イニシャライズ期間判別回路2はディ
ジタルコンバーゼンス装置が現在イニシャライズ期間中
であるかどうか判断し、CPU動作期間切り替え回路1
にイニシャライズ期間判別信号4を出力する。CPU動
作期間切り替え回路1は入力されたイニシャライズ期間
判別信号4に従って、第2図に示すようなCPU動作指
示信号5Aを出力する。CPU動作指示信号5Aはイニ
シャライズ期間中であればCPU14を常に動作させ、
通常動作期間であれば垂直のブランキング期間内だけC
PU14を動作させる。
ジタルコンバーゼンス装置が現在イニシャライズ期間中
であるかどうか判断し、CPU動作期間切り替え回路1
にイニシャライズ期間判別信号4を出力する。CPU動
作期間切り替え回路1は入力されたイニシャライズ期間
判別信号4に従って、第2図に示すようなCPU動作指
示信号5Aを出力する。CPU動作指示信号5Aはイニ
シャライズ期間中であればCPU14を常に動作させ、
通常動作期間であれば垂直のブランキング期間内だけC
PU14を動作させる。
以上のように本構成は制御部13にCPU動作期間切り
替え回路1とイニシャライズ期間判別回路2を追加する
ことでCPU14の動作期間を切り替えることが可能と
なるので、電源を入れた後のイニシャライズ期間を従来
よりもかなり短くすることが可能となりすみやかにディ
ジタルコンバーゼンス装置を立ち上げることができ、し
かもイニシャライズ期間終了後は従来のディジタルコン
バーゼンス装置と同様画面に影響を与えずに各調整点の
コンバーゼンス補正量を変更したり、コンバーゼンス補
正動作を行うことができる。
替え回路1とイニシャライズ期間判別回路2を追加する
ことでCPU14の動作期間を切り替えることが可能と
なるので、電源を入れた後のイニシャライズ期間を従来
よりもかなり短くすることが可能となりすみやかにディ
ジタルコンバーゼンス装置を立ち上げることができ、し
かもイニシャライズ期間終了後は従来のディジタルコン
バーゼンス装置と同様画面に影響を与えずに各調整点の
コンバーゼンス補正量を変更したり、コンバーゼンス補
正動作を行うことができる。
発明の効果
以上のように本発明は、制御部にイニシャライズ期間判
別回路、CPU動作期間切り替え回路を追加することで
、通常動作時には影響を与えずに、電源を入れた後のイ
ニシャライズ期間を従来よりもかなり短くすることが可
能となりすみやかにディジタルコンバーゼンス装置を立
ち上げることができる。
別回路、CPU動作期間切り替え回路を追加することで
、通常動作時には影響を与えずに、電源を入れた後のイ
ニシャライズ期間を従来よりもかなり短くすることが可
能となりすみやかにディジタルコンバーゼンス装置を立
ち上げることができる。
第1図は本発明の一実施例におけるディジタルコンバー
ゼンス装置の制御部内にあるCPU動作期間切り替え部
を示す機能ブロック図、第2図は本発明の一実施例にお
けるディジタルコンバーゼンス装置のCPUの動作期間
を示す説明図、第3図は従来のディジタルコンバーゼン
ス装置のCPUの動作期間を示す説明図、第4図はディ
ジタルコンバーゼンス装置のブロック図、第5図はコン
バーゼンス調整用信号であるクロスハツチの映出状態を
示す正面図である。 1・・・・・・CPU動作期間切り替え回路、2・・・
・・・イニシャライズ期間判別回路、3・・・・・・垂
直のブランキング信号入力部、4・・・・・・イニシャ
ライズ期間判別信号、5・・・・・・cpu動作指示信
号出力部、6・・・・・・垂直のブランキング信号、7
・・・・・・垂直のブランキング期間、8・・・・・・
垂直走査期間、9・・・・・・イニシャライズ期間、1
0・・・・・・通常動作期間、11・・・・・・マイコ
ン動作期間、12・・・・・・マイコン停止期間、13
・・・・・・制御部、14・・・・・・CPU、15・
・・・・・1フレームランダムアクセスメモリ、16・
・・・・・不揮発性1フレームメモリ、17・・・・・
・データバッファ用メモリ、18・・・・・・コントロ
ールパネル、19・・・・・・D/A![,20・・・
・・・LPF、21・・・・・・増幅器、22・・・・
・・コンバーゼンス補正信号出力端子、23・・・・・
・コンバーゼンス調整用信号端子、24・・・・・・水
平同期信号入力端子、25・・・・・・垂直同期信号入
力端子、26・・・・・・クロック入力端子。
ゼンス装置の制御部内にあるCPU動作期間切り替え部
を示す機能ブロック図、第2図は本発明の一実施例にお
けるディジタルコンバーゼンス装置のCPUの動作期間
を示す説明図、第3図は従来のディジタルコンバーゼン
ス装置のCPUの動作期間を示す説明図、第4図はディ
ジタルコンバーゼンス装置のブロック図、第5図はコン
バーゼンス調整用信号であるクロスハツチの映出状態を
示す正面図である。 1・・・・・・CPU動作期間切り替え回路、2・・・
・・・イニシャライズ期間判別回路、3・・・・・・垂
直のブランキング信号入力部、4・・・・・・イニシャ
ライズ期間判別信号、5・・・・・・cpu動作指示信
号出力部、6・・・・・・垂直のブランキング信号、7
・・・・・・垂直のブランキング期間、8・・・・・・
垂直走査期間、9・・・・・・イニシャライズ期間、1
0・・・・・・通常動作期間、11・・・・・・マイコ
ン動作期間、12・・・・・・マイコン停止期間、13
・・・・・・制御部、14・・・・・・CPU、15・
・・・・・1フレームランダムアクセスメモリ、16・
・・・・・不揮発性1フレームメモリ、17・・・・・
・データバッファ用メモリ、18・・・・・・コントロ
ールパネル、19・・・・・・D/A![,20・・・
・・・LPF、21・・・・・・増幅器、22・・・・
・・コンバーゼンス補正信号出力端子、23・・・・・
・コンバーゼンス調整用信号端子、24・・・・・・水
平同期信号入力端子、25・・・・・・垂直同期信号入
力端子、26・・・・・・クロック入力端子。
Claims (1)
- カラーテレビジョン受像機の画面に水平方向及び垂直方
向に複数のコンバーゼンス調整点を有するようにコンバ
ーゼンス補正用パターンを発生する手段と、前記コンバ
ーゼンス調整点の位置情報をデータバッファ用ランダム
アクセスメモリに入力する手段と、指定した調整点の補
正量をデータバッファ用ランダムアクセスメモリと不揮
発性1フレームメモリの対応するアドレスに書き込む手
段と、すべての走査線に対応した補正量を前記データバ
ッファ用ランダムアクセスメモリより読み出した調整点
の補正データにより近似計算で求め1フレームランダム
アクセスメモリの前記走査線に対応するアドレスに書き
込む手段と、一度電源を切った後に再び電源を入れたと
きからバックアップ用の不揮発性1フレームメモリから
データバッファ用ランダムアクセスメモリに移された各
調整点の補正量より近似計算によって全走査線の補正量
を求め1フレームランダムアクセスメモリに書き込むま
でのイニシャライズ期間を判別し判別信号を出力する手
段と、前記の判別信号によってCPUの動作期間を切り
替える手段を備え、イニシャライズ期間中であればCP
Uを常に動かし、通常動作期間中であればCPUの動作
期間を垂直のブランキング期間内に設定するようにした
ことを特徴とするディジタルコンバーゼンス装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63307995A JPH02154594A (ja) | 1988-12-06 | 1988-12-06 | ディジタルコンバーゼンス装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63307995A JPH02154594A (ja) | 1988-12-06 | 1988-12-06 | ディジタルコンバーゼンス装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02154594A true JPH02154594A (ja) | 1990-06-13 |
Family
ID=17975637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63307995A Pending JPH02154594A (ja) | 1988-12-06 | 1988-12-06 | ディジタルコンバーゼンス装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02154594A (ja) |
-
1988
- 1988-12-06 JP JP63307995A patent/JPH02154594A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5216497A (en) | Digital convergence apparatus including an extrapolating circuit | |
| US5671025A (en) | Digital convergence correcting method and apparatus adopting the same | |
| JPH02154594A (ja) | ディジタルコンバーゼンス装置 | |
| JPS5850882A (ja) | デイジタルコンバ−ゼンス装置 | |
| JPS6359191A (ja) | デイジタルコンバ−ゼンス装置 | |
| JPH0126234B2 (ja) | ||
| JPS60130288A (ja) | ディジタルコンバ−ゼンス装置 | |
| JPH03178290A (ja) | ディジタルコンバーゼンス装置 | |
| JP2502516B2 (ja) | コンバ−ゼンス自動調整装置 | |
| JPH02154593A (ja) | ディジタルコンバーゼンス装置 | |
| JPH0349493A (ja) | ディジタルコンバーゼンス装置 | |
| JPS62193475A (ja) | デイジタルコンバ−ゼンス装置 | |
| JPH0349494A (ja) | ディジタルコンバーゼンス装置 | |
| EP0817505A2 (en) | Digital convergence system | |
| JPH0244989A (ja) | ディジタルコンバーゼンス装置 | |
| JPH0381355B2 (ja) | ||
| JP2646762B2 (ja) | デイジタルコンバーゼンス装置 | |
| JPS58154989A (ja) | デイジタルコンバ−ゼンス装置 | |
| JPH0244988A (ja) | ディジタルコンバーゼンス装置 | |
| JPS62245790A (ja) | デイジタルコンバ−ゼンス装置 | |
| JPS62245791A (ja) | デイジタルコンバ−ゼンス装置 | |
| JPH0654987B2 (ja) | デイジタルコンバ−ゼンス装置 | |
| JPS62193476A (ja) | デイジタルコンバ−ゼンス装置 | |
| JP3337151B2 (ja) | ディジタルコンバーゼンス補正装置を有するディスプレイ装置 | |
| JP2564002B2 (ja) | ディジタルコンバーゼンス補正装置 |