JPH02155205A - Laminated type electronic part - Google Patents

Laminated type electronic part

Info

Publication number
JPH02155205A
JPH02155205A JP31075188A JP31075188A JPH02155205A JP H02155205 A JPH02155205 A JP H02155205A JP 31075188 A JP31075188 A JP 31075188A JP 31075188 A JP31075188 A JP 31075188A JP H02155205 A JPH02155205 A JP H02155205A
Authority
JP
Japan
Prior art keywords
internal electrode
parallel
partition walls
green sheets
element body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31075188A
Other languages
Japanese (ja)
Inventor
Hiroyuki Takeuchi
宏幸 竹内
Haruhisa Isoda
磯田 治久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP31075188A priority Critical patent/JPH02155205A/en
Publication of JPH02155205A publication Critical patent/JPH02155205A/en
Pending legal-status Critical Current

Links

Landscapes

  • Coils Or Transformers For Communication (AREA)

Abstract

PURPOSE:To remove the nose sections of partition walls, and to expose the leading-out end sections of an internal electrode having excellent conductive performance by projecting and forming the partition walls for mutually isolating grooves in parallel among the grooves shaped in parallel with both end faces of an element assembly and barrel-polishing the element assembly. CONSTITUTION:The element assembly 3 of a chip inductor 1 is formed by integrally baking a plurality of magnetic substance green sheets mutually laminated through an internal electrode 2, and a plurality of grooves 10 orthogonal in the direction of the laminating of the green sheets are shaped in parallel with both end faces of the green sheets. External electrodes 4 continued with the internal electrode 2 are formed at both end sections of the element assembly 3. When the laminated single body is baked integrally and barrel-polished, the nose sections of the partition walls 11 shaped in parallel with both end faces of the single body are removed, and the leading-out end sections 8 of the internal electrode 2 having excellent conductive performance are exposed from the nose sections of the partition walls 11. When the external electrodes 4 are formed at both end sections, the leading-out edges of the internal electrode 2 and the external electrodes 4 are connected for continuity.

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は積層型電子部品に係り、詳しくは、その素体の
外部@、極が形成される端面の形状に関する。
DETAILED DESCRIPTION OF THE INVENTION <Industrial Application Field> The present invention relates to a laminated electronic component, and more particularly to the shape of the external @ of the element body and the end face where the pole is formed.

〈従来の技術〉 従来から、この種の積層型電子部品の一例としては、第
4図で示すような概略構造を有する積層型チップインダ
クタlが知られている。このチップインダクタ1は、内
部電極2を介して積層された複数枚の磁性体(フェライ
ト)グリーンシートが一体焼成されてなる素体3を備え
たものであって、その両端部それぞれには内部T!1極
2と導通する外部電極4が形成されている。
<Prior Art> As an example of this type of multilayer electronic component, a multilayer chip inductor l having a schematic structure as shown in FIG. 4 has been known. This chip inductor 1 includes an element body 3 formed by integrally firing a plurality of magnetic (ferrite) green sheets laminated with internal electrodes 2 interposed therebetween, and each end of the element body 3 has an internal T ! An external electrode 4 that is electrically connected to one pole 2 is formed.

ところで、このようなチップインダクタlを製作する際
には、その多数個を同時に一括して製作するのが一般的
となっている。そこで、その製作にあたっては、まず、
第5図の要部分解斜視図で示すように、各チップインダ
クタ1における内部電極2に対応する所定形状の導電ペ
ースト層5が表面上に多数印刷形成された磁性体グリー
ンシート6と、表裏面に何も印刷されていない複数枚の
磁性体グリーンシート7とをそれぞれ用意する。
By the way, when manufacturing such chip inductors 1, it is common to manufacture a large number of them at the same time. Therefore, in producing it, first,
As shown in the exploded perspective view of a main part in FIG. 5, a magnetic green sheet 6 has a magnetic green sheet 6 on which a large number of conductive paste layers 5 of a predetermined shape corresponding to the internal electrodes 2 of each chip inductor 1 are printed, and A plurality of magnetic green sheets 7 on which nothing is printed are prepared.

なお、この導電ペースト層5は、通常、銀や銀パラジウ
ムなどのペーストを用いて形成される。そして、導電ペ
ースト層5が形成された磁性体グリーンシート6の上下
それぞれに他の磁性体グリーンシート7を所定枚数ずつ
積層したのち、これらの全体を上下方向に沿って加圧し
、多数の素体3を形成するための母材となる一体化され
た積層体を構成する。
Note that this conductive paste layer 5 is usually formed using a paste of silver, silver palladium, or the like. Then, after laminating a predetermined number of other magnetic green sheets 7 on top and bottom of the magnetic green sheet 6 on which the conductive paste layer 5 is formed, the whole is pressurized in the vertical direction to form a large number of element bodies. This constitutes an integrated laminate that serves as a base material for forming No. 3.

つぎに、一体化された積層体を第5図の仮想線で示す形
状に沿って切断することにより、個々のチップインダク
タ1に対応する多数の#IN単体を形成したうえ、これ
らの積層単体のそれぞれを所定温度で一体焼成すること
によって素体3を形成する。さらに、このようにして得
られた素体3に対してバレル研磨を施したのち、この素
体3の両端部それぞれに導電ペーストを焼き付けること
によって外部電極4を形成する。このことにより、素体
3の各端面に露出した内部電極2の引き出し端縁と外部
電極4とが、互いに接続されて導通ずることになる。
Next, by cutting the integrated laminate along the shape shown by the imaginary line in FIG. The element body 3 is formed by integrally firing each at a predetermined temperature. Furthermore, after performing barrel polishing on the element body 3 thus obtained, external electrodes 4 are formed by baking a conductive paste onto each of both ends of the element body 3. As a result, the leading edge of the internal electrode 2 exposed on each end face of the element body 3 and the external electrode 4 are connected to each other and conductive.

〈発明が解決しようとする課題〉 ところで、前述したようなチップインダクタlの素体3
となる積層単体を焼成する際には、第6図(a)で示す
第4図のv+−vuaに沿う断面図のように、その内部
電極2となる導電ペースト層5の引き出し端部8におけ
る外気と接する外周端縁、すなわち、引き出し端縁9に
おける銀や銀パラジウムなどの導電成分が数100μ鎖
程度の深さにわたって蒸発してしまうことになり、この
引き出し端縁9における導電性能が大きく劣化してしま
う。
<Problem to be solved by the invention> By the way, the element body 3 of the chip inductor l as described above
When firing the laminated single body that will become The conductive components such as silver and silver palladium at the outer peripheral edge in contact with the outside air, that is, the pull-out edge 9, will evaporate to a depth of several 100 microns, and the conductive performance at the pull-out edge 9 will be greatly degraded. Resulting in.

そのため、このような状態で外部電極4を形成した場合
には、内部電極2の引き出し端部8と外部電極4との良
好な導通が得られなくなってしまう。
Therefore, if the external electrode 4 is formed in such a state, good electrical conduction between the extended end 8 of the internal electrode 2 and the external electrode 4 will not be obtained.

そこで、このような内部電極2の劣化した引き出し端縁
9を除去し、その内側の良好な導電性能を有する引き出
し端部8を素体3の端面に露出させるべく前述したバレ
ル研磨が施されることになる。しかし、通常のバレル研
磨によっては、第6図(b)で拡大して示すように、素
体3の角(エツジ)部3aのみが除去されるに過ぎず、
内部電極2の引き出し端部8は除去された角部3aから
部分的にしか露出しない、そのため、通常のバレル研磨
を施すことによって形成されたチップインダクタ1にお
いては、その内部電極2と外部電極4との接触状態が不
安定となる結果、信顛性が悪化してしまうという不都合
があった。なお、素体3に対して長時間にわたるバレル
研磨を施せば、内部電極2の引き出し端縁9をすべて除
去することも可能であるが、この場合には、素体3の角
部3aが除去され過ぎてしまい、プリント配線基板など
に対する実装時の安定性が悪くなるという別異の不都合
が生じることになっていた。
Therefore, the above-mentioned barrel polishing is performed in order to remove the deteriorated lead-out edge 9 of the internal electrode 2 and expose the inner lead-out end 8 having good conductivity to the end face of the element body 3. It turns out. However, by ordinary barrel polishing, only the corner (edge) portion 3a of the element body 3 is removed, as shown in an enlarged view in FIG. 6(b).
The drawn end 8 of the internal electrode 2 is only partially exposed from the removed corner 3a. Therefore, in the chip inductor 1 formed by ordinary barrel polishing, the internal electrode 2 and the external electrode 4 are There was an inconvenience in that reliability deteriorated as a result of unstable contact conditions. Note that if barrel polishing is performed on the element body 3 for a long time, it is possible to remove all the lead-out edges 9 of the internal electrodes 2, but in this case, only the corner portions 3a of the element body 3 are removed. This results in an additional problem of poor stability during mounting on a printed wiring board or the like.

本発明はかかる従来の不都合を解消すべく創案されたも
のであって、内部電極と外部電極との間における良好な
接触状態を確保することができ、信幀性の向上を図るこ
とが可能な積層型電子部品の堤供を目的としている。
The present invention was devised to eliminate such conventional disadvantages, and is capable of ensuring a good contact state between the internal electrode and the external electrode, and improving reliability. The purpose is to supply laminated electronic components.

〈課題を解決するための手段〉 本発明は、このような目的を達成するために、内部電極
を介して積層された複数枚のグリーンシートが一体焼成
されてなる素体を備え、がっ、その両端部に前記内部電
極と導通する外部電極を形成してなる積層型電子部品に
おいて、前記内部電極の引き出し端縁が露出する前記素
体の両端面それぞれに、前記グリーンシートの積層方向
と直交する複数の凹溝を並列形成したものである。
<Means for Solving the Problems> In order to achieve the above object, the present invention includes an element body formed by integrally firing a plurality of green sheets laminated with internal electrodes interposed therebetween; In a laminated electronic component in which external electrodes that are electrically connected to the internal electrodes are formed at both ends thereof, each end face of the element body, where the lead-out edges of the internal electrodes are exposed, is provided at right angles to the stacking direction of the green sheets. A plurality of grooves are formed in parallel.

く作用〉 上記構成によれば、素体の両端面それぞれに並列形成さ
れた凹溝間には、これらを互いに分離するための仕切り
壁が突出して並列形成されることになる。そこで、この
素体に対してバレル研磨を施した場合には、これらの仕
切り壁の先端部それぞれが除去されることになる結果、
除去された仕切り壁の先端部それぞれからは良好な導電
性能を存する内部電極の引き出し端部が露出することに
なる。
Effects> According to the above configuration, partition walls for separating the grooves from each other are formed in parallel and protrude between the grooves formed in parallel on both end faces of the element body. Therefore, when barrel polishing is applied to this element, the tips of each of these partition walls will be removed.
The drawn-out ends of the internal electrodes, which have good conductivity, are exposed from the respective tips of the removed partition walls.

〈実施例〉 以下、本発明を積層型電子部品としての積層型チップイ
ンダクタに適用し、その一実施例を図面に基づいて説明
する。
<Example> Hereinafter, the present invention will be applied to a multilayer chip inductor as a multilayer electronic component, and one example thereof will be described based on the drawings.

第1図は積層型チップインダクタ全体の概略構造を示す
一部省略斜視図であり、第2図(a) 、 (b)はそ
の■−■線に沿う断面図である。なお、本実施例に係る
チップインダクタの全体構造は、その素体の端面形状を
除き、従来例と基本的に異ならないので、第1図および
第2図において第4図ないし第6図と互いに同一もしく
は相当する部分については同一符号を付している。
FIG. 1 is a partially omitted perspective view showing a schematic structure of the entire multilayer chip inductor, and FIGS. 2(a) and 2(b) are cross-sectional views taken along line 1--2. The overall structure of the chip inductor according to this embodiment is basically the same as that of the conventional example except for the end face shape of the element body, so FIGS. 1 and 2 are different from those in FIGS. 4 to 6. Identical or corresponding parts are given the same reference numerals.

本実施例に係るチップインダクタ1の素体3は、内部電
極2を介して互いに積層された複数枚の磁性体グリーン
シート6.7(第5図参照)が一体焼成されてなるもの
であり、その両端面それぞれにはグリーンシート6.7
のa層方向と直交する複数の凹溝10が並列形成されて
いる。そして、この素体3の両端部それぞれには、内部
電極2と導通ずる外部電極4が形成されている。
The element body 3 of the chip inductor 1 according to this embodiment is formed by integrally firing a plurality of magnetic green sheets 6.7 (see FIG. 5) that are laminated with each other via the internal electrodes 2. Green sheet 6.7 on each end face
A plurality of grooves 10 are formed in parallel, perpendicular to the a-layer direction. External electrodes 4 that are electrically connected to the internal electrodes 2 are formed at both ends of the element body 3, respectively.

ところで、本実施例に係るチップインダクタ1の素体3
も前述した従来例と同様の手順によって形成されるが、
本実施例における一体化された積層体から素体3となる
積層単体を切り出す際には、第3図で示すようなカッタ
ー20、すなわち、いわゆるジグザグの波形状刃21を
有するカッター20が用いられ、このカッター20によ
って積層単体の両端面がそれぞれ切り出されるようにな
っている。
By the way, the element body 3 of the chip inductor 1 according to this embodiment
is also formed by the same procedure as the conventional example described above,
In this embodiment, when cutting out the single laminate that will become the element body 3 from the integrated laminate, a cutter 20 as shown in FIG. 3, that is, a cutter 20 having a so-called zigzag wave-shaped blade 21 is used. The cutter 20 is adapted to cut out both end faces of the single laminate.

したがって、このカッター20を用いて切り出された積
層単体の両端面それぞれには、カッター20の波形状刃
21に対応した形状、例えば、略三角形の断面形状を有
する複数の凹溝10が互いに並列して形成されることに
なる。そして、これらの凹tJ$10が形成されると同
時に、これらの両端面それぞれの並列形成された凹溝1
0間には、これらを互いに分離する略三角形の断面形状
を有する仕切り壁11が突出して並列形成されることに
なる。なお、この凹溝10および仕切り壁11それぞれ
の断面形状は、上記形状に限定されるものではなく、カ
ッター20の刃21形状を選択することによって変更可
能であることはいうまでもない。また、この積層単体の
側面は、通常の平面形状刃を存するカッター(図示して
いない)によって切り出されるようになっている。
Therefore, a plurality of concave grooves 10 each having a shape corresponding to the wavy blade 21 of the cutter 20, for example, a substantially triangular cross-sectional shape, are arranged in parallel with each other on both end faces of the laminated single body cut out using the cutter 20. It will be formed by At the same time as these recesses tJ$10 are formed, the recess grooves 1 formed in parallel on both end faces are
Partition walls 11 having a substantially triangular cross-sectional shape that separate these from each other are formed in parallel in a protruding manner between the two. It goes without saying that the cross-sectional shapes of each of the groove 10 and the partition wall 11 are not limited to the above-mentioned shapes, but can be changed by selecting the shape of the blade 21 of the cutter 20. Further, the side surface of this laminated single body is cut out by a cutter (not shown) having a normal planar blade.

そして、このようにして構成された積層単体を一体焼成
すれば、この焼成の際、第2図(a)で示すように、素
体3の内部電極2となる導電ベースト層5の引き出し端
縁9における銀や銀パラジウムなどの導電成分が数10
0μm程度の深さにわたって蒸発してしまうことになる
。ところが、この素体3に対してバレル研磨を施せば、
第2図(b)で拡大して示すように、その両端面それぞ
れに並列形成された仕切り壁11の先端部それぞれが従
来例における角部3aと同様にして除去されることにな
る結果、除去された仕切り壁11の先端部それぞれから
は良好な導電性能を有する内部電極2の引き出し端部8
が露出してくることになる。そこで、この素体3の両端
部それぞれに導電ペーストを焼き付けることによって外
部電11i4を形成すれば、素体3の各端面に露出した
内部電極2の引き出し端縁と外部電極4とが互いに接続
されて導通することになる。
Then, if the laminated single body constructed in this way is integrally fired, as shown in FIG. The conductive components such as silver and silver palladium in 9 are several 10
This results in evaporation over a depth of approximately 0 μm. However, if barrel polishing is applied to this element 3,
As shown in an enlarged view in FIG. 2(b), the tips of the partition walls 11 formed in parallel on both end faces of the partition walls 11 are removed in the same manner as the corner portions 3a in the conventional example. The leading ends 8 of the internal electrodes 2 having good conductivity are drawn from the respective tips of the partition walls 11.
will be exposed. Therefore, if the external electrodes 11i4 are formed by baking a conductive paste on each end of the element 3, the leading edge of the internal electrode 2 exposed on each end face of the element 3 and the external electrode 4 will be connected to each other. This results in conduction.

なお、以上の説明においては、本発明に係る積層型電子
部品がチップインダクタ1であるものとして説明してい
るが、これに限定されるものではなく、例えば、複数枚
の誘電体グリーンシートを積層・焼成することによって
形成されるチップコンデンサなどについても適用可能で
あることはいうまでもない。
Although the above description assumes that the multilayer electronic component according to the present invention is the chip inductor 1, the chip inductor 1 is not limited to this, and for example, a plurality of dielectric green sheets may be stacked. - It goes without saying that it is also applicable to chip capacitors formed by firing.

〈発明の効果〉 以上説明したように、本発明に係る積層型電子部品によ
れば、内部電極を介して積層された複数枚のグリーンシ
ートが一体焼成されてなる素体における内部電極の引き
出し端縁が露出する両端面それぞれに、グリーンシート
の積層方向に沿って並列配置された複数の凹溝を形成し
ているので、これらの凹溝間にはこれらを互いに分離す
るための仕切り壁が突出して並列形成されることになる
<Effects of the Invention> As explained above, according to the laminated electronic component according to the present invention, the lead-out end of the internal electrode in the element body is formed by integrally firing a plurality of green sheets laminated with internal electrodes interposed in between. A plurality of grooves arranged in parallel along the stacking direction of the green sheets are formed on each end surface where the edges are exposed, so a partition wall protrudes between these grooves to separate them from each other. They will be formed in parallel.

そこで、この素体に対してバレル研磨を施せば、これら
の仕切り壁の先端部それぞれが除去されることになり、
除去された仕切り壁の先端部からは良好な導電性能を有
する内部電極の引き出し端部が露出することになる。し
たがって、この素体の両端面それぞれに外部電臘を形成
した場合には、内部電極と外部電極とが互いに複数個所
で接触することになる結果、両者の良好な接触状態が得
られることになり、その信頼性の向上が図れることにな
る。
Therefore, if barrel polishing is applied to this element, the tips of each of these partition walls will be removed.
The drawn-out end portions of the internal electrodes having good conductive performance are exposed from the removed tip portions of the partition walls. Therefore, if external electrodes are formed on each end face of this element, the internal electrode and external electrode will come into contact with each other at multiple locations, resulting in good contact between the two. , its reliability can be improved.

また、本発明によれば、素体の端面と外部電権との接触
面積が従来例よりも増えるので、両者の接着強度が強く
なるという別異の利点もある。
Further, according to the present invention, since the contact area between the end face of the element body and the external electric power source is increased compared to the conventional example, there is another advantage that the adhesive strength between the two is increased.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図ないし第3図は本発明の実施例に係り、第1図は
チップインダクタ全体の概略構造を示す一部省略斜視図
、第2図(a) 、 (b)はその■−■線に沿う断面
図であり、第3図は積層単体の切断にあたって用いられ
るカッターの斜視図である。 また、第4図ないし第6図は従来例に係り、第4図はチ
ップインダクタ全体の概略構造を示す一部省略斜視図、
第5図は積層体の要部分解斜視図であり、第6 r;!
J (a) 、 (b)は第4図のVl−Vl線に沿う
断面図である。 図における符号lはチップインダクタ(積層型電子部品
)、2は内部電極、3は素体、4は外部電極、6.7は
グリーンシート、10は凹溝である。
1 to 3 relate to embodiments of the present invention, FIG. 1 is a partially omitted perspective view showing the general structure of the entire chip inductor, and FIGS. 2(a) and 2(b) are its ■-■ lines. FIG. 3 is a perspective view of a cutter used for cutting a single laminated body. 4 to 6 relate to a conventional example, and FIG. 4 is a partially omitted perspective view showing a schematic structure of the entire chip inductor;
FIG. 5 is an exploded perspective view of the main parts of the laminate;
J(a) and (b) are cross-sectional views taken along the line Vl-Vl in FIG. 4. In the figure, reference numeral 1 is a chip inductor (multilayer electronic component), 2 is an internal electrode, 3 is an element body, 4 is an external electrode, 6.7 is a green sheet, and 10 is a groove.

Claims (1)

【特許請求の範囲】[Claims] (1)内部電極を介して積層された複数枚のグリーンシ
ートが一体焼成されてなる素体を備え、かつ、その両端
部に前記内部電極と導通する外部電極を形成してなる積
層型電子部品において、前記内部電極の引き出し端縁が
露出する前記素体の両端面それぞれに、前記グリーンシ
ートの積層方向と直交する複数の凹溝を並列形成したこ
とを特徴とする積層型電子部品。
(1) A laminated electronic component comprising an element body formed by integrally firing a plurality of green sheets laminated via internal electrodes, and having external electrodes connected to the internal electrodes formed at both ends of the element body. A multilayer electronic component, characterized in that a plurality of concave grooves perpendicular to the stacking direction of the green sheets are formed in parallel on each of both end faces of the element body where the lead edges of the internal electrodes are exposed.
JP31075188A 1988-12-07 1988-12-07 Laminated type electronic part Pending JPH02155205A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31075188A JPH02155205A (en) 1988-12-07 1988-12-07 Laminated type electronic part

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31075188A JPH02155205A (en) 1988-12-07 1988-12-07 Laminated type electronic part

Publications (1)

Publication Number Publication Date
JPH02155205A true JPH02155205A (en) 1990-06-14

Family

ID=18009045

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31075188A Pending JPH02155205A (en) 1988-12-07 1988-12-07 Laminated type electronic part

Country Status (1)

Country Link
JP (1) JPH02155205A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022109327A (en) * 2019-09-30 2022-07-27 株式会社村田製作所 coil parts
US11657952B2 (en) 2019-09-30 2023-05-23 Murata Manufacturing Co., Ltd. Coil component
JP2023120748A (en) * 2022-02-18 2023-08-30 株式会社トーキン Inductor and inductor manufacturing method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022109327A (en) * 2019-09-30 2022-07-27 株式会社村田製作所 coil parts
US11657952B2 (en) 2019-09-30 2023-05-23 Murata Manufacturing Co., Ltd. Coil component
JP2023120748A (en) * 2022-02-18 2023-08-30 株式会社トーキン Inductor and inductor manufacturing method

Similar Documents

Publication Publication Date Title
JPH0635462Y2 (en) Multilayer capacitor
JP3039538B1 (en) Multilayer inductor
JP5035318B2 (en) Multilayer capacitor
JP3201309B2 (en) Laminated coil and method of manufacturing the same
JPH10144526A (en) Laminated chip inductor
JPH1197244A (en) Laminated inductor
JP4287807B2 (en) Multilayer capacitor
JP2000195754A (en) Multilayer ceramic chip capacitor array and method of manufacturing the same
JPH02155205A (en) Laminated type electronic part
JP2784863B2 (en) Multilayer capacitors
JP2000195742A (en) Multilayer ceramic capacitors
JP2000277381A (en) Multi-layer type multilayer ceramic capacitor
JPH01127231U (en)
JP2000151324A (en) Laminated type noise filter
JPH0396205A (en) Laminated capacitor
JPH0314209A (en) Laminated electronic part
JP2784862B2 (en) Multilayer capacitors
JPH06244057A (en) Element assembly for feedthrough capacitor
JP2000049035A (en) Multilayer ceramic capacitors
JPH1140449A (en) Laminated ceramic electronic parts, and manufacture assembly and thereof
JP2002343640A (en) Laminated ceramic electronic component
JP3384309B2 (en) Manufacturing method of multiple electronic components
JPH0487623U (en)
JPS6320112Y2 (en)
JP2700833B2 (en) Ceramic composite electronic component and method of manufacturing the same