JPH02155456A

JPH02155456A - ダブルゲートｉｇｂｔのゲート駆動回路

Info

Publication number: JPH02155456A
Application number: JP63306895A
Authority: JP
Inventors: Chihiro Okatsuchi; 千尋岡土
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1988-12-06
Filing date: 1988-12-06
Publication date: 1990-06-14
Anticipated expiration: 2012-06-25
Also published as: JP2624809B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の目的〕（産業上の利用分野）本発明はＩ　Ｇ　Ｂ　Ｔ　（Ｉｎｓｕｌａｔｅｄ　Ｇａ
ｔｅ　［３ｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ）の駆動
回路に係り、特にターンオフ時間を短縮するに有利なダ
ブルゲートＩＧＢＴのゲート駆動回路に関する。

（従来の技術）従来の一般的なＩＧＢＴを第３図（ａ）に示す。

このＴＧＢＴはエミッタ（Ｅ）に対するゲート（Ｇ）の
電圧ＶＧＥを正電圧にすることによりコレクタ（Ｃ）と
エミッタ（Ｅ）間が導通してオンし、ＶＧＥを負又は零
電圧にすることによりオフする。即ち第３図（ｂ）のよ
うにｔ□〜ｔ１間でＶＧＥを正にすることによりＩＧＢ
Ｔはオンする。

ところで、ＩＧＢＴは導電変調を利用している素子であ
るので、ターンオフ速度を早くするとオン時の電圧降下
が増大する欠点がある。そこで第４図（ａ）に示すよう
なダブルゲートＩＧＢＴが本出願人により提案（特願昭
６２−３０４６３５）されている。

このダブルゲートＩＧＢＴは、ターンオフの直前に、ア
ノードショート構造を形成するため、第２ゲート（Ｇ２
）が設けられている。すなわち、第４図（ｂ）のように
ターンオフさせる直前の時刻ｔ２においてコレクタ（Ｃ
）に対する第２ゲートＣＧ、）の電圧■６□。を正にし
、アノードショート構造とし、蓄積キャリアを速やかに
消滅させ、時刻ｔ３において、第１ゲート（Ｇ４）とエ
ミッタ（Ｅ）間型圧ＶＧ１Ｅを零又は負にしてＩＧＢＴ
ターンオフさせる。これによりＩＧＢＴの飽和電圧（ｆ
ｆｉ圧降下）を、低くして、しかもターンオフ速度の早
い動作をさせることができる。ｔ２とｔ、の時間は１〜
２ＩＪｓ前後が適当とされている。なお１時刻ｔ１はＩ
ＧＢＴのオンのタイミングであり、ＶＧｚ　Ｑは零又は
負にＶＧｔ　Ｅ！は、正電圧にする必要がある。又、Ｉ
ＧＢＴがターンオフした後はＶＧｚ　Ｃを正に保つ必要
は無く零電圧でもよい。

このようなダブルゲートＩＧＢＴを駆動する回路として
、第５図に示すように、第１ゲートの駆動回路と全く同
じ回路を第２ゲートに適用することが考えられる。

第５図の構成と動作を説明する。

ＩＧＢＴ駆動信号ｅを端子１に加え、非反転アンプ２の
出力ｖ１により抵抗２６を介して、フォトカプラ２５の
発光ダイオードに電流を流す、ｆ！！圧ｖ１は反転アン
プ３を介して、オフデイレイ回路４の出力ｖ２により抵
抗６を介してフォトカプラ５の発光ダイオードに電流を
流す。

フォトカプラ５の受光側トランジスタに電流が流れると
トランジスタ８がオン、トランジスタ１０がオフ、トラ
ンジスタ１２がオフ、トランジスタ１３がオフして、Ｉ
ＧＢＴ１８の第１ゲート（Ｇ、）とエミッタ（Ｅ）間に
抵抗１４を介して正電源１５の電圧が印加され−ｖＧｘ
Ｂは正となる。

フォトカプラ５の発光ダイオード部の電流が零になると
、フォトカプラ５のトランジスタはオフし、トランジス
タ８がオフ、トランジスタ１０がオン、トランジスタ１
３がオン、トランジスタ１２がオフして、負電源１６の
電圧が抵抗１４を介して印加されＶＧｔ　Ｑは負になる
。

第２ゲートの駆動回路は、第１ゲートの駆動回路と全く
同じように構成されている。

上記構成による作用を第６図のタイミング図を用いて説
明する。

駆動信号ｅ、及びアンプ２の出力電圧ｖ１が時刻ｔ、で
“ＯＰＩから“１″に変化しオフデイレイ回路４の出力
ｖ２は　＃　ｌ　ＩＩから１１０１１に変化する。これ
によりフォトカプラ２５はオフ、フォトカプラ５はオン
し１時刻ｔ２において第１ゲート電圧ＶＧＩ　［！は負
から正に、第２ゲート電圧ＶＧｚ。は正から負に変化し
、ＥＧＢＴはオン状態へ変化する。なお、ｔＪはフォト
カプラ、トランジスタ等の動作遅れ時間で定まり、一般
に１〜２μｓを必要とする。

次に、時刻ｔ１においてｅおよびｖ２がＩｔ　Ｉ　ＩＩ
から１１０　ＩＩに変化すると、ＩＧＩ３Ｔの第２ゲー
ト電圧ＶＧＺ　Ｑは、動作遅れのため時刻ｔ、において
負から正に変化し、前述した、アノードショートモード
へ移行する。

一方、■２はオフデイレイ回路４の遅れにより時刻ｔ４
において、“０″からＩｔ　Ｌ　ＩＩに変化しフォトカ
プラ５をオフさせ、動作遅れのため時刻し６において、
ＩＧＢＴの第１ゲート電圧ｖＧＸ１１！を正から負に変
化させ、ＩＧＢＴをターンオフさせる。

時刻ｔ、とｔ、の遅れ時間を１〜２μｓ程度にすること
により、ダブルゲートエＧＢＴは、ターンオフの過程で
、アノードショートモードに移行した後、ターンオフモ
ードになることから、スイッチング速度を早めることが
出来る。

（発明が解決しようとする課題）上記従来の方法には２つの問題点がある。その１つは、
第１ゲートの正、食型ｇ（負電源は必ずしも必要ではな
いが）と第２ゲートの正、負電源（負電源は必ずしも必
要ではないが）と絶縁した別′？！１′ｇを必要とし１
回路が複雑で高価となり経済的にも問題がある。

その２つ目は、第６図でも明らかなように、駆動信号ｅ
は９時刻ｔ、において、ＩＧＢＴオフする信号を出して
いるにもかかわらず、わざわざ、タイムデイレイ回路に
より、１〜２１１ｓ程度遅れたＶ□の信号によりＩＧＢ
Ｔをオフさせようとしている。

わずか１〜２ノア３の駆動遅れではあるが、ＩＧＢＴの
負荷が短絡した事故においては、５〜１０ｔＩｓ以内に
オフ信号を入れ、ＩＧＢＴをオフさせないとＩＧＢＴを
保護出来ないことが知られていて、この場合の１〜２声
は事故検出回路の動作遅れも考えると、非常に重要な時
間遅れとなる。

以」〕説明したように、従来の技術で問題となっていた
、回路の複雑さと経済性の問題を解決すると同時に、タ
ーンオフ時間の遅れを短縮することを目的とする。

〔発明の構成〕

（課題を解決するだめの手段）ダブルゲートＩＧＢＴのターンオフ時、ワンショット回
路により数μｓの幅の狭いパルスをパルストランスを介
して、動作遅れの極めて小さい信号をＩＧＢＴの第２ゲ
ートに加えると同時にフォトカプラ、トランジスタ等の
動作遅れを持つ素子そのものの遅れ動作を利用して、第
１ゲートにオフｆｎ号を加えるように構成する。

（作用）パルストランスやトランジスタのオン動作は動作遅れが
極めて短いことと、第２ゲートにはターンオフ時２〜３
ｔｌｓ程度の短いパルスを加え、アノードショートモー
ドへ移行すればターンオフを早く出来ることから、ター
ンオフ信号によりワンショット回路を介してパルストラ
ンスを駆動してＩＧＢＴの第２ゲート正電圧を加え、Ｉ
ＧＢＴの第１ゲートは、ゲート駆動回路の自然の遅れを
そのまま利用することにより高速で経済的な、ダブルゲ
ートＩＧＢＴの駆動回路を実現する。

（実施例）本発明の実施例を第１図に示す。第５図と同一部分は、
同一番号を器したので説明は省略する。

駆動信号ｅは端子１に加えられ非反転アンプ２により出
力Ｖ□を得る。Ｖ工によりワンショット回路１９はワン
ショットパルスＶ、を発生し抵抗４０を介してトランジ
スタ４１を駆動し、直流電源４２の電圧をパルストラン
ス４３に印加する。ダイオード４４とゼナーダイオード
４５を逆極性にして、パルストランス４３の一次側に接
続し、パルストランスのリセット電圧を発生させる。

パルストランスの２次側は、トランジスタ４１がオンし
た時、第２ゲートＧ２が正となる様な極性で抵抗４７を
介して第２ゲート（Ｇ２）とコレクタ（Ｃ）間に接続す
る。抵抗４６はパルストランス４６に並列に接続し、第
２ゲートとコレクタ間に誘導で発生した電力を吸収する
目的で接続しである。

上記実施例の作用を第２図に従って説明する。

時刻し、において、駆動信号ｅ及びアンプ２の出力Ｖ□
が、ＩＧＢ７１８をオンすべき信号となった時、ワンシ
ョット回路１９は出力は出さない回路となっているので
、トランジスタ４１はオンせず、第２ゲートＧ２には電
圧は印加されずＶＯ２Ｃは零の状態を続ける。

一方アンブ３の出力Ｖ、は１′１′″から“０″に反転
し、フォトカプラ５の発光ダイオード部に電流が流れる
が、フォトカプラや、増幅回路のトランジスタ８．１０
．１３の動作遅れのため１時刻し２において、第２ゲー
トにはＶＧ工Ｅなる正電圧が印加され、ＴＧＢＴはオン
して低い飽和電圧となる。

次に１時刻ｔ３において、電圧ｅ、Ｖ、が１１１”から
１１０　Ｉｔに反転すると、ワンショット回路１９は■
２に示すような数μｓのワンショット信号を発生しトラ
ンジスタ４１をオンするので、パルストランス４３を介
して、ＩＧＢＴの第２ゲートにはＶＧｚ。なる正の電圧
が印加され、ダブルゲートＩＧＢＴはアノードモードに
移り、蓄積キャリアは速やかに減少する。

■よと■６□。の電圧波形には、はとんど遅れがない。

これはトランジスタ４１のオン時間は極めて早く。

パルストランスの遅れもほとんどないためである。

時刻ｔ４において、フォトカプラ５、トランジスタ８．
１２．１３の動作遅れのためＶ、信号より１〜２μｓ程
度遅れて、第１ゲート信号ＶＧＩ　ｌ！が正より負に反
転し、ダブルゲートＩＧＢＴは速やかにターンオフする
。

ＶＧｘＣは時刻ｔ、において負に反転するが、この時刻
にはＩＧＢＴはターンオフしているのでアノードショー
トモードが解消しても何ら影響はない。

時刻ｔ６においてパルストランスの鉄心はリセットされ
ているので次のパルスを受けられる状態となっている。

なお、第１ゲートと第２ゲートの遅れ時間が自然の遅れ
で充分でない時は１反転増幅器３の後はオフデイレイ回
路を追加してもよい。

また、第１ゲートにパルストランスを２個使い、交互に
オン、オフして連続パルスを供給し、オフ時にＩＧＢＴ
のゲートをトランジスタを使い短絡する回路にも応用出
来ることは説明するまでもない。

また、フォトカプラを使用した第１ゲート回路は、太陽
電池を利用した回路に置換えることも可能である。

なお、第１．第２ゲート共、負のバイアス電圧を加える
必要はない。

〔発明の効果〕

以上説明の如く、本発明によればダブルゲートの第２ゲ
ートには動作遅れがほとんどないパルストランス方式で
、狭いオフパルスを加え、第１ゲートには、オフ時、フ
ォトカプラや増幅用トランジスタの素子自体の遅れを利
用することにより。

ターンオフ時間の短い、簡単で経済的なダブルゲートＩ
ＧＢＴのゲート駆動回路を得ることができる。

【図面の簡単な説明】第１図は本発明の一実施例図、第２図は本発明の詳細な
説明するためのタイミング図、第３図は従来のＩＧＢＴ
の説明図、第４図はダブルゲートＩＧＢＴの説明図、第
５図は従来のゲート駆動回路図、′Ｐ５６図は第５図の
Ｕ５Ｊ路の動作を説明するためのタイミング図である。１・・・駆動信号　　　　　　２・・・非反転増幅器３
・・・反転増幅器　　　　　４・・・オフデイレイ５．
２５・・・フォトカプラ８．１０，１２．１３・・・トランジスタ６、７．９．
１１．１４・・・抵抗】５・・・圧電Ｒｈ６・・・負電源１８・・・ダブルゲートＩＧＢＴ１９・・・ワンショット回路　　４ｏ・・・抵抗４１・
・・トランジスタ　　　　４２・・・直流電源４３・・
・パルストランス　　　４４・・・ダイオード４５・・
・ゼナーダイオード　　４６．４７・・・抵抗代理人　
弁理士　則　近　憲　佑同　　第子丸　健第２図第　１　ｒＭ第６図（ａ、）（ｏＬンご第図第図（ｂ）Ｃｂ）第５図

Claims

【特許請求の範囲】

エミッタ側の第１ゲートとコレクタ側の第２ゲートを有
するダブルゲートＩＧＢＴ（ＩｎｓｕｌａｔｅｄＧａｔ
ｅＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ）をターンオフ
させる際に、第２ゲートにパルストランスによりパルス
状の信号を加えた後に第１ゲートにターンオフ信号を加
えることを特徴とするダブルゲートＩＧＢＴのゲート駆
動回路。