JPS5881332A - 双方向スイツチ回路 - Google Patents
双方向スイツチ回路Info
- Publication number
- JPS5881332A JPS5881332A JP56180812A JP18081281A JPS5881332A JP S5881332 A JPS5881332 A JP S5881332A JP 56180812 A JP56180812 A JP 56180812A JP 18081281 A JP18081281 A JP 18081281A JP S5881332 A JPS5881332 A JP S5881332A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- transistor
- circuit
- current
- switch circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/66—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will
- H03K17/665—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to one load terminal only
- H03K17/666—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to one load terminal only the output circuit comprising more than one controlled bipolar transistor
- H03K17/667—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to one load terminal only the output circuit comprising more than one controlled bipolar transistor using complementary bipolar transistors
Landscapes
- Inverter Devices (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はトランジスタスイッチを使用したインバータ回
路等に使用される双方向スイッチ回路に関するものであ
る。
路等に使用される双方向スイッチ回路に関するものであ
る。
従来、トランジスタスイッチを使用した双方向スイッチ
回路は、直流電源間に２つのトランジスタスイッチを直
列に接続したもので、第１図に示す構成が知られている
。その構成を図面にもとづいて説明すると、直流電源１
の間に逆極性のトランジスタスイッチ２，３が直列に接
続され、それぞれのトランジスタスイッチ２，３にはフ
ライホイールダイオード４，５が逆並列に接続されてい
る。また、トランジスタスイッチ２，３はベースドライ
ブ回路６，７によってそれぞれドライブされ、そのドラ
イブ波形はそれぞれ第２図のムとＢに示すように上側と
下側のトランジスタスイッチ２．３が同時にオンとなっ
て電源短絡をおこさないようにｔ、 、 ｔ２の切換タ
イミング時間をとるようにしている。
回路は、直流電源間に２つのトランジスタスイッチを直
列に接続したもので、第１図に示す構成が知られている
。その構成を図面にもとづいて説明すると、直流電源１
の間に逆極性のトランジスタスイッチ２，３が直列に接
続され、それぞれのトランジスタスイッチ２，３にはフ
ライホイールダイオード４，５が逆並列に接続されてい
る。また、トランジスタスイッチ２，３はベースドライ
ブ回路６，７によってそれぞれドライブされ、そのドラ
イブ波形はそれぞれ第２図のムとＢに示すように上側と
下側のトランジスタスイッチ２．３が同時にオンとなっ
て電源短絡をおこさないようにｔ、 、 ｔ２の切換タ
イミング時間をとるようにしている。
この切換タイミング時間ｔ１とｔ２は、それぞれのトラ
ンジスタスイッチ２，３のオフ時のスイッチング時のス
トレージタイムとオフ下降時間の和よりも必らず大きく
する必要がある。しかし、必要以上に大きくすると、パ
ルス幅変調にて使用した場合、特にスイッチング周波数
が高い時、制御範囲の制限を受けることになり、トラン
ジスタそのもののストレージタイムとオフ下降時間もト
ランジスタ自身のバラツキ、コレクタ電流とジャンクシ
ョン温度に対する依存性で変化するなどの点でどの値に
設定するかは大きな問題であった。
ンジスタスイッチ２，３のオフ時のスイッチング時のス
トレージタイムとオフ下降時間の和よりも必らず大きく
する必要がある。しかし、必要以上に大きくすると、パ
ルス幅変調にて使用した場合、特にスイッチング周波数
が高い時、制御範囲の制限を受けることになり、トラン
ジスタそのもののストレージタイムとオフ下降時間もト
ランジスタ自身のバラツキ、コレクタ電流とジャンクシ
ョン温度に対する依存性で変化するなどの点でどの値に
設定するかは大きな問題であった。
本発明は上述の問題点に鑑みてなされたものでトランジ
スタ自身のバラツキやコレクタ電流、ジャンクション温
度に対する依存性をも含めて、その時点でのスイッチン
グ動作において最小の切換タイミング時間にてト、ラン
ジスタスイッチをスイッチング動作させようとするもの
である。
スタ自身のバラツキやコレクタ電流、ジャンクション温
度に対する依存性をも含めて、その時点でのスイッチン
グ動作において最小の切換タイミング時間にてト、ラン
ジスタスイッチをスイッチング動作させようとするもの
である。
以下、本発明の実施例を第３図を参照して説明する。図
において、１０．１０’は順方向に接続したトランジス
タスイッチ１１’、１１’と第１のダイオード１２．１
２’の直列回路に第２のダイオード１３ 、１３・を逆
並列に一統して構成した第１と第２のスイッチ回路で、
このスイッチ回路１０．．１０’はトランジスタスイッ
チ１１ 、１１’が電源線側に位置するように直流電源
１４間に直列に接続している。１５．１６及び１５’、
１６’は第１と第２のスイッチ回路１０．１０’の各ト
ランジスタスイッチ１１、．１１’と第１のダイオード
１２．１２’の接続点！Ｌ、ＩＬ’と直流電源１４との
間に接続した第１と第２の抵抗で、第２の抵抗１５’、
１６’は第２のスイッチ回路１０’のトランジスタスイ
ッチ１１′がオン時に電流が流れるように直流電源１４
のプラス側電源線路と接続点ａ′間に接続し、第１の抵
抗１５．１６は第１のスイッチ回路１ｏのトランジスタ
スイッチ１１がオン時に電流が流れるように直流電源１
４のマイナス側電源線路と接続点ａ間に接続している。
において、１０．１０’は順方向に接続したトランジス
タスイッチ１１’、１１’と第１のダイオード１２．１
２’の直列回路に第２のダイオード１３ 、１３・を逆
並列に一統して構成した第１と第２のスイッチ回路で、
このスイッチ回路１０．．１０’はトランジスタスイッ
チ１１ 、１１’が電源線側に位置するように直流電源
１４間に直列に接続している。１５．１６及び１５’、
１６’は第１と第２のスイッチ回路１０．１０’の各ト
ランジスタスイッチ１１、．１１’と第１のダイオード
１２．１２’の接続点！Ｌ、ＩＬ’と直流電源１４との
間に接続した第１と第２の抵抗で、第２の抵抗１５’、
１６’は第２のスイッチ回路１０’のトランジスタスイ
ッチ１１′がオン時に電流が流れるように直流電源１４
のプラス側電源線路と接続点ａ′間に接続し、第１の抵
抗１５．１６は第１のスイッチ回路１ｏのトランジスタ
スイッチ１１がオン時に電流が流れるように直流電源１
４のマイナス側電源線路と接続点ａ間に接続している。
１７．１７’は第１と第２の抵抗１５．１６及び１６’
、１６’に流れる電流によって動作するトランジスタよ
り成る第１と第２の電流スイッチ手段で、ベースドライ
ブ回路１８．１８’から供給される第１と第２のスイッ
チ回路１０゜１０’のお互いのトランジスタスイッチ１
１ 、１１’のベースドライブ電流をスイッチするよう
接続している。
、１６’に流れる電流によって動作するトランジスタよ
り成る第１と第２の電流スイッチ手段で、ベースドライ
ブ回路１８．１８’から供給される第１と第２のスイッ
チ回路１０゜１０’のお互いのトランジスタスイッチ１
１ 、１１’のベースドライブ電流をスイッチするよう
接続している。
以上の構成において、トランジスタスイッチ１１とダイ
オード１２．１３によって第１のスイッチ回路１０を、
トランジスタスイッチ１１／とダイオード１２’、１３
’によって第２のスイッチ回路１０’を構成しており、
第２の抵抗１５’、１６’に流れる電流によって動作す
る第２の電流スイッチ手段１７′であるトランジスタが
ベースドライブ回路１Ｂよりのトランジスタスイッチ１
１へのベースドライブ電流をスイッチル、同様に第１の
抵抗１５゜１６に流れる電流によって動作する第１の電
流スイッチ手段１７であるトランジスタがドライブ回路
１Ｂ’よりのトランジスタスイッチ１１′へのベースド
ライブ電流をスイッチし、相互にインターロックをとっ
てトランジスタスイッチ１１あるいは１１′に電流が流
れている間は対称となるトランジスタ１１′あるいは１
１にたとえベースドライブ回路１８または１８′よりの
信号があってもベースドライブ電流が流れないようにし
、同時にオンのを防止する。
オード１２．１３によって第１のスイッチ回路１０を、
トランジスタスイッチ１１／とダイオード１２’、１３
’によって第２のスイッチ回路１０’を構成しており、
第２の抵抗１５’、１６’に流れる電流によって動作す
る第２の電流スイッチ手段１７′であるトランジスタが
ベースドライブ回路１Ｂよりのトランジスタスイッチ１
１へのベースドライブ電流をスイッチル、同様に第１の
抵抗１５゜１６に流れる電流によって動作する第１の電
流スイッチ手段１７であるトランジスタがドライブ回路
１Ｂ’よりのトランジスタスイッチ１１′へのベースド
ライブ電流をスイッチし、相互にインターロックをとっ
てトランジスタスイッチ１１あるいは１１′に電流が流
れている間は対称となるトランジスタ１１′あるいは１
１にたとえベースドライブ回路１８または１８′よりの
信号があってもベースドライブ電流が流れないようにし
、同時にオンのを防止する。
以上の説明から明らかなように本発明は、第１と第２の
電流スイッチ手段によって電流をスイッチし、第１と第
２のスイッチ回路が同時にオンとならないようにインタ
ーロックをとったので、トランジスタスイッチのオフ時
のストレージタイム、オフ下降時間の影響を最小限にす
ることができ、スイッチング周波数を限界まで上げるこ
とができる。又、ドライブ回路にてスイッチング切換時
のタイミングをとる必要がないのでドライブ回路を簡素
化できるなどの効果を奏する。
電流スイッチ手段によって電流をスイッチし、第１と第
２のスイッチ回路が同時にオンとならないようにインタ
ーロックをとったので、トランジスタスイッチのオフ時
のストレージタイム、オフ下降時間の影響を最小限にす
ることができ、スイッチング周波数を限界まで上げるこ
とができる。又、ドライブ回路にてスイッチング切換時
のタイミングをとる必要がないのでドライブ回路を簡素
化できるなどの効果を奏する。
【図面の簡単な説明】
第１図は従来の双方向スイッチ回路の回路図、第２図は
同回路におけるペースドライブ波形図、第３図は本発明
の実施例にかかる双方向゛スイッチ回路の回路図である
。 １ｏ・・・・・・第１のスイッチ回路、１０′・・・・
・・第２のスイッチ回路、１１．１１’・・・・・・ト
ランジスタスイッチ、１２．１２’・・・・・・第１の
ダイオード、１３゜１３′・・・・・・第２のダイオー
ド、１４・・・・・・直流電源、１６．１６・・・・・
・第１の抵抗、１５’、１６’・・・・・・第２の抵抗
、１７・・・・・・第１の電流スイッチ手段、１７’・
・・・・・第２の電流スイッチ手段、１８．１８’・・
・・・・ベースドライブ回路。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第３図 １θ
同回路におけるペースドライブ波形図、第３図は本発明
の実施例にかかる双方向゛スイッチ回路の回路図である
。 １ｏ・・・・・・第１のスイッチ回路、１０′・・・・
・・第２のスイッチ回路、１１．１１’・・・・・・ト
ランジスタスイッチ、１２．１２’・・・・・・第１の
ダイオード、１３゜１３′・・・・・・第２のダイオー
ド、１４・・・・・・直流電源、１６．１６・・・・・
・第１の抵抗、１５’、１６’・・・・・・第２の抵抗
、１７・・・・・・第１の電流スイッチ手段、１７’・
・・・・・第２の電流スイッチ手段、１８．１８’・・
・・・・ベースドライブ回路。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第３図 １θ
Claims (1)
- 順方向に接続したトランジスタスイッチと第１のダイオ
ードの直列回路に第２のダイオードを逆並列に接続した
第１と第２のスイッチ回路と、前記トランジスタスイッ
チのベースドライブ回路とを備え、前記第１と第２のス
イッチ回路を前記トランジスタスイッチが電源線側に位
置するように直流電源間に直列に接続し、前記第１と第
２のスイッチ回路の各トランジスタと第１のダイオード
の接続点と前記直流電源との間に各トランジスタス・イ
ッチがオンのときに電流が流れる第１と第２の抵抗をそ
れぞれ接続し、かつ、前記抵抗に流れる電流によって動
作する第１と第２の電流スイッチ手段を前記第１と第２
のスイッチ回路の互いのトランジスタスイッチのベース
電流をスイッチするよう接続してなる双方向スイッチ回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56180812A JPS5881332A (ja) | 1981-11-11 | 1981-11-11 | 双方向スイツチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56180812A JPS5881332A (ja) | 1981-11-11 | 1981-11-11 | 双方向スイツチ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5881332A true JPS5881332A (ja) | 1983-05-16 |
Family
ID=16089781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56180812A Pending JPS5881332A (ja) | 1981-11-11 | 1981-11-11 | 双方向スイツチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5881332A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61277223A (ja) * | 1985-06-03 | 1986-12-08 | Mitsubishi Electric Corp | 半導体モジユ−ル |
| JPS625019A (ja) * | 1985-07-01 | 1987-01-12 | Toshiyasu Suzuki | 点火装置 |
| JPS63262916A (ja) * | 1987-04-20 | 1988-10-31 | Fujitsu Ltd | 半導体集積回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4929561A (ja) * | 1972-07-14 | 1974-03-16 | ||
| JPS5544688B2 (ja) * | 1971-06-05 | 1980-11-13 |
-
1981
- 1981-11-11 JP JP56180812A patent/JPS5881332A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5544688B2 (ja) * | 1971-06-05 | 1980-11-13 | ||
| JPS4929561A (ja) * | 1972-07-14 | 1974-03-16 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61277223A (ja) * | 1985-06-03 | 1986-12-08 | Mitsubishi Electric Corp | 半導体モジユ−ル |
| JPS625019A (ja) * | 1985-07-01 | 1987-01-12 | Toshiyasu Suzuki | 点火装置 |
| JPS63262916A (ja) * | 1987-04-20 | 1988-10-31 | Fujitsu Ltd | 半導体集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3327544B2 (ja) | 切換ブリッジ回路 | |
| JPS63204814A (ja) | パワートランジスタ駆動回路 | |
| JPS5881332A (ja) | 双方向スイツチ回路 | |
| US3872327A (en) | Drive circuit for pulse width modulated D.C. - D.C. convertors | |
| JPS5994322A (ja) | 電磁開閉器操作用回路装置 | |
| JPH055408B2 (ja) | ||
| US4588906A (en) | Regulator circuit | |
| WO1990005412A1 (en) | Darlington connected switch having base drive with active turn-off | |
| JPH02155456A (ja) | ダブルゲートｉｇｂｔのゲート駆動回路 | |
| JPS5833793B2 (ja) | トランジスタインバ−タのトランジスタ駆動装置 | |
| JPH07264029A (ja) | 双方向接続トランジスタの駆動回路 | |
| JPS59131115U (ja) | 電磁石装置の駆動回路 | |
| JPS635435Y2 (ja) | ||
| JPS60114530U (ja) | 許容入力電圧範囲を有する電源装置 | |
| JPH073828Y2 (ja) | オンゲ−ト回路 | |
| JPH01190261A (ja) | スイッチング電源装置 | |
| JPS62117230A (ja) | 直流スイツチ回路 | |
| JPS637191A (ja) | モ−タ駆動装置 | |
| JPS6020773A (ja) | パワ−トランジスタのベ−スドライバ−回路 | |
| JPS62272878A (ja) | トランジスタ変換器のア−ム短絡防止回路 | |
| JPH06245524A (ja) | 電源装置 | |
| JPS6076417U (ja) | 誘導性負荷の制御回路 | |
| JPS62147953A (ja) | パワ−ｍｏｓ・ｆｅｔの駆動装置 | |
| JPS59210617A (ja) | プランジヤ−駆動回路 | |
| JPH04115436A (ja) | スイッチ回路 |