JPH02156167A - 監視回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は定電圧電源回路または定電圧電源回路の入力側
回路に故障が生じた場合、この異常を通報したり、この
通報信号によって定電圧電源回路の出力電圧を遮断する
ことができる監視回路に関する。

（従来技術） 従来、電源回路の監視は全く行われないか、または定電
圧電源回路が故障して入力電圧が直接出力側に伝達され
るような場合、この電圧上昇を検知して、電源出力で処
理されている処理出力を遮断する方法が構じられていた
。

さらに、商用の交流電源を整流して平滑した直流出力電
圧を定電圧電源回路の入力電圧としている場合、平滑回
路が故障して脈流が定電圧電源回路の出力側に表われる
ような故障に対してはなんら処置できない状況にあった
。

（発明が解決しようとする問題点） しかしながら、定電圧直流電源の出力側を監視する方法
は、１）監視回路が故障したときはこの監視ができず、
故障による電源出力が発生しつづける可能性があり、ま
た、２）平滑回路が故障してリプル分が増加したために
、定電圧直流電源の出力側にこのりプル分が生していな
がら未だ監視回路で検知されない場合、このｔ源回路の
出力電圧を処理電源とする処理に誤りを生じる可能性が
あり、さらに、３）定電圧を源の出力側に異常が表われ
てからなんらかの処置を施したのではすでに遅い場合が
あった。

（問題点を解決する手段） 上述する従来の問題点を解決するため、本発明に係る監
視回路では、交流電圧を平滑した直流電圧を入力信号と
し、該交流電圧を平滑した直流電圧を入力電圧として定
電圧の直流出力を生成する定電圧電源回路の出力電圧を
ｔａ電圧とするフェールセーフなオン・デレー回路によ
って、定電圧電源回路の入力電圧のりプル分が増加した
とき、あるいは定電圧電源回路の故障でこの出力電圧が
上昇したとき、これを通報できる構成としている。

（作　用） 本発明の監視回路によれば、定電圧電源回路の入力側、
すなわち、全波整流回路が故障して半波整流回路になっ
たり、平滑回路が故障したりしてリプル分が増加したと
き、未だ定電圧電源の出力側は安定している内に故障の
通報ができ、また、定電圧電源回路自身が故障して直接
この入力電圧が出力側に発生した時にも異常を通報でき
る。そして、この監視回路自身が故障した場合にも異常
を通報できる。

（実施例） 本発明に係る監視回路を説明する前に、フェールセーフ
なオン・デレー回路を説明する。

第２図はフェールセーフなオン・デレー回路を説明する
ための回路図を示し、Ｖｃｃは電源、ｌはＰＵＴ（プロ
グラマブル・ユニジャンクション・トランジスタ）発振
器、２は入力信号ＩＮとＰＵＴ発振器１を構成するＰＵ
Ｔのカソードにの出力信号Ｓとの論理積演算を行う演算
発振器、３は演算発振器の出力信号を整流する整流回路
、４は帰還回路である。第３図は第１図の基本回路の動
作を説明するためのタイムチャートである。

次に第２図の基本回路の動作を第３図のタイムチャート
を参照しながら説明する。

ＰＵＴ発振器１は入力信号ＩＮが入力されると、抵抗Ｒ
１とコンデンサＣ７で定まる時定数で発振して正の出力
パルス信号ＳをＰＵＴのカソードＫから抵抗ＲＩの端子
電圧として発生する。また、出力信号Ｓが発生するとき
、ゲート電位を与える抵抗Ｒ，と抵抗Ｒ２の接続点には
抵抗ＲＧと抵抗Ｒ３で振幅の定まる負パルスＳ０を生じ
る。演算発振器２は公知のフェールセーフな論理積回路
で、抵抗Ｒ、Ｒ４Ｒｓ　　Ｒｈ　　Ｒ？　　Ｒｓ　　Ｒ
９Ｒ１゜、Ｒ１１、Ｒ１！とトランジスタＱ、　　　Ｑ
。

Ｑ　ｆｆＱ　４Ｑ　ｓ　とから構成され、帰還発振によ
る論理積回路を形成している。

すなわち、入力信号ＩＮとＰＵＴ発振回路の出力信号Ｓ
が入力されると、入力信号がないとき導通状態にあった
トランジスタＱｉがＯＦＦして、次の過程で発振する。

Ｑｔ　　：０ＦＦ＝Ｑｘ　　：０ＦＦ−Ｑ＋　　：○Ｎ
→Ｑ□　：ＯＮ→Ｑ、＝ＯＮ−４Ｑ１　：ｏＦＦ→Ｑｚ
：ＯＦＦ→・ この発振出力信号はトランジスタＱ、　　ＱＳと抵抗Ｒ
１！とダイオードＤ２で構成される増幅回路を介して、
ダイオードＤ　３　　Ｄ　４　とコンデンサＣｒ　　　
Ｃ！　で構成される整流回路に伝達され、直流出力Ｅ０
゜となる、−度生じた出力信号Ｅ０゜は帰還抵抗Ｒ１３
を介して、ＰＵＴ発振出力信号Ｓの入力される側に帰還
されるので、ＰＵＴ発振出力信号Ｓが消滅しても演算発
振器は発振しつづけ、次に入力信号ＩＮが消滅するまで
自己保持される。即ち、第２図の回路は入力信号ＩＮが
入力されてがら後、Ｃ７・Ｒ１の時定数で定まる遅延時
間後に出力Ｅ０゜を生成するオン・デレー回路を形成す
る。

図の回路で、演算発振器は回路を構成する要素のいずれ
が故障しても発振できず、したがって、入力信号ＩＮが
ないのに発振して整流出力Ｅｇｏを生じることはない、
また、ＰＵＴ発振回路も回路を構成する要素に故障が起
こった場合発振できない、さらに、ダイオードＤ１に短
絡故障が起こった場合抵抗Ｒ１ｆｆからの帰還電圧が抵
抗Ｒ１によって低下するので、自己保持機能を失うか、
または、少なくともＰＵＴ発振発振出力信号層いのに出
力信号ＥＤＯを生じることはない。ダイオードＤが断線
故障を起こした場合、当然演算発振器には信号Ｓが入力
されない。

次に本発明の構成について説明する。

第１図は本発明に係る実施例を示し、ＰＵＴ発振器１と
演算発振器２、整流回路３、帰還回路４は第２図で示し
たオン・デレー回路５を構成している。６　（Ｃｓ）　
　はコンデンサで、７　（ＡＶＲ）は直流定電圧電源回
路、８（ＺＤ）は定電圧ダイオードである。Ｖａはたと
えば、商用の交流電源を全波整流した直流電源を示し、
これはコンデンサ６で平滑すれ小さなリプル分を通常含
む。コンデンサ６はたとえばアルミニウム電解コンデン
サが利用され、この劣化（俗に静電容量抜けと呼ばれる
）や断線故障が起こったとき、あるいは全波整流回路を
構成するダイオードが故障して半波整流回路となったと
きりプル分は増加する（通常、半波整流回路になっても
未だ直流電圧は生成されるだけの余裕をもってコンデン
サ６の静電容量値は設計される）。

Ｖｃｃは定電圧電源７の出力電圧で、第１図を構成する
オン・デレー回路５のｔ源電圧Ｖｃｃでもある。

次に第１図の動作について説明する。

第１図に示す回路が正常に動作するとき、定電圧電源回
路７の直流入力電圧Ｖａは出力電圧、すなわち、オン・
デレー回路の電源電圧ＶＣＣより高い、即ち、Ｖａ＞Ｖ
ｃｃである。

いま、定電圧ダイオードのツェナー電圧をＶ２１１とお
き、この電圧は十分小さな値である（Ｖ　ａ−Ｖ　ｃ　
ｃ　　＞＞　Ｖｚｏ）とすると、オン・デレー回路は、
電源Ｖａが入力されて後、ＰＵＴ発振器の時定数Ｒ７・
ＣＴで定まる遅延時間後に出力パルスが生じ、演算発振
器が発振して自己保持出力（正常を示す出力信号）ＥＤ
Ｏを出力する。

しかし、ここで、たとえば平滑コンデンサ６の静電容量
値が低下すると入力電圧Ｖａのリプル分が増加し、入力
電圧Ｖａの電位の最低値は電源電圧の電位Ｖｃｃに近い
値、またはＶＣＣより低い値を生じてしまうようになる
。即ち、Ｖａ≦Ｖｃｃが存在する。このため、演算発振
器は発振できない時が存在し、自己保持回路はＶａ≦Ｖ
ｃｃが起こるたびにリセットされ、自己保持出力ＥＩＩ
Ｏは消滅する。

換言すると、演算発振器２のリセ７）条件（しきい値）
は電源電圧Ｖｃｃより高い電位であって、Ｖａ＝Ｖｃｃ
が生ずる以前に自己保持出力Ｅ０゜は消滅する。そして
、入力電圧のりプル分が電源の周！ｔｌＩ（または倍周
期）で最低値から最高値になっても、ＰＵＴ発振回路の
時定数Ｒア　・Ｃ１かりプル分の周期より十分大きいと
、コンデンサＣＴがＰＵＴ素子のゲート電位まで充電さ
れないため、発振停止後ＰＵＴ発振回路の出力パルスが
発生せず、自己保持出力は生じない。定電圧ダイオード
８はこの発振停止の電位を高くする目的で挿入されてお
り、定電圧ダイオードのツェナー電圧ＶＺ１１に対して
Ｖａ≦Ｖ２．＋Ｖｃｃの入力電位で発振の出力を消滅さ
せることができる。

定電圧ダイオード８のツェナー電圧は、正常時入力され
る電位Ｖａで定電圧ダイオード８に短絡故障が起った場
合、演算発振器２のトランジスタＱ、がＯＮ状態　にな
ってしまって発振できない値、すなわち、Ｖａ＞（Ｒｅ
＋　Ｒｑ　）　Ｖ　ｃ　Ｃ／　Ｒｑが起こるようにすれ
ば、定電圧ダイオード８が故障したときも、出力Ｅｎｏ
は消滅する。定電圧ダイオード８に断線故障が起こった
場合、演算発振器は発振できないことは明らかである。

さらに、定電圧電源回路７に故障が生シテ、入力電位Ｖ
ａが直接定電圧電源回路７の出力Ｖｃｃとなっても、Ｖ
ａ＝Ｖｃｃとなって演算発振器は発振できないから自己
保持出力（監視出力）Ｅｏｏは消滅する。

ここに、演算発振器にはもっと複雑な回路構成のものが
あることは公知である（たとえば、電子通信学会研究報
告Ｒ８４−１５や電気学会研究会資料ＣＡＳ８３−９３
や電気試験所研究報告麹６９５など）。

また、ＰＵＴ素子で説明したがＵＪＴ　（ユニジャンフ
シボン・トランジスタあるいはダブル・ベース・ダイオ
ード）による遅延回路を利用しても同一であることは明
らかである。

（発明の効果） 以上述べたように、直流定電圧電源回路の出力側を電源
入力とし、入力側を入力信号として、故障で出力を生じ
ないオン・デレー回路で電源回路を監視したので、■監
視回路の電源に定電圧回路の出力電圧を直接利用できる
。すなわち、監視回路の電源を改めてつくると、この電
源が故障したときのことを考えなければならないが、こ
こでは不要である。

また、■直流定電圧電源の出力電位が未だ正常な出力電
位にある内に（すなわち、Ｖａ＞Ｖｃｃの内に）入力側
故障を監視できるようになった。さらに、■監視回路が
フェールセーフであるので、監視回路が故障した場合も
異常の監視出力を発生させることができた。

【図面の簡単な説明】

第１図は本発明の構成を示す実施例、第２図は本発明の
詳細な説明するためのフェールセーフなオン・デレー回
路の回路図、第３図は第２図の回路の動作を説明するた
めのタイムチャートである。 ５・・・オン・デレー回路、６・・・平滑コンデンサ、
７・・・直流定電圧電源回路

Claims (1)

1. 【特許請求の範囲】 １）直流または交流を含む入力電圧（１）と、該入力電
   圧を定電圧の直流出力電圧（２）として生成する定電圧
   電源回路と、該入力電圧（１）を入力信号とし、該直流
   出力電圧（２）を信号処理電源電圧とするオン・デレー
   回路とからなる監視回路。 ２）直流または交流を含む直流入力電圧（１）と、該入
   力電圧を定電圧の直流出力電圧（２）として生成する定
   電圧電源回路と、該入力電圧（１）を入力信号とし、該
   直流出力電圧（２）を信号処理電源電圧とする故障時出
   力電圧を生成しないオン・デレー回路と、からなる監視
   回路。