JPH0215627A - 半導体ウェーハの製造方法 - Google Patents
半導体ウェーハの製造方法Info
- Publication number
- JPH0215627A JPH0215627A JP16539188A JP16539188A JPH0215627A JP H0215627 A JPH0215627 A JP H0215627A JP 16539188 A JP16539188 A JP 16539188A JP 16539188 A JP16539188 A JP 16539188A JP H0215627 A JPH0215627 A JP H0215627A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- semiconductor wafer
- chamfered
- semiconductor
- entire surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 72
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 238000005530 etching Methods 0.000 claims abstract description 84
- 235000012431 wafers Nutrition 0.000 claims abstract description 72
- 238000000034 method Methods 0.000 claims abstract description 49
- 239000003513 alkali Substances 0.000 claims description 10
- 238000005498 polishing Methods 0.000 claims description 10
- 239000002253 acid Substances 0.000 claims description 8
- 229910003460 diamond Inorganic materials 0.000 claims description 8
- 239000010432 diamond Substances 0.000 claims description 8
- 239000013078 crystal Substances 0.000 claims description 6
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 238000003825 pressing Methods 0.000 abstract description 9
- 239000007788 liquid Substances 0.000 abstract description 6
- 239000002648 laminated material Substances 0.000 abstract 2
- 230000003746 surface roughness Effects 0.000 description 7
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 6
- 239000006061 abrasive grain Substances 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- 239000002585 base Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- -1 polypropylene Polymers 0.000 description 2
- 239000004698 Polyethylene Substances 0.000 description 1
- 239000004743 Polypropylene Substances 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 229920001155 polypropylene Polymers 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Landscapes
- Weting (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、ラッピング工程の後又は全面エツチング工程
の後に機械的に面取り加工された半導体ウェーハの複数
枚を挟持積層してエツチング液に浸漬し面取り部のみを
エツチングする面取りエツチングを行うようにした半導
体ウェーハの製造方法に関するものである。
の後に機械的に面取り加工された半導体ウェーハの複数
枚を挟持積層してエツチング液に浸漬し面取り部のみを
エツチングする面取りエツチングを行うようにした半導
体ウェーハの製造方法に関するものである。
（従来の技術）
従来の半導体ウェーハの製造方法は、第１図に示したご
とく、単結晶半導体インゴットをダイヤモンドカッター
等で薄板状にスライシングして半導体ウェーハとするス
ライシング工程Ａと、スライシングによって得られた該
半導体ウェーハの周辺部の角部を機械的に除去する機械
的面取り工程Ｂと、機械的面取り加工された該半導体ウ
ェーハの両面を研磨するラッピング工程Ｃと、ラッピン
グ処理された該半導体ウェーハをエツチング液に浸漬し
て全面をエツチングする全面エツチング処理工程りと、
全面エツチング処理された該半導体ウェーハの片面又は
両面を鏡面研磨するポリッシング工程Ｅと、からなるも
のである。 この従来製法による半導体ウェーハの面取
り部表面にはダイヤモンドカッター等の切断による表面
粗さが形成されている。面取り部の表面が粗いと汚れが
発生し、また熱ひずみが発生するという不利益がある。
とく、単結晶半導体インゴットをダイヤモンドカッター
等で薄板状にスライシングして半導体ウェーハとするス
ライシング工程Ａと、スライシングによって得られた該
半導体ウェーハの周辺部の角部を機械的に除去する機械
的面取り工程Ｂと、機械的面取り加工された該半導体ウ
ェーハの両面を研磨するラッピング工程Ｃと、ラッピン
グ処理された該半導体ウェーハをエツチング液に浸漬し
て全面をエツチングする全面エツチング処理工程りと、
全面エツチング処理された該半導体ウェーハの片面又は
両面を鏡面研磨するポリッシング工程Ｅと、からなるも
のである。 この従来製法による半導体ウェーハの面取
り部表面にはダイヤモンドカッター等の切断による表面
粗さが形成されている。面取り部の表面が粗いと汚れが
発生し、また熱ひずみが発生するという不利益がある。
この面取り部の表面粗さを解消する手段としては、−船
釣には半導体ウェーハの全面をエツチング液に浸漬して
エツチング液によって表面粗さを溶解除去することが行
われている。しかし、全面エツチングを行うと、面取り
部に対するエツチングであっても半導体ウェーハの全面
に対するエツチングともなるから、面取り部の表面粗さ
を解消するまでエツチングを行うと結晶ロスが大きくな
ってしまい、一方結晶ロスを少なくしようとすると面取
り部の表面粗さの除去が完全でなくなるという問題があ
った。
釣には半導体ウェーハの全面をエツチング液に浸漬して
エツチング液によって表面粗さを溶解除去することが行
われている。しかし、全面エツチングを行うと、面取り
部に対するエツチングであっても半導体ウェーハの全面
に対するエツチングともなるから、面取り部の表面粗さ
を解消するまでエツチングを行うと結晶ロスが大きくな
ってしまい、一方結晶ロスを少なくしようとすると面取
り部の表面粗さの除去が完全でなくなるという問題があ
った。
この問題を解決するために、全面エツチング処理前に、
半導体ウェーハの面取り部だけをエツチング液に浸漬さ
せるようにした半導体ウェーハの表面処理方法が開示さ
れている（特開昭６２−１３４９３５号公報）。
半導体ウェーハの面取り部だけをエツチング液に浸漬さ
せるようにした半導体ウェーハの表面処理方法が開示さ
れている（特開昭６２−１３４９３５号公報）。
しかし、この文献は、ラッピング処理の前に面取り部の
エツチング処理を行う場合の問題点について何ら指摘し
ていない、この場合にはエツチング処理によって平滑面
となった面取り部の端面部分とラッピング用キャリヤー
との間にラッピング用砥粒が介在して該面取り部の端面
部分に傷がつき粗くなってしまうという問題が生じてい
た。面取り部の表面部分が粗いと、半導体ウェーハ容器
（ポリプロピレン又はポリエチレン製）と接触して容器
面が削られて削り片が半導体ウェーハ表面に付着して後
工程においてトラブル発生の原因となったり、またたと
え面取り部がエツチングされても依然として粗面があり
、半導体装置の製造工程で特に熱処理時に熱応力発生の
原因となって、ウェーハの結晶性を劣化させたり、著し
い場合にはクランクや破損の原因となるものであった。
エツチング処理を行う場合の問題点について何ら指摘し
ていない、この場合にはエツチング処理によって平滑面
となった面取り部の端面部分とラッピング用キャリヤー
との間にラッピング用砥粒が介在して該面取り部の端面
部分に傷がつき粗くなってしまうという問題が生じてい
た。面取り部の表面部分が粗いと、半導体ウェーハ容器
（ポリプロピレン又はポリエチレン製）と接触して容器
面が削られて削り片が半導体ウェーハ表面に付着して後
工程においてトラブル発生の原因となったり、またたと
え面取り部がエツチングされても依然として粗面があり
、半導体装置の製造工程で特に熱処理時に熱応力発生の
原因となって、ウェーハの結晶性を劣化させたり、著し
い場合にはクランクや破損の原因となるものであった。
そして更に問題となるのは、表面の粗さの故に各種の汚
れがこの谷部に保持され、これも半導体装置の製造工程
で収率または特性劣化の原因となるものであった。
れがこの谷部に保持され、これも半導体装置の製造工程
で収率または特性劣化の原因となるものであった。
（発明が解決しようとする課題）
本発明は、ラッピング砥粒による面取り部端面の傷つき
又は粗さの発生がなく、面取り部の全面の平滑性を著し
く向上することができるようにした半導体ウェーハの製
造方法を提供することを目的とする。
又は粗さの発生がなく、面取り部の全面の平滑性を著し
く向上することができるようにした半導体ウェーハの製
造方法を提供することを目的とする。
（課題を解決するための手段）
上記目的を達成するため、本発明においては、単結晶半
導体インゴットをダイヤモンドカッター等で薄板状にス
ライシングして半導体ウェーハとするスライシング工程
と、スライシングによって得られた該半導体ウェーハの
周辺部の角部を機械的に除去する機械的面取り工程と、
機械的面取り加工された該半導体ウェーハの両面を研磨
するラッピング工程と、ラッピング処理された該半導体
ウェーハをエツチング液に浸漬して全面をエツチングす
る全面エツチング工程と、全面エッチング処理された該
半導体ウェーハの片面又は両面を鏡面研磨するポリッシ
ング工程と、を存する半導体ウェーハの製造方法におい
て、ラッピング工程又は全面エツチング工程の後に機械
面取り加工された半導体ウェーハの複数枚を挟持積層し
てエツチング液に浸漬し、面取り部のみをエツチングす
る面取り部エツチングを行うようにしたものである該全
面エツチング処理は酸エツチング又はアルカリエツチン
グのいずれによって行ってもよいものである。
導体インゴットをダイヤモンドカッター等で薄板状にス
ライシングして半導体ウェーハとするスライシング工程
と、スライシングによって得られた該半導体ウェーハの
周辺部の角部を機械的に除去する機械的面取り工程と、
機械的面取り加工された該半導体ウェーハの両面を研磨
するラッピング工程と、ラッピング処理された該半導体
ウェーハをエツチング液に浸漬して全面をエツチングす
る全面エツチング工程と、全面エッチング処理された該
半導体ウェーハの片面又は両面を鏡面研磨するポリッシ
ング工程と、を存する半導体ウェーハの製造方法におい
て、ラッピング工程又は全面エツチング工程の後に機械
面取り加工された半導体ウェーハの複数枚を挟持積層し
てエツチング液に浸漬し、面取り部のみをエツチングす
る面取り部エツチングを行うようにしたものである該全
面エツチング処理は酸エツチング又はアルカリエツチン
グのいずれによって行ってもよいものである。
（作用）
本発明における面取り部エツチングを行うエツチング液
としては、半導体ウェーハのエツチングに使用される公
知のエツチング液、例えば弗酸（５０％）：硝酸（７０
％）：酢酸を３：５：３の割合で混合した混酸、が用い
られる。
としては、半導体ウェーハのエツチングに使用される公
知のエツチング液、例えば弗酸（５０％）：硝酸（７０
％）：酢酸を３：５：３の割合で混合した混酸、が用い
られる。
また、本発明における全面エツチング処理（従来単にエ
ツチングと称される処理）としては、従来公知の酸エツ
チング又はアルカリエツチングの何れのエツチングをも
通用することができる。
ツチングと称される処理）としては、従来公知の酸エツ
チング又はアルカリエツチングの何れのエツチングをも
通用することができる。
酸エツチングを行うと、半導体ウェーハのミクロの面の
平滑度は向上するがマクロの寸法精度が崩れるという問
題がある。これに対し、アルカリエツチングを行うと、
半導体ウェーハのマクロの寸法精度は崩れないがミクロ
の面が荒れるという問題がある。
平滑度は向上するがマクロの寸法精度が崩れるという問
題がある。これに対し、アルカリエツチングを行うと、
半導体ウェーハのマクロの寸法精度は崩れないがミクロ
の面が荒れるという問題がある。
したがって、アルカリの全面エツチングと面取り部エツ
チング処理を組み合わせると、マクロの寸法精度が崩れ
ないというアルカリエツチングの長所を活かして、しか
も面取り部エツチングによって面取り部の平滑度は増大
するのでアルカリエツチングによるミクロの面が荒れる
という不利が抑制されるという利点があるものである。
チング処理を組み合わせると、マクロの寸法精度が崩れ
ないというアルカリエツチングの長所を活かして、しか
も面取り部エツチングによって面取り部の平滑度は増大
するのでアルカリエツチングによるミクロの面が荒れる
という不利が抑制されるという利点があるものである。
従来法では、ウェーハのラッピング及び面取り加工の終
了した後に酸エツチングで、ウェーハ主平面及び面取り
部を同時に鏡面エツチングするが、ウェーハ面取り部は
主平面と比較してエツチング速度が速いとはいえ、しば
しば面取り部の平滑度が半導体集積回路装置の製造工程
で不十分なことが多い。ウェーハ主表面の少なくとも一
面はエツチング後更にポリッシングされるので、理想的
な平滑平面になっているが、面取り部はエツチングのま
まで粗面として残っている。このために、本発明では、
面取り部のみを平滑に仕上げるよう主平面のエツチング
と加工程でエツチングを行うのである。
了した後に酸エツチングで、ウェーハ主平面及び面取り
部を同時に鏡面エツチングするが、ウェーハ面取り部は
主平面と比較してエツチング速度が速いとはいえ、しば
しば面取り部の平滑度が半導体集積回路装置の製造工程
で不十分なことが多い。ウェーハ主表面の少なくとも一
面はエツチング後更にポリッシングされるので、理想的
な平滑平面になっているが、面取り部はエツチングのま
まで粗面として残っている。このために、本発明では、
面取り部のみを平滑に仕上げるよう主平面のエツチング
と加工程でエツチングを行うのである。
勿論面取り部の機械加工仕上げで、ダイヤモンドの砥粒
径が小さい方がエツチング量を節約し、所望の平滑面を
得ることが出来る。またダイヤモンドの砥粒径を例えば
＃８００から＃１５００と変更すると、本発明のように
２段でエツチングしなくても、主平面と面取り部を同時
にエツチングして、面取り部を完全な鏡面に仕上げるこ
とが可能である。主平面のエツチングは、前工程の主平
面の機械歪みを除去するのが目的で通常１０〜２０μが
エツチングされるが、このために通常の工程では面取り
部のエツチング時間が不足する。
径が小さい方がエツチング量を節約し、所望の平滑面を
得ることが出来る。またダイヤモンドの砥粒径を例えば
＃８００から＃１５００と変更すると、本発明のように
２段でエツチングしなくても、主平面と面取り部を同時
にエツチングして、面取り部を完全な鏡面に仕上げるこ
とが可能である。主平面のエツチングは、前工程の主平
面の機械歪みを除去するのが目的で通常１０〜２０μが
エツチングされるが、このために通常の工程では面取り
部のエツチング時間が不足する。
面取り部のエツチングは、ダイヤモンド砥石の砥粒径を
例えば＃３０００とすると、アルカリエツチングで満足
すべき鏡面仕上げが可能となり、アルカリエツチングの
マクロの寸法精度の保持とミクロの鏡面化が同時に可能
となる。
例えば＃３０００とすると、アルカリエツチングで満足
すべき鏡面仕上げが可能となり、アルカリエツチングの
マクロの寸法精度の保持とミクロの鏡面化が同時に可能
となる。
（実施例）
以下に、本発明方法を添付図面中、第２図〜第５図に基
づいて説明する。
づいて説明する。
第２図は本発明方法の一例を示すフローチャートである
。同図において、Ａ、Ｂ、Ｃ及びＤは、それぞれ第１図
に示した従来方法と同様のスライシング工程、機械的面
取り工程、ラッピング工程及び全面エツチング工程（従
来、単にエツチング工程と称されるもの）である。Ｆは
全面エツチング処理された機械的に面取りされた半導体
ウェーハの複数枚を挟持積層してエツチング液に浸漬し
面取り部のみをエツチングする面取り部エッチング工程
である。Ｅは第１図に示した従来方法と同様のポリッシ
ング工程である。
。同図において、Ａ、Ｂ、Ｃ及びＤは、それぞれ第１図
に示した従来方法と同様のスライシング工程、機械的面
取り工程、ラッピング工程及び全面エツチング工程（従
来、単にエツチング工程と称されるもの）である。Ｆは
全面エツチング処理された機械的に面取りされた半導体
ウェーハの複数枚を挟持積層してエツチング液に浸漬し
面取り部のみをエツチングする面取り部エッチング工程
である。Ｅは第１図に示した従来方法と同様のポリッシ
ング工程である。
上記工程において、スライシング工程Ａ１機械的面取り
工程Ｂ、ラッピング工程Ｃ１全面エツチング工程り及び
ポリッシング工程Ｅは公知であり、その詳細な説明は省
略する。なお、前述したごとく、全面エツチング処理と
しては、酸エツチング又はアルカリエツチングのいずれ
も適用できるが、それぞれの長所及び短所があり、最終
製品の使用目的に応じていずれのエツチングを使用する
かは適宜決定すればよい。
工程Ｂ、ラッピング工程Ｃ１全面エツチング工程り及び
ポリッシング工程Ｅは公知であり、その詳細な説明は省
略する。なお、前述したごとく、全面エツチング処理と
しては、酸エツチング又はアルカリエツチングのいずれ
も適用できるが、それぞれの長所及び短所があり、最終
製品の使用目的に応じていずれのエツチングを使用する
かは適宜決定すればよい。
しかして、面取り部エッチング工程について第３図〜第
５図に基づいて説明する。第３図は面取り部エツチング
処理の実施の状態を示す説明図である。同図において、
２は半導体ウェーハで、複数枚の半導体ウェーハ２を互
いに密着して挟持積層し積層体Ｘとなっている。該積層
体Ｘは、後記する締めつけ装置Ｙの固定支持壁８及び可
動押圧壁１０の間に′ｌａ置されて締めつけられ、半導
体つ工−ハ２が互いに密着した状態で容器Ｈ内のエツチ
ング液Ｗに浸漬せしめられる。この状態では、半導体ウ
ェーハ２の面取り部分１２のみがエツチング液Ｗ中に露
出されているから、該面取り部１２のみが、例えば第４
図に点線で示すごとくエツチングされることとなる。一
方、半導体ウェーハ２の互いに密着している部分はエツ
チング液Ｗと接触することはないからエツチングをうけ
ることはない。このようにして半導体ウェーハ２の面取
り部１２のみがエツチングされる。なお、面取り部エツ
チングを行うエツチング液としては、公知のエツチング
液を用いればよいが、前述したごとく、例えば弗酸（５
０％）：硝酸（７０％）：酢酸を３：５：３の割合で混
合した混酸を用いる。
５図に基づいて説明する。第３図は面取り部エツチング
処理の実施の状態を示す説明図である。同図において、
２は半導体ウェーハで、複数枚の半導体ウェーハ２を互
いに密着して挟持積層し積層体Ｘとなっている。該積層
体Ｘは、後記する締めつけ装置Ｙの固定支持壁８及び可
動押圧壁１０の間に′ｌａ置されて締めつけられ、半導
体つ工−ハ２が互いに密着した状態で容器Ｈ内のエツチ
ング液Ｗに浸漬せしめられる。この状態では、半導体ウ
ェーハ２の面取り部分１２のみがエツチング液Ｗ中に露
出されているから、該面取り部１２のみが、例えば第４
図に点線で示すごとくエツチングされることとなる。一
方、半導体ウェーハ２の互いに密着している部分はエツ
チング液Ｗと接触することはないからエツチングをうけ
ることはない。このようにして半導体ウェーハ２の面取
り部１２のみがエツチングされる。なお、面取り部エツ
チングを行うエツチング液としては、公知のエツチング
液を用いればよいが、前述したごとく、例えば弗酸（５
０％）：硝酸（７０％）：酢酸を３：５：３の割合で混
合した混酸を用いる。
また、処理条件としては、例えば３５°Ｃで３０秒程度
浸漬すればよい。さらに、半導体ウェーハの積層体Ｘを
エツチング液中に静置しておいてもよいしまたエツチン
グ液中で回転せしめてもよいものである。
浸漬すればよい。さらに、半導体ウェーハの積層体Ｘを
エツチング液中に静置しておいてもよいしまたエツチン
グ液中で回転せしめてもよいものである。
複数枚の半導体ウェーハ２の積層体Ｘを締めつける装置
Ｙとしては、第５図に示す如く、下部アーム２６と上部
アーム２８と該下部アーム２６及び上部アーム２８の基
端部を接続する接続部３０とからなる側面コ字状主体部
３２を有し、該下部アーム２６の先端部に設けられた固
定支持壁８と、該上部アーム２８の先端部に上下動自在
に取り付けられかつ先端に可動押圧壁ｌＯを有する締め
具３４とを設けたものを用いればよい、半導体ウェーハ
２の積層体Ｘは、該締めつけ装置Ｙの固定支持壁８と可
動押圧壁ｌＯの間に載置し該可動押圧壁１０を降下させ
て締めつけられるものである。該締め具３４を該上部ア
ーム２８に上下動自在に取りつける手段としては、公知
手段を用いればよいが、例えば該上部アーム２８にネジ
孔を設け、該ネジ孔２８に締め具３４の側面にネジ溝を
形成して上下動可能にネジ込むようにすればよい。
Ｙとしては、第５図に示す如く、下部アーム２６と上部
アーム２８と該下部アーム２６及び上部アーム２８の基
端部を接続する接続部３０とからなる側面コ字状主体部
３２を有し、該下部アーム２６の先端部に設けられた固
定支持壁８と、該上部アーム２８の先端部に上下動自在
に取り付けられかつ先端に可動押圧壁ｌＯを有する締め
具３４とを設けたものを用いればよい、半導体ウェーハ
２の積層体Ｘは、該締めつけ装置Ｙの固定支持壁８と可
動押圧壁ｌＯの間に載置し該可動押圧壁１０を降下させ
て締めつけられるものである。該締め具３４を該上部ア
ーム２８に上下動自在に取りつける手段としては、公知
手段を用いればよいが、例えば該上部アーム２８にネジ
孔を設け、該ネジ孔２８に締め具３４の側面にネジ溝を
形成して上下動可能にネジ込むようにすればよい。
この場合には、該可動押圧壁ｌＯは、該締め具３４が回
転できるように互いに遊動可能に取りつけられることは
いうまでもない。なお、３６はガイド板で、その先端部
は該可動押圧壁１０に接続されている。また、該ガイド
板３６の基端部には上記主体部３２の接続部３０に摺動
自在に嵌挿される凹溝部３８が設けられている。従って
、該可動押圧壁１０を上下動すると、該ガイド板３６も
該接続部３０に沿って上下動し該可動押圧壁ｌＯの動き
は垂直方向に正確にガイドされる。
転できるように互いに遊動可能に取りつけられることは
いうまでもない。なお、３６はガイド板で、その先端部
は該可動押圧壁１０に接続されている。また、該ガイド
板３６の基端部には上記主体部３２の接続部３０に摺動
自在に嵌挿される凹溝部３８が設けられている。従って
、該可動押圧壁１０を上下動すると、該ガイド板３６も
該接続部３０に沿って上下動し該可動押圧壁ｌＯの動き
は垂直方向に正確にガイドされる。
（発明の効果）
以上のように、本発明方法によれば、ラッピング砥粒に
よる面取り部端面の傷つきによる面荒れを防止し、ウェ
ーハを半導体容器に挿入して移送した場合に、該容器の
一部との接触又はこすれによる削り片の発生付着がなく
、また半導体集積回路の製造工程において、汚染又は熱
歪みによるつ工−ハの損失を妨げるよう面取り部の平滑
性を著しく向上するという効果を奏する。
よる面取り部端面の傷つきによる面荒れを防止し、ウェ
ーハを半導体容器に挿入して移送した場合に、該容器の
一部との接触又はこすれによる削り片の発生付着がなく
、また半導体集積回路の製造工程において、汚染又は熱
歪みによるつ工−ハの損失を妨げるよう面取り部の平滑
性を著しく向上するという効果を奏する。
第１図は従来の半導体ウェーハの製造方法を示すフロー
チャート、第２図は本発明による半導体ウェーハの製造
方法の一例を示すフローチャート、第３図は本発明方法
の実施の一態様を示す説明図、第４図は半導体ウェーハ
の面取り部エツチングを行った状態を示す説明図及び第
５図は本発明方法で使用する締め具の一例を示す斜視図
である２−・・半導体ウェーハ、１２・−面取り部、８
・−・−固定支持壁、１０・・−可動押圧壁、Ｘ・−・
半導体ウエーハ積層体、 Ｙ・・−締めつけ装置、 Ｗ・・−エツチング液 Ｈ−・・容器。
チャート、第２図は本発明による半導体ウェーハの製造
方法の一例を示すフローチャート、第３図は本発明方法
の実施の一態様を示す説明図、第４図は半導体ウェーハ
の面取り部エツチングを行った状態を示す説明図及び第
５図は本発明方法で使用する締め具の一例を示す斜視図
である２−・・半導体ウェーハ、１２・−面取り部、８
・−・−固定支持壁、１０・・−可動押圧壁、Ｘ・−・
半導体ウエーハ積層体、 Ｙ・・−締めつけ装置、 Ｗ・・−エツチング液 Ｈ−・・容器。
Claims (3)
- （１）単結晶半導体インゴットをダイヤモンドカッター
等で薄板状にスライシングして半導体ウェーハとするス
ライシング工程と、スライシングによって得られた該半
導体ウェーハの周辺部の角部を機械的に除去する機械的
面取り工程と、機械的面取り加工された該半導体ウェー
ハの両面を研磨するラッピング工程と、ラッピング処理
された該半導体ウェーハをエッチング液に浸漬して全面
をエッチングする全面エッチング工程と、全面エッチン
グ処理された該半導体ウェーハの片面又は両面を鏡面研
磨するポリッシング工程と、を有する半導体ウェーハの
製造方法において、該ラッピング工程の後に機械的に面
取り加工された半導体ウェーハの複数枚を挟持積層して
エッチング液に浸漬し面取り部のみをエッチングする面
取りエッチング処理を行うようにしたことを特徴とする
半導体ウェーハの製造方法。 - （２）単結晶半導体インゴットをダイヤモンドカッター
等で薄板状にスライシングして半導体ウェーハとするス
ライシング工程と、スライシングによって得られた該半
導体ウェーハの周辺部の角部を機械的に除去する機械的
面取り工程と、機械的面取。 り加工された該半導体ウェーハの両面を研磨するラッピ
ング工程と、ラッピング処理された該半導体ウェーハを
エッチング液に浸漬して全面をエッチングする全面エッ
チング工程と、全面エッチング処理された該半導体ウェ
ーハの片面又は両面を鏡面研磨するポリッシング工程と
、を有する半導体ウェーハの製造方法において、全面エ
ッチング工程の後に機械的に面取り加工された半導体ウ
ェーハの複数枚を挟持積層してエッチング液に浸漬し面
取り部のみをエッチングする面取りエッチング処理を行
うようにしたことを特徴とする半導体ウェーハの製造方
法。 - （３）該全面エッチング処理を酸エッチング又はアルカ
リエッチングによって行うようにしたことを特徴とする
請求項（１）又は（２）記載の半導体ウェーハの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16539188A JPH0215627A (ja) | 1988-07-02 | 1988-07-02 | 半導体ウェーハの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16539188A JPH0215627A (ja) | 1988-07-02 | 1988-07-02 | 半導体ウェーハの製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3559091A Division JP2537575B2 (ja) | 1991-02-05 | 1991-02-05 | 半導体ウェ―ハの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0215627A true JPH0215627A (ja) | 1990-01-19 |
Family
ID=15811509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16539188A Pending JPH0215627A (ja) | 1988-07-02 | 1988-07-02 | 半導体ウェーハの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0215627A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5622667A (en) * | 1993-02-16 | 1997-04-22 | Sumitomo Chemical Company, Limited | Process for producing skin-integrated laminate |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62134935A (ja) * | 1985-12-09 | 1987-06-18 | Mitsubishi Metal Corp | 半導体ウエハの表面処理方法 |
-
1988
- 1988-07-02 JP JP16539188A patent/JPH0215627A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62134935A (ja) * | 1985-12-09 | 1987-06-18 | Mitsubishi Metal Corp | 半導体ウエハの表面処理方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5622667A (en) * | 1993-02-16 | 1997-04-22 | Sumitomo Chemical Company, Limited | Process for producing skin-integrated laminate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0699504B1 (en) | Method and apparatus for surface-grinding of workpiece | |
| US5756399A (en) | Process for making semiconductor wafer | |
| JP3328193B2 (ja) | 半導体ウエーハの製造方法 | |
| JPH11135464A (ja) | 半導体ウェハの製造方法 | |
| EP1145296B1 (en) | Semiconductor wafer manufacturing method | |
| JPH0429640B2 (ja) | ||
| EP0813931A1 (en) | Method of manufacturing semiconductor wafer | |
| US5904568A (en) | Method of manufacturing a semiconductor wafer | |
| JPH0215628A (ja) | シリコン半導体ウェーハの製造方法 | |
| JPH0215627A (ja) | 半導体ウェーハの製造方法 | |
| JP2537575B2 (ja) | 半導体ウェ―ハの製造方法 | |
| JPS62132324A (ja) | ウエハ−の面取り研削ダメ−ジ層の除去方法および除去用治具 | |
| JP2001071244A (ja) | 半導体ウェーハの精密面取り法 | |
| KR20230169113A (ko) | 반도체 웨이퍼의 제조 방법 | |
| JP2003151939A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH04284629A (ja) | 半導体基板の製造方法 | |
| JPS6381934A (ja) | ウエハおよびその製造方法 | |
| JP2000091282A (ja) | 高平坦度ウェーハの製造方法 | |
| JP7131724B1 (ja) | 半導体ウェーハの製造方法 | |
| JP2007013012A (ja) | 太陽電池用シリコンウェーハの端面の面取り加工方法 | |
| JP3399180B2 (ja) | ウェーハ面取り部仕上げ加工方法および加工装置 | |
| EP2128895A2 (en) | Semiconductor wafer | |
| KR100883511B1 (ko) | 반도체 웨이퍼 연마 방법 및 장치 | |
| JP2001093865A (ja) | 半導体ウェーハの製造方法 | |
| JP3161007B2 (ja) | ＩｎＰ単結晶鏡面ウェハの製造方法 |