JPH021569A - 半導体集積回路の測定法 - Google Patents
半導体集積回路の測定法Info
- Publication number
- JPH021569A JPH021569A JP63143868A JP14386888A JPH021569A JP H021569 A JPH021569 A JP H021569A JP 63143868 A JP63143868 A JP 63143868A JP 14386888 A JP14386888 A JP 14386888A JP H021569 A JPH021569 A JP H021569A
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- power supply
- channel mos
- voltage
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measurement Of Current Or Voltage (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、Ｐチャンネル型ＭＯＳトランジスタとＮチャ
ンネル型ＭＯＳトランジスタとを用いて構成されたイン
バータ回路と、そのインバータ回路の出力電圧によって
制御される半導体回路とを有する半導体集積回路の測定
法、とくに、そのインバータ回路のＰチャンネル型ＭＯ
Ｓトランジスタ及びＮチャンネル型ＭＯＳトランジスタ
のいずれか一方または双方の閾値電圧及び利得定数のい
ずれか一方または双方を測定する方法に関する。
ンネル型ＭＯＳトランジスタとを用いて構成されたイン
バータ回路と、そのインバータ回路の出力電圧によって
制御される半導体回路とを有する半導体集積回路の測定
法、とくに、そのインバータ回路のＰチャンネル型ＭＯ
Ｓトランジスタ及びＮチャンネル型ＭＯＳトランジスタ
のいずれか一方または双方の閾値電圧及び利得定数のい
ずれか一方または双方を測定する方法に関する。
従来、Ｐチャンネル型ＭＯＳトランジスタと、Ｎチャン
ネル型ＭＯ８トランジスタとを有し、それらＰチャンネ
ル型ＭＯＳトランジスタ及びＮチャンネル型ＭＯＳトラ
ンジスタのソースがそれぞれ互に対をなす第１及び第２
の電源端子に導出され、上記Ｐチャンネル型ＭＯＳトラ
ンジスタ及び上記Ｎチャンネル型ＭｏＳトランジスタの
ゲートが互に接続され゛（ぞれらに共通の信号入力端子
に導出され、上記Ｐチャンネル型ＭＯＳトランジスタ及
び上記Ｎチャンネル型ＭＯＳトランジスタのドレインが
互に接続されてそれらに共通の信号出力線に接続されて
いる構成を有するインバータ回路と、上記第１及び第２
の電源端子間に接続され且つ上記インバータ回路の信号
出力線から得られる上記インバータ回路の出力電圧によ
って制御される上記インバータ回路以外の半導体回路と
を有する半導体集積回路が種々提案されている。 このような半導体集積回路において、そのインバータ回
路を構成しているＰチャンネル型ＭＯＳトランジスタ及
びＮチ１ｔンネル型ＭＯＳトランジスタの閾値電圧及び
利得定数は、それらＰチャンネル型ＭＯＳトランジスタ
及びＮチャンネル型ＭＯＳトランジスタ自身を評価する
上で重要なパラメータであるばかりでなく、インバータ
回路さらには半導体集積回路を評価する上でも重要なパ
ラメータである。 このため、従来、インバータ回路とは別に、そのＰチャ
ンネル型ＭＯＳトランジスタ及びＮチャンネル型ＭＯＳ
トランジスタとそれぞれ同じ構成を有する測定用Ｐチャ
ンネル型ＭＯＳトランジスタ及び測定用Ｎチャンネル型
ＭＯＳトランジスタを、インバータ回路のＰチャンネル
型ＭＯＳトランジスタ及びＮチャンネル型ＭＯＳトラン
ジスタとそれぞれ同じ条件で、ただし、それぞれソース
、ドレイン及びゲートを外部に連結し得るように、各別
に製造し、そして、それら測定用Ｐチャンネル型ＭＯＳ
トランジスタ及び測定用Ｎチャンネル型ＭＯＳトランジ
スタのそれぞれの閾値電圧及び利得定数を、それら測定
用Ｐチャンネル型ＭＯＳトランジスタ及び測定用Ｎチャ
ンネル型ＭＯＳトランジスタのそれぞれのソース、ドレ
イン及びゲートを測定用回路に接続して測定し、その測
定結果を、インバータ回路のＰチャンネル型ＭＯＳトラ
ンジスタ及びＮヂ１？ンネル型ＭｏＳトランジスタの閾
値電圧及び利得定数とすることが行われている。 （発明が解決しようとする課題］ しかしながら、このようにして、半導体集積回路におけ
るインバータ回路のＰチ１１ンネル型ＭｏＳトランジス
タ及びＮチャンネル型ＭＯＳトランジスタの閾値電圧及
び利得定数を測定する方法の場合、インバータ回路を構
成しているＰチャンネル型ＭＯＳトランジスタ及びＮチ
ャンネル型ＭｏＳトランジスタの外、測定用Ｐチャンネ
ル型ＭＯＳトランジスタ及び測定用Ｎチャンネル型ＭＯ
Ｓトランジスタを別途用意しなければならない、という
欠点を有していた。
ネル型ＭＯ８トランジスタとを有し、それらＰチャンネ
ル型ＭＯＳトランジスタ及びＮチャンネル型ＭＯＳトラ
ンジスタのソースがそれぞれ互に対をなす第１及び第２
の電源端子に導出され、上記Ｐチャンネル型ＭＯＳトラ
ンジスタ及び上記Ｎチャンネル型ＭｏＳトランジスタの
ゲートが互に接続され゛（ぞれらに共通の信号入力端子
に導出され、上記Ｐチャンネル型ＭＯＳトランジスタ及
び上記Ｎチャンネル型ＭＯＳトランジスタのドレインが
互に接続されてそれらに共通の信号出力線に接続されて
いる構成を有するインバータ回路と、上記第１及び第２
の電源端子間に接続され且つ上記インバータ回路の信号
出力線から得られる上記インバータ回路の出力電圧によ
って制御される上記インバータ回路以外の半導体回路と
を有する半導体集積回路が種々提案されている。 このような半導体集積回路において、そのインバータ回
路を構成しているＰチャンネル型ＭＯＳトランジスタ及
びＮチ１ｔンネル型ＭＯＳトランジスタの閾値電圧及び
利得定数は、それらＰチャンネル型ＭＯＳトランジスタ
及びＮチャンネル型ＭＯＳトランジスタ自身を評価する
上で重要なパラメータであるばかりでなく、インバータ
回路さらには半導体集積回路を評価する上でも重要なパ
ラメータである。 このため、従来、インバータ回路とは別に、そのＰチャ
ンネル型ＭＯＳトランジスタ及びＮチャンネル型ＭＯＳ
トランジスタとそれぞれ同じ構成を有する測定用Ｐチャ
ンネル型ＭＯＳトランジスタ及び測定用Ｎチャンネル型
ＭＯＳトランジスタを、インバータ回路のＰチャンネル
型ＭＯＳトランジスタ及びＮチャンネル型ＭＯＳトラン
ジスタとそれぞれ同じ条件で、ただし、それぞれソース
、ドレイン及びゲートを外部に連結し得るように、各別
に製造し、そして、それら測定用Ｐチャンネル型ＭＯＳ
トランジスタ及び測定用Ｎチャンネル型ＭＯＳトランジ
スタのそれぞれの閾値電圧及び利得定数を、それら測定
用Ｐチャンネル型ＭＯＳトランジスタ及び測定用Ｎチャ
ンネル型ＭＯＳトランジスタのそれぞれのソース、ドレ
イン及びゲートを測定用回路に接続して測定し、その測
定結果を、インバータ回路のＰチャンネル型ＭＯＳトラ
ンジスタ及びＮヂ１？ンネル型ＭｏＳトランジスタの閾
値電圧及び利得定数とすることが行われている。 （発明が解決しようとする課題］ しかしながら、このようにして、半導体集積回路におけ
るインバータ回路のＰチ１１ンネル型ＭｏＳトランジス
タ及びＮチャンネル型ＭＯＳトランジスタの閾値電圧及
び利得定数を測定する方法の場合、インバータ回路を構
成しているＰチャンネル型ＭＯＳトランジスタ及びＮチ
ャンネル型ＭｏＳトランジスタの外、測定用Ｐチャンネ
ル型ＭＯＳトランジスタ及び測定用Ｎチャンネル型ＭＯ
Ｓトランジスタを別途用意しなければならない、という
欠点を有していた。
よって、本発明は、上述した欠点のない、新規な半導体
集積回路の測定法を提案ぽんとするものである。 本願第１番目の１明による半導体集積回路の測定法は、
■Ｐチャンネル型ＭＯＳトランジスタと、Ｎチャンネル
型ＭＯＳトランジスタとを有し、それらＰチャンネル型
ＭＯＳトランジスタ及びＮチャンネル型ＭＯＳトランジ
スタのソースがそれぞれ互に対をなす第１及び第２の電
源端子に導出され、上記Ｐチャンネル型ＭＯＳトランジ
スタ及び上記Ｎチャンネル型ＭＯＳトランジスタのゲー
トが互に接続され°Ｃそれらに共通の信号入力端子に導
出され、上記Ｐ″Ｐｔｐンネル型ＭＯＳトランジスタ及
び上記Ｎチャンネル型ＭＯＳトランジスタのドレインが
互に接続されてそれらに共通の信号出力線に接続されて
いるインバータ回路と、■上記第１及び第２の電源端子
間に接続され且つ上記インバータ回路の信号出力線から
得られる上記インバータ回路の出力電圧によって制御さ
れる上記インバータ回路以外の半導体回路とを有する半
導体集積回路において、（ａ）上記第１及び第２の電ｔ
１！端子間に、動作型８１電圧を与え、上記信号入力端
子と上記第２の電源端子との間に、上記Ｐチャンネル型
ＭＯＳトランジスタの求める閾値Ｍ Ｉｆの値以上の値
を有し且つ上記第１の電源端子に上記半導体回路を通じ
た電流を実質的に流さないのに十分な値を有する第１の
電圧を与え、そのときの上記第１の電源端子に流れる電
流を第１の電流として測定し、また、（ｂ）上記第１及
び第２の電源端子間に、」−記動作用ｍ電圧を与え、上
記信号入力端子と上記第２の電源端子との間に、上記Ｐ
チャンネル型ＭＯＳトランジスタの求める閾値電圧の値
以上の値を有し且つ上記第１の電源端子に上記半導体回
路を通じた電流を実質的に流さないのに十分な値を有す
るとともに上記第１の電圧どは異なる第２の電圧を与え
、そのときの上記第１の電源端子に流れる電流を第２の
電流として測定し、そして、（Ｃ）上記第１及び第２の
電圧と、上記第１及び第２の電流とから、上記Ｎ′ｆｉ
７ンネル型ＭＯＳトランジスタの閾Ｖｉ電圧及び利得定
数のいずれか一方または双方を求める。 また、本願第２番目の発明による半導体集積回路の測定
法は、本願第１番目の発明に、１１３ける半導体集積回
路の測定法におけると同じ半導体集積回路において、（
ａ）Ｊ：２第１及び第２の電源端子間に、動作電源電圧
を与え、上記信号入力端子と上記第２の電源端子との間
に、上記動作電源電圧よりも上記ＰチＶンネル型ＭＯＳ
トランジスタの求める閾値電圧の性分低い値以下の値を
有し且つ上記第１の電源端子に上記半導体回路を通じた
電流を実質的に流さないのに十分な値を有する第１の電
圧を与え、そのときの上記第１の電源端子に流れる電流
を第１の電流として測定し、また、（ｂ）上記第１及び
第２の電源端子間に１．［記動作置ｇｉ電圧を与え、上
記信号入力端子と、［２第２の電源端子との間に、上記
動作電源電圧よりも上記Ｐチャンネル型ＭＯＳトランジ
スタの求める閾値電圧の性分低い値以下の値を有し且つ
上記第１のＴｉ源端子に上記半導体回路を通じた電流を
実質的に流さないのに十分な伯を有するとともに上記第
１の電圧とは異なる値を有する第２の電圧を与え、その
ときの上記第１の電源端子に流れる電流を第２の電流と
して測定し、そして、（Ｃ）上記第１及び第２の電圧と
、上記第１及び第２の電流とを用いて、上記Ｐチ１！ン
ネル型ＭＯ８トランジスタの閾値電圧及び利得定数のい
ずれか一方または双方を求める。
集積回路の測定法を提案ぽんとするものである。 本願第１番目の１明による半導体集積回路の測定法は、
■Ｐチャンネル型ＭＯＳトランジスタと、Ｎチャンネル
型ＭＯＳトランジスタとを有し、それらＰチャンネル型
ＭＯＳトランジスタ及びＮチャンネル型ＭＯＳトランジ
スタのソースがそれぞれ互に対をなす第１及び第２の電
源端子に導出され、上記Ｐチャンネル型ＭＯＳトランジ
スタ及び上記Ｎチャンネル型ＭＯＳトランジスタのゲー
トが互に接続され°Ｃそれらに共通の信号入力端子に導
出され、上記Ｐ″Ｐｔｐンネル型ＭＯＳトランジスタ及
び上記Ｎチャンネル型ＭＯＳトランジスタのドレインが
互に接続されてそれらに共通の信号出力線に接続されて
いるインバータ回路と、■上記第１及び第２の電源端子
間に接続され且つ上記インバータ回路の信号出力線から
得られる上記インバータ回路の出力電圧によって制御さ
れる上記インバータ回路以外の半導体回路とを有する半
導体集積回路において、（ａ）上記第１及び第２の電ｔ
１！端子間に、動作型８１電圧を与え、上記信号入力端
子と上記第２の電源端子との間に、上記Ｐチャンネル型
ＭＯＳトランジスタの求める閾値Ｍ Ｉｆの値以上の値
を有し且つ上記第１の電源端子に上記半導体回路を通じ
た電流を実質的に流さないのに十分な値を有する第１の
電圧を与え、そのときの上記第１の電源端子に流れる電
流を第１の電流として測定し、また、（ｂ）上記第１及
び第２の電源端子間に、」−記動作用ｍ電圧を与え、上
記信号入力端子と上記第２の電源端子との間に、上記Ｐ
チャンネル型ＭＯＳトランジスタの求める閾値電圧の値
以上の値を有し且つ上記第１の電源端子に上記半導体回
路を通じた電流を実質的に流さないのに十分な値を有す
るとともに上記第１の電圧どは異なる第２の電圧を与え
、そのときの上記第１の電源端子に流れる電流を第２の
電流として測定し、そして、（Ｃ）上記第１及び第２の
電圧と、上記第１及び第２の電流とから、上記Ｎ′ｆｉ
７ンネル型ＭＯＳトランジスタの閾Ｖｉ電圧及び利得定
数のいずれか一方または双方を求める。 また、本願第２番目の発明による半導体集積回路の測定
法は、本願第１番目の発明に、１１３ける半導体集積回
路の測定法におけると同じ半導体集積回路において、（
ａ）Ｊ：２第１及び第２の電源端子間に、動作電源電圧
を与え、上記信号入力端子と上記第２の電源端子との間
に、上記動作電源電圧よりも上記ＰチＶンネル型ＭＯＳ
トランジスタの求める閾値電圧の性分低い値以下の値を
有し且つ上記第１の電源端子に上記半導体回路を通じた
電流を実質的に流さないのに十分な値を有する第１の電
圧を与え、そのときの上記第１の電源端子に流れる電流
を第１の電流として測定し、また、（ｂ）上記第１及び
第２の電源端子間に１．［記動作置ｇｉ電圧を与え、上
記信号入力端子と、［２第２の電源端子との間に、上記
動作電源電圧よりも上記Ｐチャンネル型ＭＯＳトランジ
スタの求める閾値電圧の性分低い値以下の値を有し且つ
上記第１のＴｉ源端子に上記半導体回路を通じた電流を
実質的に流さないのに十分な伯を有するとともに上記第
１の電圧とは異なる値を有する第２の電圧を与え、その
ときの上記第１の電源端子に流れる電流を第２の電流と
して測定し、そして、（Ｃ）上記第１及び第２の電圧と
、上記第１及び第２の電流とを用いて、上記Ｐチ１！ン
ネル型ＭＯ８トランジスタの閾値電圧及び利得定数のい
ずれか一方または双方を求める。
本願第１番目の発明による半導体集積回路の測定法によ
れば、いま、上記第１及び第２の電圧をそれぞれＶ 及
びＶ２Ｎとし、また、上記第Ｎ １及び第２の電流をそれぞれ’１Ｎ及び１２Ｎとし、そ
して、 Ｋ１（１１Ｎ／■２８）１／２ ・・・・・・・・
・（１）とするとき、 ＶｔＮ’ ＝ （ＶｌＮ−ＫＮ −Ｖ２Ｎ）／（１−Ｋ
Ｎ ）・・・・・・・・・ （２） β、 ＝（２１１Ｎ（１−ＫＮ） ）／（Ｋｌｌ”
（Ｖ２Ｎ・−ｖｌＮ））・・・・・・・・・（３）から
それぞれ求められるＶ ′及びβ は、ｔＮ
Ｎ 上記Ｎチャンネル型ＭＯＳトランジスタの閾値電圧（こ
れをｖｔＮとする）及び利得定数（これをβ８とする）
を表している。 その理由は、上記第１及び第２の電圧■１Ｎ及び■２Ｎ
が、上記第１の電源端子に上記半導体回路を通じた電流
を実質的に流さないのに十分な値を有するので、 上記第１及び第２の電流１１Ｎ及び’２Ｎが、上記Ｎチ
ャンネル型ＭＯＳトランジスタの閾値電圧■ 及び利得
定数β、と、上記第１及び第２の（Ｎ 電圧Ｖ１Ｎ及びＶ２Ｎとの間で、 １ ＝（β ／２）（■１Ｎ−ＶｔＮ） ・・・（
４）ＩＮ Ｎ ２１．。 Ｉ２．＝（βＮ／２） （■２Ｎ−■、） （５）
の関係を右することから、（４）式及び（５）式を、閾
値電圧Ｖ 及び利得定数β、で解けば、ｔＮ （１）式で−Ｌ述したように、ＫＮ＝（ＩＩＮ／ｌ２Ｎ
）１／２とするとき、その閾値電圧■、−び利１り定数
β８が、上）ホした（２）及び（３）式の右辺で表され
るからである。なお、上記第１及び第２の電圧Ｖ 及び
ｖ２Ｎが、上記ＮチャンネＮ ル型ＭＯＳトランジスタの求める閾値電圧の値以上の値
を有するのは、上記第１及び第２の電流’ＩＮ及び■２
−１上記Ｐチ１７ンネル型ＭＯＳトランジスタ及び上記
Ｎチャンネル型ＭＯＳトランジスタを通って、上記第１
の電源端子に流すためである。 よって、本願第１番目の発明による半導体集積回路の測
定法によれば、上記第１及び第２の電圧と、上記第１及
び第２の電流とを用いて、上記Ｎチｔシンネル型Ｍ Ｏ
Ｓ ＋−ランジスタの閾値電圧及び利得定数のいずれか
一方または双方を求めることができる。 また、本願第２番目の発明による半導体集積回路の測定
法によれば、本願第１番目の発明による半導体集積回路
の測定法の場合に準じて、上記第１及び第２の電圧をそ
れぞれＶＩＰ及びＶ２Ｐとし、また、上記第１及び第２
の電流をそれぞれＩ 及び１２Ｐとし、また、動作電源
電圧をＰＰ Ｖｏとし、そして、 Ｋ、 ＝ （Ｉ １．／ Ｉ ２．） ”２ ・・
・・・・・・・（６）とするとき、 Ｖｔ、’ ＝ （Ｖ、−Ｖｌ、−に、−Ｖ２．）／＜１
−に、） ・・・・・・・・・（７）β、’＝
（２１（１−に、） ）／（Ｋ。 ＰＰ （Ｖ −Ｖ ） ） ・・・・・・（８）２
Ｐ ＩＰ からそれぞれ求められるＶ ′及びβ ′は、［ＰＰ 上記Ｐチャンネル型ＭＯＳトランジスタの閾値電圧（こ
れをＶｔ、とする）及び利得定数（これをβ、とする）
を表している。 その理由は、上記第１及び第２の電圧ＶＩＰ及びｖ２．
が、上記第１の電源端子に上記半導体回路を通じた電流
を実質的に流さないのに十分な値を有するので、上記第
１及び第２の電流’ＩＰ及びＩ２Ｐが、上記Ｐチャンネ
ル型ＭＯＳトランジスタの閾値電圧■ 及び利得定数β
、との間ｐ で、 １ ＝（β、 ／２ ） （Ｖ、 −Ｖｌ、−Ｖ、
、） ２Ｐ ・・・・・・・・・ （９） １ ＝（β、 ／２ ） （Ｖ、 −Ｖ２．−Ｖｔ
、）ＰＰ ・・・・・・・・・ （１０） の関係を有づることから、（９）式及び（１０）式を、
閾値電圧■ 及び利得定数β、で解けば、
れば、いま、上記第１及び第２の電圧をそれぞれＶ 及
びＶ２Ｎとし、また、上記第Ｎ １及び第２の電流をそれぞれ’１Ｎ及び１２Ｎとし、そ
して、 Ｋ１（１１Ｎ／■２８）１／２ ・・・・・・・・
・（１）とするとき、 ＶｔＮ’ ＝ （ＶｌＮ−ＫＮ −Ｖ２Ｎ）／（１−Ｋ
Ｎ ）・・・・・・・・・ （２） β、 ＝（２１１Ｎ（１−ＫＮ） ）／（Ｋｌｌ”
（Ｖ２Ｎ・−ｖｌＮ））・・・・・・・・・（３）から
それぞれ求められるＶ ′及びβ は、ｔＮ
Ｎ 上記Ｎチャンネル型ＭＯＳトランジスタの閾値電圧（こ
れをｖｔＮとする）及び利得定数（これをβ８とする）
を表している。 その理由は、上記第１及び第２の電圧■１Ｎ及び■２Ｎ
が、上記第１の電源端子に上記半導体回路を通じた電流
を実質的に流さないのに十分な値を有するので、 上記第１及び第２の電流１１Ｎ及び’２Ｎが、上記Ｎチ
ャンネル型ＭＯＳトランジスタの閾値電圧■ 及び利得
定数β、と、上記第１及び第２の（Ｎ 電圧Ｖ１Ｎ及びＶ２Ｎとの間で、 １ ＝（β ／２）（■１Ｎ−ＶｔＮ） ・・・（
４）ＩＮ Ｎ ２１．。 Ｉ２．＝（βＮ／２） （■２Ｎ−■、） （５）
の関係を右することから、（４）式及び（５）式を、閾
値電圧Ｖ 及び利得定数β、で解けば、ｔＮ （１）式で−Ｌ述したように、ＫＮ＝（ＩＩＮ／ｌ２Ｎ
）１／２とするとき、その閾値電圧■、−び利１り定数
β８が、上）ホした（２）及び（３）式の右辺で表され
るからである。なお、上記第１及び第２の電圧Ｖ 及び
ｖ２Ｎが、上記ＮチャンネＮ ル型ＭＯＳトランジスタの求める閾値電圧の値以上の値
を有するのは、上記第１及び第２の電流’ＩＮ及び■２
−１上記Ｐチ１７ンネル型ＭＯＳトランジスタ及び上記
Ｎチャンネル型ＭＯＳトランジスタを通って、上記第１
の電源端子に流すためである。 よって、本願第１番目の発明による半導体集積回路の測
定法によれば、上記第１及び第２の電圧と、上記第１及
び第２の電流とを用いて、上記Ｎチｔシンネル型Ｍ Ｏ
Ｓ ＋−ランジスタの閾値電圧及び利得定数のいずれか
一方または双方を求めることができる。 また、本願第２番目の発明による半導体集積回路の測定
法によれば、本願第１番目の発明による半導体集積回路
の測定法の場合に準じて、上記第１及び第２の電圧をそ
れぞれＶＩＰ及びＶ２Ｐとし、また、上記第１及び第２
の電流をそれぞれＩ 及び１２Ｐとし、また、動作電源
電圧をＰＰ Ｖｏとし、そして、 Ｋ、 ＝ （Ｉ １．／ Ｉ ２．） ”２ ・・
・・・・・・・（６）とするとき、 Ｖｔ、’ ＝ （Ｖ、−Ｖｌ、−に、−Ｖ２．）／＜１
−に、） ・・・・・・・・・（７）β、’＝
（２１（１−に、） ）／（Ｋ。 ＰＰ （Ｖ −Ｖ ） ） ・・・・・・（８）２
Ｐ ＩＰ からそれぞれ求められるＶ ′及びβ ′は、［ＰＰ 上記Ｐチャンネル型ＭＯＳトランジスタの閾値電圧（こ
れをＶｔ、とする）及び利得定数（これをβ、とする）
を表している。 その理由は、上記第１及び第２の電圧ＶＩＰ及びｖ２．
が、上記第１の電源端子に上記半導体回路を通じた電流
を実質的に流さないのに十分な値を有するので、上記第
１及び第２の電流’ＩＰ及びＩ２Ｐが、上記Ｐチャンネ
ル型ＭＯＳトランジスタの閾値電圧■ 及び利得定数β
、との間ｐ で、 １ ＝（β、 ／２ ） （Ｖ、 −Ｖｌ、−Ｖ、
、） ２Ｐ ・・・・・・・・・ （９） １ ＝（β、 ／２ ） （Ｖ、 −Ｖ２．−Ｖｔ
、）ＰＰ ・・・・・・・・・ （１０） の関係を有づることから、（９）式及び（１０）式を、
閾値電圧■ 及び利得定数β、で解けば、
【Ｐ
（７）式で上述したＪ：うに、Ｋ −（Ｔ１．／Ｉ１
／２ ２、） とするとき、その閾値電圧■１．及び利１
ｑ定数β、が、上述した（７）及び（８）式の右辺で表
されるからである。なお、上記第１及び第２の電圧Ｖ
及び■２Ｐが、上記動作電源用Ｐ 圧よりも上記Ｐチャンネル型ＭＯ３Ｉ−ランジスタの求
める閾値電圧の性分低い値以下の値を右するのは、上記
第１及び第２の電流■ＩＰ及びＩ２、を、上記Ｐヂｔ７
ンネル型ＭＯ８Ｉ−ランジスタ及び上記Ｎチャンネル型
ＭＯ８Ｉ−ランジスタを通つで、上記第１の電源端子に
流すためである。 よって、本願第２番目の発明による半導体集積回路の測
定法によれば、上記第１及び第２の電圧と、上記第１及
び第２の電流とを用いて、上記Ｐチャンネル型ＭＯＳト
ランジスタの閾値電圧及び利得定数のいずれか一方また
は双方を求めることができる。 （発明の効果］ 上述したように、本願第１番目の発明による半導体集積
回路の測定法によれば、半導体集積回路におけるインバ
ータ回路のＮチャンネル型ＭＯ８Ｉ−ランジスタの閾値
電圧及び利得定数のいずれか一方または双方を、インバ
ータ回路を構成しているＮチトンネル型Ｍ ＯＳ ｌ−
ランジスタの外、測定用Ｎチャンネル型ＭＯＳトランジ
スタを別途用意しなくても、容易に測定することができ
る。 また、本願第２番目の発明による半導体集積回路の測定
法によれば、半導体集積回路におけるインバータ回路の
Ｐチャンネル型ＭＯＳトランジスタの閾値電圧及び利得
定数のいずれか一方または双方を、インバータ回路を構
成しているＰチャンネル型ＭＯＳトランジスタの外、測
定用Ｐチャンネル型ＭＯＳトランジスタを別途用意しな
くても、容易に測定することができる。 【本願第１番目の発明による半導体集積回路の測定法の
実施例】 次に、本願第１番目の発明による半導体集積回路の測定
法の実施例を、第１図を伴って述べよう。 第１図において、Ｕは、第１及び第２の電源端子１及び
２と、信号入力端子３とを外部に導出している半導体集
積回路を示す。 この半導体集積回路Ｕは、Ｐチャンネル型ＭＯＳトラン
ジスタＱ１と、Ｎチャンネル型ＭＯＳトランジスタＱ２
とを有し、そして、Ｐチャンネル型ＭＯＳトランジスタ
Ｑ１及びＮチャンネル型ＭＯＳトランジスタＱ２のソー
スがそれぞれ第１及び第２の電源端子１及び２に導出さ
れ、また、Ｐチャンネル型ＭＯＳトランジスタＱ１及び
Ｎチャンネル型ＭＯ３ｔ−ランジスタＱ２のゲートが互
に接続されて信号入力端子３に導出され、さらに、Ｐチ
ャンネル型ＭＯＳトランジスタＱ１及びＮチャンネル型
ＭＯ８ｌ−ランジスタＱ２のドレインが互に接続されて
それらに共通の信号出力線４に接続されている構成のイ
ンバータ回路５を有する。 また、半導体集積回路Ｕは、第１及び第２の電源端子１
及び２間に接続され且つ上述したインバータ回路５の出
力電圧によって制御されるインバータ回路５以外の半導
体回路６を有する。 本願第１番目の発明による半導体集積回路の測定法にお
いては、半導体集積回路Ｕにおけるインバータ回路５が
有するＮチャンネル型ＭＯＳトランジスタＱ２の閾値電
圧及び利得定数を求めるため、第１及び第２の電源端子
１及び２間に、電流計７を通じて、動作電源電圧■、を
与えるための電源８を接続し、また、信号入力端子３及
び第２の電源端子２間に、第１及び第２の電圧■ 及び
ｖ２Ｎ＆与えるための電ｗＡ９をＮ 接続する。 そして、第１及び第２の電源端子１及び２間に、電源８
から、動作電源電圧Ｖ。を与えている状態で、まず、信
号入力端子３及び第２の電源端子２間に、電源９から、
第１の電圧ｖ１Ｎを与え、そしてこのときの電流計７に
流れる電流を第１の電流１１Ｎとして測定し、次に、信
号入力端子３及び第２の電源端子２間に、電源９から、
第２の電圧■２Ｎを与え、そしてこのとき電流計７に流
れる電流を第２の電流１２Ｎ、！： Ｌ、て測定する。 この場合、第１及び第２の電圧■１Ｎ及び■２Ｎは、上
述した第１及び第２の電流■１−び■２Ｎを、Ｐチャン
ネル型ＭＯＳトランジスタＱ１及びＮチャンネル型ＭＯ
ＳトランジスタＱ２を通って、第１の電源端子１に流す
必要があることから、第２図に示ずように、Ｎチャンネ
ル型ＭＯＳトランジスタＱ２の閾値電圧ＶｔＮ（本発明
による半導体集積回路の測定法によって求めようとして
いる）の値■３以上の値を有する。 また、第１及び第２の電圧Ｖ 及び■２Ｎは、Ｎ 第１の電源端子１に、インバータ回路５の出力電圧■。 によって制御される半導体回路６を通じた電流を実質的
に流さないのに十分な値を有する。 いま、この値について述べれば、次のとおりである。 すなわち、半導体回路６が、ゲートをインバータ回路５
の信号出力線４に接続しているＭＯＳトランジスタ１０
を有し、そして、そのＭＯＳトランジスタ１０がＰチャ
ンネル型である場合、半導体回路６を通る電流が流れる
可能性があるので、この場合、第１及び第２の電圧ｖ１
Ｎ及びｖ２−１上述した半導体回路６を通じた電流を実
質的に流さないのに十分な値は、インバータ回路５の出
力電圧Ｖ。の値が、電源電圧Ｖ０よりもこの場合のＭＯ
Ｓトランジスタ（Ｐチャンネル型）の閾値電圧■７．′
分低い電圧をとるときの信号入力端子３及び第２の電源
端子２との間の電圧（−殻内にＶ６とする）の値Ｖ。 以下の値である。 次に、上述した電圧ｖ１Ｎ及びＶ２Ｎの値と、電流’Ｉ
Ｎ及び’２Ｎの値とを用いて、「作用」の欄で上述した
ように、（２）式及び（３）式から、Ｎチャンネル型Ｍ
ＯＳトランジスタＱ２の閾値電圧ｖｔＮ及び利得定数β
、を求める。
／２ ２、） とするとき、その閾値電圧■１．及び利１
ｑ定数β、が、上述した（７）及び（８）式の右辺で表
されるからである。なお、上記第１及び第２の電圧Ｖ
及び■２Ｐが、上記動作電源用Ｐ 圧よりも上記Ｐチャンネル型ＭＯ３Ｉ−ランジスタの求
める閾値電圧の性分低い値以下の値を右するのは、上記
第１及び第２の電流■ＩＰ及びＩ２、を、上記Ｐヂｔ７
ンネル型ＭＯ８Ｉ−ランジスタ及び上記Ｎチャンネル型
ＭＯ８Ｉ−ランジスタを通つで、上記第１の電源端子に
流すためである。 よって、本願第２番目の発明による半導体集積回路の測
定法によれば、上記第１及び第２の電圧と、上記第１及
び第２の電流とを用いて、上記Ｐチャンネル型ＭＯＳト
ランジスタの閾値電圧及び利得定数のいずれか一方また
は双方を求めることができる。 （発明の効果］ 上述したように、本願第１番目の発明による半導体集積
回路の測定法によれば、半導体集積回路におけるインバ
ータ回路のＮチャンネル型ＭＯ８Ｉ−ランジスタの閾値
電圧及び利得定数のいずれか一方または双方を、インバ
ータ回路を構成しているＮチトンネル型Ｍ ＯＳ ｌ−
ランジスタの外、測定用Ｎチャンネル型ＭＯＳトランジ
スタを別途用意しなくても、容易に測定することができ
る。 また、本願第２番目の発明による半導体集積回路の測定
法によれば、半導体集積回路におけるインバータ回路の
Ｐチャンネル型ＭＯＳトランジスタの閾値電圧及び利得
定数のいずれか一方または双方を、インバータ回路を構
成しているＰチャンネル型ＭＯＳトランジスタの外、測
定用Ｐチャンネル型ＭＯＳトランジスタを別途用意しな
くても、容易に測定することができる。 【本願第１番目の発明による半導体集積回路の測定法の
実施例】 次に、本願第１番目の発明による半導体集積回路の測定
法の実施例を、第１図を伴って述べよう。 第１図において、Ｕは、第１及び第２の電源端子１及び
２と、信号入力端子３とを外部に導出している半導体集
積回路を示す。 この半導体集積回路Ｕは、Ｐチャンネル型ＭＯＳトラン
ジスタＱ１と、Ｎチャンネル型ＭＯＳトランジスタＱ２
とを有し、そして、Ｐチャンネル型ＭＯＳトランジスタ
Ｑ１及びＮチャンネル型ＭＯＳトランジスタＱ２のソー
スがそれぞれ第１及び第２の電源端子１及び２に導出さ
れ、また、Ｐチャンネル型ＭＯＳトランジスタＱ１及び
Ｎチャンネル型ＭＯ３ｔ−ランジスタＱ２のゲートが互
に接続されて信号入力端子３に導出され、さらに、Ｐチ
ャンネル型ＭＯＳトランジスタＱ１及びＮチャンネル型
ＭＯ８ｌ−ランジスタＱ２のドレインが互に接続されて
それらに共通の信号出力線４に接続されている構成のイ
ンバータ回路５を有する。 また、半導体集積回路Ｕは、第１及び第２の電源端子１
及び２間に接続され且つ上述したインバータ回路５の出
力電圧によって制御されるインバータ回路５以外の半導
体回路６を有する。 本願第１番目の発明による半導体集積回路の測定法にお
いては、半導体集積回路Ｕにおけるインバータ回路５が
有するＮチャンネル型ＭＯＳトランジスタＱ２の閾値電
圧及び利得定数を求めるため、第１及び第２の電源端子
１及び２間に、電流計７を通じて、動作電源電圧■、を
与えるための電源８を接続し、また、信号入力端子３及
び第２の電源端子２間に、第１及び第２の電圧■ 及び
ｖ２Ｎ＆与えるための電ｗＡ９をＮ 接続する。 そして、第１及び第２の電源端子１及び２間に、電源８
から、動作電源電圧Ｖ。を与えている状態で、まず、信
号入力端子３及び第２の電源端子２間に、電源９から、
第１の電圧ｖ１Ｎを与え、そしてこのときの電流計７に
流れる電流を第１の電流１１Ｎとして測定し、次に、信
号入力端子３及び第２の電源端子２間に、電源９から、
第２の電圧■２Ｎを与え、そしてこのとき電流計７に流
れる電流を第２の電流１２Ｎ、！： Ｌ、て測定する。 この場合、第１及び第２の電圧■１Ｎ及び■２Ｎは、上
述した第１及び第２の電流■１−び■２Ｎを、Ｐチャン
ネル型ＭＯＳトランジスタＱ１及びＮチャンネル型ＭＯ
ＳトランジスタＱ２を通って、第１の電源端子１に流す
必要があることから、第２図に示ずように、Ｎチャンネ
ル型ＭＯＳトランジスタＱ２の閾値電圧ＶｔＮ（本発明
による半導体集積回路の測定法によって求めようとして
いる）の値■３以上の値を有する。 また、第１及び第２の電圧Ｖ 及び■２Ｎは、Ｎ 第１の電源端子１に、インバータ回路５の出力電圧■。 によって制御される半導体回路６を通じた電流を実質的
に流さないのに十分な値を有する。 いま、この値について述べれば、次のとおりである。 すなわち、半導体回路６が、ゲートをインバータ回路５
の信号出力線４に接続しているＭＯＳトランジスタ１０
を有し、そして、そのＭＯＳトランジスタ１０がＰチャ
ンネル型である場合、半導体回路６を通る電流が流れる
可能性があるので、この場合、第１及び第２の電圧ｖ１
Ｎ及びｖ２−１上述した半導体回路６を通じた電流を実
質的に流さないのに十分な値は、インバータ回路５の出
力電圧Ｖ。の値が、電源電圧Ｖ０よりもこの場合のＭＯ
Ｓトランジスタ（Ｐチャンネル型）の閾値電圧■７．′
分低い電圧をとるときの信号入力端子３及び第２の電源
端子２との間の電圧（−殻内にＶ６とする）の値Ｖ。 以下の値である。 次に、上述した電圧ｖ１Ｎ及びＶ２Ｎの値と、電流’Ｉ
Ｎ及び’２Ｎの値とを用いて、「作用」の欄で上述した
ように、（２）式及び（３）式から、Ｎチャンネル型Ｍ
ＯＳトランジスタＱ２の閾値電圧ｖｔＮ及び利得定数β
、を求める。
【本願第２番目の発明による半導体集積回路の測定法の
実施例】 次に、本願第２番目の発明による半導体集積回路の測定
法の実施例を、本願第１番目の発明による半導体集積回
路の測定法の場合と同様に、第１図を伴って述べよう。 本願第２番目の発明による半導体集積回路の測定法にお
いては、第１図で上述した半導体集積回路Ｕにおけるイ
ンバータ回路５が有するＰヂャンネル型ＭＯＳトランジ
スタＱ１の閾値電圧及び利得定数を求めるため、本願第
１番目の発明による測定法の場合に準じて、第１及び第
２の電源端子１及び２間に、電流計７を通じて、動作電
源電圧■、を与えるための電源８を接続し、また、信号
入力端子３及び第２の電源端子２間に、第１及び第２の
電圧Ｖ 及びＶ２Ｐを与Ｐ えるための電源９を接続する。 そして、第１及び第２の電源端子１及び２問に、電源８
から、動作電源電圧Ｖ。を与えている状態で、まず、信
号入力端子３及び第２の電源端子２間に、電源９から第
１の電圧Ｖ１．（本願第１番目の発明による半導体集積
回路の測定法の場合の第１の電圧Ｖ１Ｎとは異なる）を
与え、そしてこのときの電流計７に流れる電流を第１の
電流！ＩＰとして測定し、次に、信号入力端子３及び電
源端子２間に、電源９から、第２の電圧■２．（本願第
１番目の発明による半導体集積回路の測定法の場合の第
２の電圧■２Ｎとは異なる）を与え、そしてこのときの
電流計７に流れる電流を第２の電流’２Ｐとして測定す
る。 ２この場合、第１及び第２の電圧■、Ｐ及び■２Ｐは、
上述した第１及び第２の電流ＩＩＰ及び■２Ｐを、Ｐチ
ャンネル型ＭＯＳトランジスタＱ１及びＮチャンネル型
ＭＯＳトランジスタＱ２を通って、第１の電源端子１に
流す必要があることから、第２図に示すように、Ｐチャ
ンネル型Ｍ○ＳトランジスタＱ１の閾値電圧■１．（本
発明による半導体集積回路の測定法によって求めようと
している）の値ｖｄ以下の値を有する。 また、第１及び第２の電圧ＶＩＰ及びｖ２Ｐは、第１の
電源端子１に、インバータ回路５の出力電圧Ｖ。によっ
て制御される半導体回路６を通じた電流を実質的に流さ
ないのに十分な値を有する。 いま、この値について述べれば、次のとおりである。 すなわち、半導体回路６が、ゲートをインバータ回路５
の信号出力線４に接続しているＭＯＳトランジスタ１０
を有し、そして、そのＭＯＳトランジスタ１０がＮチャ
ンネル型て・ある場合、半導体回路６を通る電流が流れ
る可能性があるので、この場合、第１及び第２の電圧Ｖ
ＩＰ及びＶ２Ｐの、上述した半導体回路６を通じた電流
を実質的に流さないのに十分な値は、インバータ回路５
の出力電圧Ｖ。の値が、この場合のＭＯＳトランジスタ
（Ｎチ１！ンネル型）の閾値電圧ＶｔＮ をとるときの
信号入力端子３及び第２の電源端子２との間の電圧の値
Ｖｃ以上の値である。 次に、上述した電圧ＶＩＰ及びＶ２Ｐの値と、電流’Ｉ
Ｐ及び’２Ｐの値とを用いて、
実施例】 次に、本願第２番目の発明による半導体集積回路の測定
法の実施例を、本願第１番目の発明による半導体集積回
路の測定法の場合と同様に、第１図を伴って述べよう。 本願第２番目の発明による半導体集積回路の測定法にお
いては、第１図で上述した半導体集積回路Ｕにおけるイ
ンバータ回路５が有するＰヂャンネル型ＭＯＳトランジ
スタＱ１の閾値電圧及び利得定数を求めるため、本願第
１番目の発明による測定法の場合に準じて、第１及び第
２の電源端子１及び２間に、電流計７を通じて、動作電
源電圧■、を与えるための電源８を接続し、また、信号
入力端子３及び第２の電源端子２間に、第１及び第２の
電圧Ｖ 及びＶ２Ｐを与Ｐ えるための電源９を接続する。 そして、第１及び第２の電源端子１及び２問に、電源８
から、動作電源電圧Ｖ。を与えている状態で、まず、信
号入力端子３及び第２の電源端子２間に、電源９から第
１の電圧Ｖ１．（本願第１番目の発明による半導体集積
回路の測定法の場合の第１の電圧Ｖ１Ｎとは異なる）を
与え、そしてこのときの電流計７に流れる電流を第１の
電流！ＩＰとして測定し、次に、信号入力端子３及び電
源端子２間に、電源９から、第２の電圧■２．（本願第
１番目の発明による半導体集積回路の測定法の場合の第
２の電圧■２Ｎとは異なる）を与え、そしてこのときの
電流計７に流れる電流を第２の電流’２Ｐとして測定す
る。 ２この場合、第１及び第２の電圧■、Ｐ及び■２Ｐは、
上述した第１及び第２の電流ＩＩＰ及び■２Ｐを、Ｐチ
ャンネル型ＭＯＳトランジスタＱ１及びＮチャンネル型
ＭＯＳトランジスタＱ２を通って、第１の電源端子１に
流す必要があることから、第２図に示すように、Ｐチャ
ンネル型Ｍ○ＳトランジスタＱ１の閾値電圧■１．（本
発明による半導体集積回路の測定法によって求めようと
している）の値ｖｄ以下の値を有する。 また、第１及び第２の電圧ＶＩＰ及びｖ２Ｐは、第１の
電源端子１に、インバータ回路５の出力電圧Ｖ。によっ
て制御される半導体回路６を通じた電流を実質的に流さ
ないのに十分な値を有する。 いま、この値について述べれば、次のとおりである。 すなわち、半導体回路６が、ゲートをインバータ回路５
の信号出力線４に接続しているＭＯＳトランジスタ１０
を有し、そして、そのＭＯＳトランジスタ１０がＮチャ
ンネル型て・ある場合、半導体回路６を通る電流が流れ
る可能性があるので、この場合、第１及び第２の電圧Ｖ
ＩＰ及びＶ２Ｐの、上述した半導体回路６を通じた電流
を実質的に流さないのに十分な値は、インバータ回路５
の出力電圧Ｖ。の値が、この場合のＭＯＳトランジスタ
（Ｎチ１！ンネル型）の閾値電圧ＶｔＮ をとるときの
信号入力端子３及び第２の電源端子２との間の電圧の値
Ｖｃ以上の値である。 次に、上述した電圧ＶＩＰ及びＶ２Ｐの値と、電流’Ｉ
Ｐ及び’２Ｐの値とを用いて、
【作 用】の欄で上述し
たように、（７）式及び（８）式から、Ｐチャンネル型
ＭＯ３ｌ−ランジスタＱ１の閾値電圧■１．及び利得定
数β、を求める。 なお、第３図は、第１図で上述した構成において、信号
入力端子３と第２の電源端子２との間に電圧Ｖ１ （Ｖ
）を与えて、第１の電源端子１に流れる電流Ｊｌ。 （
μＡ）を測定した結果（点線図示）を示す。また、第３
図において、実線は、本発明による半導体集積回路の測
定法によって誤差なく測定することができる範囲を示し
ている。
たように、（７）式及び（８）式から、Ｐチャンネル型
ＭＯ３ｌ−ランジスタＱ１の閾値電圧■１．及び利得定
数β、を求める。 なお、第３図は、第１図で上述した構成において、信号
入力端子３と第２の電源端子２との間に電圧Ｖ１ （Ｖ
）を与えて、第１の電源端子１に流れる電流Ｊｌ。 （
μＡ）を測定した結果（点線図示）を示す。また、第３
図において、実線は、本発明による半導体集積回路の測
定法によって誤差なく測定することができる範囲を示し
ている。
第１図は、本願第１番目の発明及び本願第２番目の発明
による半導体集積回路の測定法の実施例の説明に供する
接続図である。 第２図は、本願第１番目の発明及び本願第２番目の発明
による半導体集積回路の測定法の実施例において、信号
入力端子及び第２の電源端子間に与える第１及び第２の
電圧Ｖ１Ｎ及びｖ２Ｎ、及びＶｌＰ及びｖ２Ｐのとり得
る範囲の説明を供する、信号入力端子及び第２の電源端
子間に与える電圧ｖ６とインバータ回路の出カ゛市圧Ｖ
。どの関係を示ず図である。 第３図は、信号入力端子及び第２の電源ψｉ：子間に与
える電圧Ｖ、（Ｖ）に対する第２の電源端子に流れる電
流Ｊｌ、（μＡ）との関係を承り曲線図である。 Ｕ・・・・・・・・・半導体集積回路 １・・・・・・・・・電源端子 ２・・・・・・・・・電源端子 ３・・・・・・・・・信号入力端子 ４・・・・・・・・・信号出力線 ５・・・・・・・・・インバータ回路 ７・・・・・・・・・電流３１ ８・・・・・・・・・電源 ９・・・・・・・・・電源
による半導体集積回路の測定法の実施例の説明に供する
接続図である。 第２図は、本願第１番目の発明及び本願第２番目の発明
による半導体集積回路の測定法の実施例において、信号
入力端子及び第２の電源端子間に与える第１及び第２の
電圧Ｖ１Ｎ及びｖ２Ｎ、及びＶｌＰ及びｖ２Ｐのとり得
る範囲の説明を供する、信号入力端子及び第２の電源端
子間に与える電圧ｖ６とインバータ回路の出カ゛市圧Ｖ
。どの関係を示ず図である。 第３図は、信号入力端子及び第２の電源ψｉ：子間に与
える電圧Ｖ、（Ｖ）に対する第２の電源端子に流れる電
流Ｊｌ、（μＡ）との関係を承り曲線図である。 Ｕ・・・・・・・・・半導体集積回路 １・・・・・・・・・電源端子 ２・・・・・・・・・電源端子 ３・・・・・・・・・信号入力端子 ４・・・・・・・・・信号出力線 ５・・・・・・・・・インバータ回路 ７・・・・・・・・・電流３１ ８・・・・・・・・・電源 ９・・・・・・・・・電源
Claims (1)
- 【特許請求の範囲】 １、Ｐチャンネル型ＭＯＳトランジスタと、Ｎチャンネ
ル型ＭＯＳトランジスタとを有し、上記Ｐチャンネル型
ＭＯＳトランジスタ及び上記Ｎチャンネル型ＭＯＳトラ
ンジスタのソースがそれぞれ互に対をなす第１及び第２
の電源端子に導出され、上記Ｐチャンネル型ＭＯＳトラ
ンジスタ及び上記Ｎチャンネル型ＭＯＳトランジスタの
ゲートが互に接続されてそれらに共通の信号入力端子に
導出され、上記Ｐチャンネル型ＭＯＳトランジスタ及び
Ｎチャンネル型ＭＯＳトランジスタのドレインが互に接
続されてそれらに共通の信号出力線に接続されているイ
ンバータ回路と、 上記第１及び第２の電源端子間に接続され 且つ上記インバータ回路の信号出力線から得られる上記
インバータ回路の出力電圧によつて制御される上記イン
バータ回路以外の半導体回路とを有する半導体集積回路
において、上記第１及び第２の電源端子間に、動作電源
電圧を与え、上記信号入力端子と上記第２の電源端子と
の間に、上記Ｎチャンネル型ＭＯＳトランジスタの求め
る閾値電圧の値以上の値を有し且つ上記第１の電源端子
に上記半導体回路を通じた電流を実質的に流さないのに
十分な値を有する第１の電圧を与え、そのときの上記第
１の電源端子に流れる電流を第１の電流として測定し、
また、 上記第１及び第２の電源端子間に、上記動作電源電圧を
与え、上記信号入力端子と上記第２の電源端子との間に
、上記Ｎチャンネル型ＭＯＳトランジスタの求める閾値
電圧の値以上の値を有し且つ上記第１の電源端子に上記
半導体回路を通じた電流を実質的に流さないのに十分な
値を有するとともに上記第１の電圧とは異なる値を有す
る第２の電圧を与え、そのときの上記第１の電源端子に
流れる電流を第２の電流として測定し、 上記第１及び第２の電圧と、上記第１及び 第２の電流とを用いて、上記Ｎチャンネル型ＭＯＳトラ
ンジスタの閾値電圧及び利得定数のいずれか一方または
双方を求めることを特徴とする半導体集積回路の測定法
。 ２、Ｐチャンネル型ＭＯＳトランジスタと、Ｎチャンネ
ル型ＭＯＳトランジスタとを有し、上記Ｐチャンネル型
ＭＯＳトランジスタ及び上記Ｎチャンネル型ＭＯＳトラ
ンジスタのソースがそれぞれ互に対をなす第１及び第２
の電源端子に導出され、上記Ｐチャンネル型ＭＯＳトラ
ンジスタ及び、上記Ｎチャンネル型ＭＯＳトランジスタ
のゲートが互に接続されてそれらに共通の信号入力端子
に導出され、上記Ｐチャンネル型ＭＯＳトランジスタ及
びＮチャンネル型ＭＯＳトランジスタのドレインが互に
接続されてそれらに共通の信号出力線に接続されている
インバータ回路と、 上記第１及び第２の電源端子間に接続され且つ上記イン
バータ回路の信号出力線から得られる上記インバータ回
路の出力電圧によって制御される上記インバータ回路以
外の半導体回路とを有する半導体集積回路において、 上記第１及び第２の電源端子間に、動作電源電圧を与え
、上記信号入力端子と上記第２の電源端子との間に、上
記動作電源電圧よりも上記Ｐチャンネル型ＭＯＳトラン
ジスタの求める閾値電圧の値分低い値以下の値を有し且
つ上記第１の電源端子に上記半導体回路を通じた電流を
実質的に流さないのに十分な値を有する第１の電圧を与
え、そのときの上記第１の電源端子に流れる電流を、第
１の電流として測定し、また、 上記第１及び第２の電源端子間に、上記動作電源電圧を
与え、上記信号入力端子と上記第２の電源端子との間に
、上記動作電源電圧よりも上記Ｐチャンネル型ＭＯＳト
ランジスタの求める閾値電圧の値分低い値以下の値を有
し且つ上記第１の電源端子に上記半導体回路を通じた電
流を実質的に流さないのに十分な値を有するとともに上
記第１の電圧とは異なる値を有する第２の電圧を与え、
そのときの上記第１の電源端子に流れる電流を第２の電
流として測定し、 上記第１及び第２の電圧と、上記第１及び第２の電流と
を用いて、上記Ｐチャンネル型ＭＯＳトランジスタの閾
値電圧及び利得定数のいずれか一方または双方を求める
ことを特徴とする半導体集積回路の測定法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63143868A JP2654582B2 (ja) | 1988-06-10 | 1988-06-10 | 半導体集積回路の測定法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63143868A JP2654582B2 (ja) | 1988-06-10 | 1988-06-10 | 半導体集積回路の測定法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH021569A true JPH021569A (ja) | 1990-01-05 |
| JP2654582B2 JP2654582B2 (ja) | 1997-09-17 |
Family
ID=15348863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63143868A Expired - Fee Related JP2654582B2 (ja) | 1988-06-10 | 1988-06-10 | 半導体集積回路の測定法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2654582B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7327155B2 (en) | 2005-11-17 | 2008-02-05 | Solid State Measurements, Inc. | Elastic metal gate MOS transistor for surface mobility measurement in semiconductor materials |
| CN114583930A (zh) * | 2020-12-01 | 2022-06-03 | 株式会社东芝 | 半导体装置 |
-
1988
- 1988-06-10 JP JP63143868A patent/JP2654582B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7327155B2 (en) | 2005-11-17 | 2008-02-05 | Solid State Measurements, Inc. | Elastic metal gate MOS transistor for surface mobility measurement in semiconductor materials |
| CN114583930A (zh) * | 2020-12-01 | 2022-06-03 | 株式会社东芝 | 半导体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2654582B2 (ja) | 1997-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4827207A (en) | Linear load current measurement circuit | |
| US4064405A (en) | Complementary MOS logic circuit | |
| US5032797A (en) | Differential input stage having improved common mode rejection | |
| KR830001935B1 (ko) | 전압 비교기 | |
| FR2444291A1 (fr) | Circuits a transistors a effet de champ montes en paire a longue queue non equilibree | |
| JPH021569A (ja) | 半導体集積回路の測定法 | |
| JPS607210A (ja) | ダブルバランスドミキサ装置 | |
| JPS6298275A (ja) | 半導体集積回路の測定法 | |
| JPH02234504A (ja) | 差動増幅器 | |
| JPH0364109A (ja) | 差動増幅回路 | |
| JPH0735458Y2 (ja) | Ｄ／ａ変換回路 | |
| SU1239607A1 (ru) | Стробоскопический преобразователь электрических сигналов | |
| SU1456917A1 (ru) | Устройство дл контрол электронной схемы | |
| SU1665500A2 (ru) | Повторитель напр жени | |
| SU1661967A1 (ru) | Преобразователь напр жение - сопротивление | |
| SU1173330A1 (ru) | Линейный преобразователь действующего значени напр жени | |
| ATE252786T1 (de) | Verfahren zum schalten von höheren spannungen auf einem halbleiterchip | |
| JPS62135779A (ja) | Ｆｅｔのしきい値電圧測定回路 | |
| SU1305829A1 (ru) | Дифференциальный усилитель на МДП-транзисторах | |
| JP3096189B2 (ja) | 配線容量の測定方法 | |
| SU1061244A1 (ru) | Дифференциальный усилитель | |
| SU1497548A1 (ru) | Датчик газа | |
| SU1543251A1 (ru) | Устройство дл измерени температуры | |
| SU1164618A1 (ru) | Линейный преобразователь действующего значения переменного напряжения | |
| JPS6257317A (ja) | クロツク回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |