JPH0735458Y2 - Ｄ／ａ変換回路 - Google Patents
Ｄ／ａ変換回路Info
- Publication number
- JPH0735458Y2 JPH0735458Y2 JP1989021131U JP2113189U JPH0735458Y2 JP H0735458 Y2 JPH0735458 Y2 JP H0735458Y2 JP 1989021131 U JP1989021131 U JP 1989021131U JP 2113189 U JP2113189 U JP 2113189U JP H0735458 Y2 JPH0735458 Y2 JP H0735458Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- turned
- circuit
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Electronic Switches (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 この考案はD/A変換回路に関する。
この考案は、D/A変換回路において、定電流源回路の一
対のスイッチング用トランジスタのうち一方のトランジ
スタをオンとする制御信号によって、他方のトランジス
タをオフとするように構成することにより、簡単な構成
で、一対のトランジスタが同時にオフとなることなく、
特性の安定したD/A変換回路を実現することができるよ
うにしたものである。
対のスイッチング用トランジスタのうち一方のトランジ
スタをオンとする制御信号によって、他方のトランジス
タをオフとするように構成することにより、簡単な構成
で、一対のトランジスタが同時にオフとなることなく、
特性の安定したD/A変換回路を実現することができるよ
うにしたものである。
デジタル信号をアナログ信号に変換するD/A変換回路が
知られている。これは、例えば特開昭59−67707号公報
に示されているように、スイッチング回路を有する複数
個の定電流源回路を備え、定電流源回路に供給されるデ
ジタル信号によりスイッチング回路が制御され、定電流
源回路から出力される電流が演算増幅器を介して出力端
子に供給され、デジタル信号に対応したアナログ信号が
得られるものである。
知られている。これは、例えば特開昭59−67707号公報
に示されているように、スイッチング回路を有する複数
個の定電流源回路を備え、定電流源回路に供給されるデ
ジタル信号によりスイッチング回路が制御され、定電流
源回路から出力される電流が演算増幅器を介して出力端
子に供給され、デジタル信号に対応したアナログ信号が
得られるものである。
第２図は、上述した従来のD/A変換回路の一例であり、
電源端子（１）はトランジスタT11を介して、スイッチ
ング回路を構成するトランジスタT12及びT13のドレイン
に接続される。そして、トランジスタT12のゲートは、
直列接続されたトランジスタT12のゲート制御用のトラ
ンジスタT14とT16との接続中点に接続され、トランジス
タT14とT16とのゲートは共にデジタル信号の１ビット単
位の入力端子（21）に接続される。また、トランジスタ
T13のゲートは、直列接続されたトランジスタT13のゲー
ト制御用のトランジスタT15及びT17との接続中点に接続
され、トランジスタT15とT17とのゲートは共にインバー
タI1を介して入力端子（21）に接続される。そして、ト
ランジスタT14のドレインとトランジスタT15のドレイン
とが互いに接続されており、トランジスタT16のソース
とトランジスタT17のソースとが互いに接続され接地さ
れる。また、トランジスタT12のソースは接地され、ト
ランジスタT13のソースは出力電流端子（４）に接続さ
れる。そして、上述したトランジスタT11〜T17及びイン
バータI1等により１つの定電流源回路C1が構成され、入
力端子（21）からの信号に応じて、トランジスタT12及
びT13が交互にオン，オフとなりトランジスタT13のオン
時に、この定電流源回路からの電流が出力電流端子
（４）に供給される。
電源端子（１）はトランジスタT11を介して、スイッチ
ング回路を構成するトランジスタT12及びT13のドレイン
に接続される。そして、トランジスタT12のゲートは、
直列接続されたトランジスタT12のゲート制御用のトラ
ンジスタT14とT16との接続中点に接続され、トランジス
タT14とT16とのゲートは共にデジタル信号の１ビット単
位の入力端子（21）に接続される。また、トランジスタ
T13のゲートは、直列接続されたトランジスタT13のゲー
ト制御用のトランジスタT15及びT17との接続中点に接続
され、トランジスタT15とT17とのゲートは共にインバー
タI1を介して入力端子（21）に接続される。そして、ト
ランジスタT14のドレインとトランジスタT15のドレイン
とが互いに接続されており、トランジスタT16のソース
とトランジスタT17のソースとが互いに接続され接地さ
れる。また、トランジスタT12のソースは接地され、ト
ランジスタT13のソースは出力電流端子（４）に接続さ
れる。そして、上述したトランジスタT11〜T17及びイン
バータI1等により１つの定電流源回路C1が構成され、入
力端子（21）からの信号に応じて、トランジスタT12及
びT13が交互にオン，オフとなりトランジスタT13のオン
時に、この定電流源回路からの電流が出力電流端子
（４）に供給される。
そして、上述した１つの定電流源回路C1と同様に構成さ
れた複数個の定電流源回路C1〜Cnが、電源端子（１）と
出力電流端子（４）との間に接続される。そして、定電
流源回路C1〜Cnは、20〜2n-1のそれぞれに対応した重み
ずけがなされ、20〜2n-1に対応するビット信号“0"又は
“1"がそれぞれの入力端子（21）〜（2n）に供給され
る。そして、20〜2n-1のそれぞれに対応する電流が各電
流源回路C1〜CNから出力端子（４）に供給され、入力端
子（21）〜（2n）からのデジタル信号に対応したアナロ
グ値の電流が出力端子（４）に得られる。このようにし
て、デジタル信号がアナログ信号に変換される。
れた複数個の定電流源回路C1〜Cnが、電源端子（１）と
出力電流端子（４）との間に接続される。そして、定電
流源回路C1〜Cnは、20〜2n-1のそれぞれに対応した重み
ずけがなされ、20〜2n-1に対応するビット信号“0"又は
“1"がそれぞれの入力端子（21）〜（2n）に供給され
る。そして、20〜2n-1のそれぞれに対応する電流が各電
流源回路C1〜CNから出力端子（４）に供給され、入力端
子（21）〜（2n）からのデジタル信号に対応したアナロ
グ値の電流が出力端子（４）に得られる。このようにし
て、デジタル信号がアナログ信号に変換される。
ところで、上述した定電流源回路C1〜Cnにおいて、例え
ば、定電流源回路C1のトランジスタT14及びT16のゲート
は入力端子（21）に直接接続されているのに対して、ト
ランジスタT15及びT17のゲートはインバータI1を介して
入力端子（21）に接続されている。このため、入力端子
（21）からの入力信号は、トランジスタT14及びT16のゲ
ートに供給される時点よりも、トランジスタT15及びT17
のゲートに供給される時点の方がインバータI1を介する
分だけ遅れてしまい、例えばトランジスタT12がオンか
らオフとなる時点から若干遅れた時点にてトランジスタ
T13はオンとなる。したがって、トランジスタT12及びT
13共にオフとなる期間が存在してしまうことになる。
ば、定電流源回路C1のトランジスタT14及びT16のゲート
は入力端子（21）に直接接続されているのに対して、ト
ランジスタT15及びT17のゲートはインバータI1を介して
入力端子（21）に接続されている。このため、入力端子
（21）からの入力信号は、トランジスタT14及びT16のゲ
ートに供給される時点よりも、トランジスタT15及びT17
のゲートに供給される時点の方がインバータI1を介する
分だけ遅れてしまい、例えばトランジスタT12がオンか
らオフとなる時点から若干遅れた時点にてトランジスタ
T13はオンとなる。したがって、トランジスタT12及びT
13共にオフとなる期間が存在してしまうことになる。
そして、トランジスタT12及びT13は共にオフとなってし
まうと、この定電流源回路C1からは電流は出力されない
ので、トランジスタT12のドレインとトランジスタT13の
ドレインとの接続点P1の電位は電源電圧VDDまで上昇し
てしまう。すると、複数の定電流源回路に流れる全体の
電流量Ｉが変化してしまい、他の定電流源回路への電流
が変化して、D/A変換回路全体の特性を劣化させてしま
うという不都合があった。
まうと、この定電流源回路C1からは電流は出力されない
ので、トランジスタT12のドレインとトランジスタT13の
ドレインとの接続点P1の電位は電源電圧VDDまで上昇し
てしまう。すると、複数の定電流源回路に流れる全体の
電流量Ｉが変化してしまい、他の定電流源回路への電流
が変化して、D/A変換回路全体の特性を劣化させてしま
うという不都合があった。
本考案は、電源端子に接続される一対のスイッチング用
の一の極性の第１及び第２のトランジスタT13、T12を有
するスイッチング回路と、一及び他の極性の第３及び第
４のトランジスタT15、T17の直列回路からなり、この直
列回路のの接続中点が上記一対のスイッチング用のトラ
ンジスタのうちの第１のトランジスタT13に接続され、
インバータ回路I1を介して入力信号（21）が供給され、
この入力信号の反転信号に応じて上記第１のトランジス
タT13のオン・オフを制御する第１の制御手段と、一及
び他の極性の第５及び第６のトランジスタT14、T16の直
列回路からなり、この直列回路の接続中点が上記一対の
スイッチング用のトランジスタのうちの第２のトランジ
スタT12に接続され、上記入力信号が供給され、この入
力信号に応じて上記第２のトランジスタT12のオン・オ
フを制御する第２の制御手段とを備え、上記第２の制御
手段は、上記一の極性の第５のトランジスタT14に直列
に一の極性の第７のトランジスタT18が接続され、この
第７のトランジスタT18に上記第１の制御手段からの制
御信号を供給して、上記第１のトランジスタT13がオン
となるまでは上記第２のトランジスタT12がオフとなる
ことを禁止するようになし、上記第２のトランジスタT
12がオフとなるときは、上記第１のトランジスタT13は
確実にオンとなっているようにしたD/A変換回路であ
る。
の一の極性の第１及び第２のトランジスタT13、T12を有
するスイッチング回路と、一及び他の極性の第３及び第
４のトランジスタT15、T17の直列回路からなり、この直
列回路のの接続中点が上記一対のスイッチング用のトラ
ンジスタのうちの第１のトランジスタT13に接続され、
インバータ回路I1を介して入力信号（21）が供給され、
この入力信号の反転信号に応じて上記第１のトランジス
タT13のオン・オフを制御する第１の制御手段と、一及
び他の極性の第５及び第６のトランジスタT14、T16の直
列回路からなり、この直列回路の接続中点が上記一対の
スイッチング用のトランジスタのうちの第２のトランジ
スタT12に接続され、上記入力信号が供給され、この入
力信号に応じて上記第２のトランジスタT12のオン・オ
フを制御する第２の制御手段とを備え、上記第２の制御
手段は、上記一の極性の第５のトランジスタT14に直列
に一の極性の第７のトランジスタT18が接続され、この
第７のトランジスタT18に上記第１の制御手段からの制
御信号を供給して、上記第１のトランジスタT13がオン
となるまでは上記第２のトランジスタT12がオフとなる
ことを禁止するようになし、上記第２のトランジスタT
12がオフとなるときは、上記第１のトランジスタT13は
確実にオンとなっているようにしたD/A変換回路であ
る。
簡単な構成で、複数の定電流源回路に流れる全体の電流
量Ｉを安定化して、D/A変換回路の特性を向上すること
ができる。
量Ｉを安定化して、D/A変換回路の特性を向上すること
ができる。
第１図はこの考案の一実施例の回路図であり、第２図例
と同等なものには同一の符号を付してある。そして、第
１図例と第２図例との異なるところは、定電流源回路CN
1のトランジスタT14とT16との間に新たなトランジスタT
18が接続されて、トランジスタT12のゲート制御用の手
段とされ、このトランジスタT18とトランジスタT16との
接続中点にトランジスタT12のゲートが接続され、さら
にトランジスタT18のゲートがトランジスタT15のソース
とトランジスタT13のゲートとの接続中点に接続され
る。そして、この定電流源回路CN1と同様に構成された
複数の定電流源回路CN1〜CNnが電源端子（１）と出力端
子（４）との間に接続されていることである。
と同等なものには同一の符号を付してある。そして、第
１図例と第２図例との異なるところは、定電流源回路CN
1のトランジスタT14とT16との間に新たなトランジスタT
18が接続されて、トランジスタT12のゲート制御用の手
段とされ、このトランジスタT18とトランジスタT16との
接続中点にトランジスタT12のゲートが接続され、さら
にトランジスタT18のゲートがトランジスタT15のソース
とトランジスタT13のゲートとの接続中点に接続され
る。そして、この定電流源回路CN1と同様に構成された
複数の定電流源回路CN1〜CNnが電源端子（１）と出力端
子（４）との間に接続されていることである。
ここで、今、入力端子21からＨレベルの信号が供給され
て、トランジスタT12はオンとなりトランジスタT13はオ
フとなっているとする。
て、トランジスタT12はオンとなりトランジスタT13はオ
フとなっているとする。
なお、この場合には、トランジスタT15はオンとなって
おり、このトランジスタT18はオフとなっており、トラ
ンジスタT18はトランジスタT15がオフとならない限りオ
ンとはならない。
おり、このトランジスタT18はオフとなっており、トラ
ンジスタT18はトランジスタT15がオフとならない限りオ
ンとはならない。
そして、入力端子21からの信号がＨレベルからＬレベル
となったとする。この時、トランジスタT18がオンとな
れば、トランジスタT12はオフとなるが、入力端子21か
らの信号がインバータI1を介して、トランジスタT15の
ゲートに供給されて、このトランジスタT15がオフとな
るまではトランジスタT18はオンとはならず、したがっ
てトランジスタT12はオンとなっている。そして、トラ
ンジスタT15がオフとなりトランジスタT13がオンとなる
とともに、トランジスタT18がオンとなり、トランジス
タT12がオフとなる。
となったとする。この時、トランジスタT18がオンとな
れば、トランジスタT12はオフとなるが、入力端子21か
らの信号がインバータI1を介して、トランジスタT15の
ゲートに供給されて、このトランジスタT15がオフとな
るまではトランジスタT18はオンとはならず、したがっ
てトランジスタT12はオンとなっている。そして、トラ
ンジスタT15がオフとなりトランジスタT13がオンとなる
とともに、トランジスタT18がオンとなり、トランジス
タT12がオフとなる。
なお、図示した例においてはトランジスタT12とT13とが
同時にオンとなることがあるが、この場合には全体の電
流量Ｉには悪影響を与えることは無いので問題は無い。
同時にオンとなることがあるが、この場合には全体の電
流量Ｉには悪影響を与えることは無いので問題は無い。
また、図示した定電流源回路を構成するＰ型トランジス
タをＮ型トランジスタに、Ｎ型トランジスタをＰ型トラ
ンジスタとして、電流Ｉが流れる方向を図示したものと
は逆方向となるようにしてもよい。
タをＮ型トランジスタに、Ｎ型トランジスタをＰ型トラ
ンジスタとして、電流Ｉが流れる方向を図示したものと
は逆方向となるようにしてもよい。
こうして、この考案によれば、インバータI1〜Inを介し
て入力信号が供給される、トランジスタT13〜Tn3のゲー
ト制御用の手段からの制御信号を、トランジスタT12〜T
n2のゲート制御用の手段に供給し、トランジスタT13〜T
n3がオンとなるまではトランジスタT12〜Tn2がオフとな
ることを禁止するトランジスタT18〜Tn8をトランジスタ
T12〜Tn2のゲート制御用の手段に設け、トランジスタT
12〜Tn2及びT13〜Tn3が同時にオフとなって、全体の電
流量Ｉが変化することが無いように構成されているの
で、簡単な構成で、D/A変換回路の特性を向上すること
ができる。
て入力信号が供給される、トランジスタT13〜Tn3のゲー
ト制御用の手段からの制御信号を、トランジスタT12〜T
n2のゲート制御用の手段に供給し、トランジスタT13〜T
n3がオンとなるまではトランジスタT12〜Tn2がオフとな
ることを禁止するトランジスタT18〜Tn8をトランジスタ
T12〜Tn2のゲート制御用の手段に設け、トランジスタT
12〜Tn2及びT13〜Tn3が同時にオフとなって、全体の電
流量Ｉが変化することが無いように構成されているの
で、簡単な構成で、D/A変換回路の特性を向上すること
ができる。
第１図はこの考案の一実施例の回路図、第２図は従来例
を示す図である。 （１）は電源端子、（21）〜（2n）は入力端子、（４）
は出力端子、CN1〜CNnは定電流源回路、I1〜Inはインバ
ータ回路、T11〜T18，Tn1〜Tn8はトランジスタである。
を示す図である。 （１）は電源端子、（21）〜（2n）は入力端子、（４）
は出力端子、CN1〜CNnは定電流源回路、I1〜Inはインバ
ータ回路、T11〜T18，Tn1〜Tn8はトランジスタである。
Claims (1)
- 【請求項１】電源端子に接続される一対のスイッチング
用の一の極性の第１及び第２のトランジスタを有するス
イッチング回路と、 一及び他の極性の第３及び第４のトランジスタの直列回
路からなり、この直列回路のの接続中点が上記一対のス
イッチング用のトランジスタのうちの第１のトランジス
タに接続され、インバータ回路を介して入力信号が供給
され、この入力信号の反転信号に応じて上記第１のトラ
ンジスタのオン・オフを制御する第１の制御手段と、 一及び他の極性の第５及び第６のトランジスタの直列回
路からなり、この直列回路の接続中点が上記一対のスイ
ッチング用のトランジスタのうちの第２のトランジスタ
に接続され、上記入力信号が供給され、この入力信号に
応じて上記第２のトランジスタのオン・オフを制御する
第２の制御手段とを備え、 上記第２の制御手段は、上記一の極性の第５のトランジ
スタに直列に一の極性の第７のトランジスタが接続さ
れ、この第７のトランジスタに上記第１の制御手段から
の制御信号を供給して、上記第１のトランジスタがオン
となるまでは上記第２のトランジスタがオフとなること
を禁止するようになし、上記第２のトランジスタがオフ
となるときには、上記第１のトランジスタは確実にオン
となっているようにしたD/A変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989021131U JPH0735458Y2 (ja) | 1989-02-23 | 1989-02-23 | Ｄ／ａ変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989021131U JPH0735458Y2 (ja) | 1989-02-23 | 1989-02-23 | Ｄ／ａ変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02112032U JPH02112032U (ja) | 1990-09-07 |
| JPH0735458Y2 true JPH0735458Y2 (ja) | 1995-08-09 |
Family
ID=31238089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1989021131U Expired - Lifetime JPH0735458Y2 (ja) | 1989-02-23 | 1989-02-23 | Ｄ／ａ変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0735458Y2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5373294A (en) * | 1993-07-12 | 1994-12-13 | Nec Electronics, Inc. | Current switch for a high speed DAC |
| JP2734385B2 (ja) * | 1994-12-08 | 1998-03-30 | 日本電気株式会社 | 電流切換回路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5153438A (en) * | 1974-11-06 | 1976-05-11 | Matsushita Electric Industrial Co Ltd | Sohogata mos ronrishingozofukukairo |
| JPS6055723A (ja) * | 1983-09-07 | 1985-04-01 | Hitachi Ltd | 電流切換回路 |
| JPS60139020A (ja) * | 1983-12-27 | 1985-07-23 | Toshiba Corp | 電圧変換回路 |
-
1989
- 1989-02-23 JP JP1989021131U patent/JPH0735458Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02112032U (ja) | 1990-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4879641A (en) | Analog multiplex for sensing the magnitude and sense of the current through a h-bridge stage utilizing a single sensing resistance | |
| US4752703A (en) | Current source polarity switching circuit | |
| JPS635553A (ja) | バツフア回路 | |
| JP2914667B2 (ja) | Ｈ−ブリッジ段を通る電流の大きさと方向を検出する電流検出回路 | |
| US5406142A (en) | Level shifting low to high supply voltage interface circuit | |
| JPH05196659A (ja) | チョッパ型比較器 | |
| US5905397A (en) | Switching circuit and switched capacitor circuit including the switching circuit | |
| JPH02179121A (ja) | インバータ回路 | |
| JP2871902B2 (ja) | 電流セル回路 | |
| JPS59186411A (ja) | 可変利得増幅回路 | |
| JP2858503B2 (ja) | Ｍｏｓ型半導体集積回路 | |
| JPH0430765B2 (ja) | ||
| JPS63217718A (ja) | 論理回路 | |
| JPS62195915A (ja) | スイツチング回路 | |
| JPH0619701B2 (ja) | 半加算回路 | |
| JPS6134690B2 (ja) | ||
| JP2689628B2 (ja) | ドライバー回路 | |
| JP2976439B2 (ja) | 多利得増幅器 | |
| JP2725329B2 (ja) | 電流電圧変換回路 | |
| JP2674890B2 (ja) | バイアス回路 | |
| JPH07283717A (ja) | Ｃｍｏｓインバータ回路の貫通電流防止回路 | |
| JP2754673B2 (ja) | Ｅｃｌ―ｔｔｌレベル変換回路 | |
| JPS633513A (ja) | 論理回路 | |
| JPH01202917A (ja) | スイッチング制御装置 | |
| JPH055700Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |