JPH02158138A - バイポーラトランジスタの製造方法 - Google Patents

バイポーラトランジスタの製造方法

Info

Publication number
JPH02158138A
JPH02158138A JP63313403A JP31340388A JPH02158138A JP H02158138 A JPH02158138 A JP H02158138A JP 63313403 A JP63313403 A JP 63313403A JP 31340388 A JP31340388 A JP 31340388A JP H02158138 A JPH02158138 A JP H02158138A
Authority
JP
Japan
Prior art keywords
mask
region
collector
layer
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63313403A
Other languages
English (en)
Other versions
JPH0638426B2 (ja
Inventor
Toshimichi Ota
順道 太田
Masaki Inada
稲田 雅紀
Manabu Yanagihara
学 柳原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP63313403A priority Critical patent/JPH0638426B2/ja
Publication of JPH02158138A publication Critical patent/JPH02158138A/ja
Publication of JPH0638426B2 publication Critical patent/JPH0638426B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、バイポーラトランジスタの製造方法に関する
ものである。
従来の技術 半導体装置の動向は、高密度集積化と高速化。
高周波化にある。バイポーラトランジスタにおいて、高
周波化を考える場合の基本的性能因子の一つに最大発振
周波数f waxがある。fmaxは一般につぎの式で
表わされる。
Cf  wax)  ”  −f T /  (8xR
bCbc)・・・・・・・・・ (1) ここで、fTは最大遮断周波数、Rbはベース抵抗、C
bcはベース・コレクタ間容量である。
従って、Cbcの低減はバイポーラトランジスタにおけ
る高周波化の必要事項である。
最近高周波デバイスとして、シリコンよりも速い電子移
動度を有する砒化ガリウム系を用いたヘテロ接合バイポ
ーラトランジスタが注目されている。ヘテロ接合バイポ
ーラトランジスタでは、ベースの半導体よりも大きな禁
制帯幅を存する半導体をエミッタに用い、エミッタ・ベ
ース間でヘテロ接合が形成されている。これにより、ベ
ース側からエミッタ側へのキャリア注入が低減されるた
め、高周波化のためベースを薄くかつ高濃度にしても充
分な電流増幅率が得られるという利点がある。従来のへ
テロ接合バイポーラトランジスタは、エミッタ領域直下
の真性ベース領域から引き出された外部ベース領域下の
コレクタ層のキャリアをイオン注入で減少させて絶縁化
し、その領域の接合容量をなくすことで、Cbcを低減
していた。
また、上記イオン注入により上記外部ベース領域の結晶
性が悪くなり抵抗が増加するため、さらに不純物を上記
外部ベース領域にイオン注入してキャリアを増加させ、
抵抗を低減していた。その例を第5図に示す。
半導体基板1上に、n型不純物を高濃度に含有したコレ
クタコンタクト領域2.n型不純物を含有したコレクタ
領域3.P型不純物を高濃度に含有した真性ベース領域
4.ヘテロ接合を形成するためにベース領域よりも大き
い禁制帯幅を有する半導体からなる、n型不純物を含有
したエミッタ領域5およびn型不純物を高濃度に含有し
たエミためにベース領域よりも大きい禁制帯幅を有する
半導体からなる、n型不純物を含有したエミッタ領域5
およびn型不純物を高濃度に含有したエミッタコンタク
H1域6が順に形成され、抵抗を低減させるためのP型
不純物をイオン注入した外部ベース領域12が、外部ベ
ース領域12直下のコレクタ層にはイオン注入によりキ
ャリアを低減された絶縁領域11が形成され、周辺には
イオン注入により絶縁化された素子間分離領域13が形
成されている。また、コレクタコンタクト領域2゜外部
ベース領域12およびエミッタコンタクト領域6上にそ
れぞれオーミ7り接触するコレクタ電極7.ベース電極
8およびエミッタ電極9が形成されている0例えばI 
BEEエレクトロン デバイス レターズvol、ED
L−5,310(1984) 。
発明が解決しようとする課題 しかし上記のような構成では、絶縁領域の下にコレクタ
電極の引出し用であるコレクタコンタクl域が存在する
ために、外部ベース領域直下に依然として、その外部ベ
ース領域とコレクタコンに拡散すると、Cbcが増加す
るという欠点があった。従って、Cbcの低減には構造
上の限界があり、トランジスタをより高周波化する上で
問題であった。
本発明は、上記の問題点を大きく改良するもので、外部
ベース領域直下の浮遊容量を解消することにより、Cb
cを構造上はとんど最小にするバイポーラトランジスタ
の製造方法を提供することを目的とする。
課題を解決するための手段 上記課題を解決するため、本発明のバイポーラトランジ
スタの製造方法は、半絶縁性基板上に、基板側から少な
くともコレクタコンタクト領域となるコレクタコンタク
ト層と、コレクタ領域となるコレクタ層と、外部ベース
領域および真性ベース領域となるベース層と、エミッタ
領域となるエミッタ層との多層膜を形成する工程と、上
記多層股上に第一のマスクを形成する工程と、上記第一
のマスクを用いて上記コレクタコンタクト層および上記
コレクタ層の周辺を上記多層膜表面からのイオン注入で
絶縁化し、コレクタコンタクト領域およびコレクタ領域
を形成する工程と、上記第一のマスクの一部を覆うよう
に第二のマスクを形成する工程と、上記第二のマスクに
覆われていない上記第一のマスクの部分を除去する工程
と、上記第二のマスクを用いて上記ベース層の周辺を上
記多層膜表面からのイオン注入で絶縁化し、外部ベース
領域および真性ベース領域を形成する工程と、上記第二
のマスクを除去し上記第一のマスクの残りを第三のマス
クとする工程と、上記第三のマスクを用いて上記エミッ
タ層の周辺を除去し、エミッタ領域を形成する工程とを
有することを特徴とする。
作用 上記構成のバイポーラトランジスタの製造方法は、コレ
クタコンタクト領域およびコレクタ領域をきめる第一の
マスクと、外部ベース領域をきめる第二のマスクとの自
己整合により、エミッタ領域をきめる第三のマスクを形
成するので、上記コレクタコンタクト領域およびコレク
タ領域と外部ベース領域が実効的に重なることなく形成
でき、高周波化に大きく貢献するCbcが、構造上はと
んど最小になるトランジスタを形成することができる。
実施例 以下、本発明の一実施例を第1図に基づいて説明する。
第1図〜第4図は、本発明の実施例における砒化ガリウ
ム系npn型バイポーラトランジスタの製造方法を示す
構成図である。第1図(a)、第2図(a)、第3図(
a)、第4図(a)はトランジスタを上からみたときの
構成図、第1図(b)、第2図(ト))、第3図(b)
、第4図Φ)は第1図(a)のA−A’に沿ッテノ断面
図、第1図(C)、第2図(C)、第3図(C)、第4
図(C)は第1図fa)のB−B’に沿っての断面図で
ある。
まず砒化ガリウムの半絶縁性基板21上に、コレクタコ
ンタクト領域となる、n型不純物を高濃度に含有したコ
レクタコンタクト層22.コレクタ領域となる、n型不
純物を含有したコレクタ層23、外部ベース領域および
真性ベース領域となる、p型不純物を高濃度に含有した
ベース層24゜エミッタ領域となる、n型不純物を含有
したエミッタ層25.およびエミッタコンタクト領域と
なる、n型不純物を高濃度に含有したエミッタコンタク
ト層26を順に膜成長により形成し、エミッタコンタク
ト層26の上に第一のマスク41をシリコンの酸化膜等
を用いて形成して、上記コレクタコンタクト層22およ
びコレクタ層23の周辺に表面から酸素イオン等を深く
注入し、第一絶縁領域31を形成する。続いて外部ベー
ス抵抗低減のため、ベリリウム等を注入し外部ベース層
32を形成する(第1図(a)、■)、(C1)。次に
、第二のマスク42をアルミニウム等を用いて、上記第
一のマスク41にまたがるように細長く形成し、上記第
一のマスク41の上記第二のマスク42に覆われていな
い部分を乾式エツチングで除去する。
続いて、少なくとも上記ベースN24の周辺に、表面か
ら酸素イオンを浅く注入し、第二絶縁領域33を形成す
る(第2図(a)、 (b)、 (C)) 、さらに、
上記第二のマスク42を除去し、第一のマスク41の残
りの部分を第三のマスク43とする。この第三のマスク
43を用いて、上記エミッタ層25および上記エミッタ
コンタクト層26の周辺を湿式エツチングで除去する(
第3図(a) 、 (b) 、 (C) )。
以上により、第一のマスク41でコレクタコンタクト層
22およびコレクタ層23からコレクタコンタクト領域
およびコレクタ領域が、また第二のマスク42で外部ベ
ース層32から外部ベース領域がそれぞれ独立に形成さ
れ、かつ第一のマスク41と第二のマスク42の自己整
合で形成された第三のマスク43でエミッタ126から
エミッタ領域が形成されることになる。最後に、熱処理
によりイオン注入部分の結晶性を回復させた後、上記コ
レクタコンタクト領域22上にコレクタ電極27、上記
外部ベース領域32上にベース電極28、上記エミッタ
コンタクト領域26上にエミッタ領域29をそれぞれ形
成し、本実施例におけるnpn型バイポーラトランジス
タが完成する(第4図(a)、 (bl、 (C1) 
。
上記製造方法におけるコレクタ電極およびべ一スミ掻の
配置は、第一のマスクと第二のマスクの形状により、種
々の組み合わせをとることが可能である。また、上記第
一絶縁領域はベース層より深い位置に形成されるため、
外部ベース抵抗低減のためのイオン注入を行う必要は特
にない。
上記製造方法を、より高周波特性に優れたベテロ接合バ
イポーラトランジスタに用いることもでき、この場合は
膜成長の時にベース層に用いた半導体よりも大きな禁制
帯幅を有する半導体をエミッタ層に用いればよい。さら
に、pnp型トランジスタにおいても適用しうる。
発明の効果 以上に記したように、本発明の構成のバイポーラトラン
ジスタの製造方法は、コレクタコンタクト領域およびコ
レクタ領域をきめる第一のマスクと、外部ベース領域を
きめる第二のマスクとの自己整合により、エミッタ領域
をきめる第三のマスクを形成するので、上記コレクタコ
ンタクト領域およびコレクタ領域と外部ベース領域が実
効的に重なることなく形成でき、高周波化に大きく貢献
するCbcが、構造上はとんど最小になるトランジスタ
を形成することができる。また、第一@縁領域と第二絶
縁領域の両者で素子間分離を兼ねているので、従来の製
造方法に比べ少ない工程数でトランジスタを作製するこ
とができる。
【図面の簡単な説明】
第1図〜第4図は本発明の一実施例におけるトランジス
タの製造方法を示す構成図、第5図は従来のトランジス
タの構成を示す断面図である。 21・・・・・・半絶縁性基板、22・・・・・・コレ
クタコンタクト層、23・・・・・・コレクタ層、24
・・・・・・ベース層、25・・・・・・エミッタ層、
26・・・・・・エミッタコンタクト層、27・・・・
・・コレクタ電極、28・・・・・・ベース電極、29
・・・・・・エミッタ電橋、31・・・・・・第一絶縁
領域、32・・・・・・外部ベース層、33・・・・・
・第二絶縁領域、41・・・・・・第一のマスク、42
・・・・・・第二のマスク、43・・・・・・第三のマ
スク。 代理人の氏名 弁理士 粟野重孝 ばか1名21−−子
特&+U販 tt−−−E(,7qコンク7ト4 t3−−−コレ7り1 t4−−・)ゝ−ス1 第4図 コトー蓼−彦1東頒tぺ 第 5 図

Claims (3)

    【特許請求の範囲】
  1. (1)半絶縁性基板上に基板側から少なくともコレクタ
    コンタクト領域となるコレクタコンタクト層と、コレク
    タ領域となるコレクタ層と、外部ベース領域および真性
    ベース領域となるベース層と、エミッタ領域となるエミ
    ッタ層との多層膜を形成する工程と、上記多層膜上に第
    一のマスクを形成する工程と、上記第一のマスクを用い
    て上記コレクタコンタクト層および上記コレクタ層の周
    辺を上記多層膜表面からのイオン注入で絶縁化し、コレ
    クタコンタクト領域およびコレクタ領域を形成する工程
    と、少なくとも上記第一のマスクの一部と上記一部に続
    く上記第一のマスク以外の部分とを覆うように第二のマ
    スクを形成する工程と、上記第二のマスクに覆われてい
    ない上記第一のマスクの部分を除去する工程と、上記第
    二のマスクを用いて上記ベース層の周辺を上記多層膜表
    面からのイオン注入で絶縁化し、外部ベース領域および
    真性ベース領域を形成する工程と、上記第二のマスクを
    除去し上記第一のマスクの残りを第三のマスクとする工
    程と、上記第三のマスクを用いて上記エミッタ層の周辺
    を除去し、エミッタ領域を形成する工程とを有すること
    を特徴とするバイポーラトランジスタの製造方法。
  2. (2)ベース層に用いる半導体よりも禁制帯幅の大きい
    半導体をエミッタ層に用いる工程を有することを特徴と
    する請求項(1)記載のバイポーラトランジスタの製造
    方法。
  3. (3)第一のマスクを用いてベース層の周辺に多層膜表
    面からイオン注入し、外部ベース領域の抵抗を低減する
    工程を有することを特徴とする請求項(2)記載のバイ
    ポーラトランジスタの製造方法。
JP63313403A 1988-12-12 1988-12-12 バイポーラトランジスタの製造方法 Expired - Lifetime JPH0638426B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63313403A JPH0638426B2 (ja) 1988-12-12 1988-12-12 バイポーラトランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63313403A JPH0638426B2 (ja) 1988-12-12 1988-12-12 バイポーラトランジスタの製造方法

Publications (2)

Publication Number Publication Date
JPH02158138A true JPH02158138A (ja) 1990-06-18
JPH0638426B2 JPH0638426B2 (ja) 1994-05-18

Family

ID=18040852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63313403A Expired - Lifetime JPH0638426B2 (ja) 1988-12-12 1988-12-12 バイポーラトランジスタの製造方法

Country Status (1)

Country Link
JP (1) JPH0638426B2 (ja)

Also Published As

Publication number Publication date
JPH0638426B2 (ja) 1994-05-18

Similar Documents

Publication Publication Date Title
US5166081A (en) Method of producing a bipolar transistor
US5147775A (en) Method of fabricating a high-frequency bipolar transistor
JPH04278545A (ja) 半導体装置および半導体装置の製造方法
JP3262056B2 (ja) バイポーラトランジスタとその製造方法
JP2718116B2 (ja) バイポーラトランジスタの製造方法
JP2718114B2 (ja) バイポーラトランジスタの製造方法
JP2718117B2 (ja) バイポーラトランジスタの製造方法
JPH02159036A (ja) バイポーラトランジスタの製造方法
JPS6354767A (ja) バイポ−ラトランジスタとその製造方法
JP2718115B2 (ja) バイポーラトランジスタの製造方法
JPH031542A (ja) バイポーラトランジスタの製造方法
JPH0638426B2 (ja) バイポーラトランジスタの製造方法
JPH02158137A (ja) バイポーラトランジスタの製造方法
JP2979638B2 (ja) ヘテロ接合バイポーラトランジスタの製造方法
JPH02159723A (ja) バイポーラトランジスタの製造方法
JPS61280665A (ja) ヘテロ接合バイポ−ラトランジスタ及びその製造方法
JPH0824127B2 (ja) バイポ−ラトランジスタの製造方法
JPH0824126B2 (ja) バイポ−ラトランジスタおよびその製造方法
JPH0824125B2 (ja) バイポ−ラトランジスタおよびその製造方法
JPH0661431A (ja) 半導体装置及びその製造方法
JPH0824124B2 (ja) バイポ−ラトランジスタの製造方法
JPH031543A (ja) パイポーラトランジスタの製造方法
JP2566558B2 (ja) 半導体装置
JPS63318778A (ja) ヘテロ接合バイポ−ラトランジスタおよびその製造方法
JPS63107066A (ja) ヘテロ接合型バイポ−ラトランジスタ