JPH02158282A - 適応型雑音抑圧装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、テレビジョン受像機において。

映像信号の雑音を抑圧する雑音抑圧装置に関するもので
ある。

［従来の技術］ 第１０図は１例えば一般に考えられる従来の雑音抑圧装
置の構成を示すブロック図である１図において、（１）
はディジタル映像信号を入力する入力端子、（３）は雑
音を抑圧された映像信号を１フレーム遅延させるフレー
ムメモリ、（５）は第１の減算回路であって、入力端子
（１）より入力される映像信号からフレームメモリ（３
）より出力される映像信号を減算する。（６）は固定記
憶回路であって、第１の減算回路（５）より出力される
差分信号を入力し、この信号を非線形な特性で変換して
雑前押圧信号を出力する。（７）は第２の減算回路であ
って、入力端子（１）より入力される映像信号から固定
記憶回路（６）より出力される雑音抑圧信号を減算する
。（１０）は出力端子であって、減算回路（７）より出
力される雑音を抑圧された映像信号を外部に出力する。

第１１図は従来の雑音抑圧装置における固定記憶回路の
入出力特性を示す図である。

従来の雑音抑圧装置は上記のように構成され。

入力端子（１）より入力された映像信号（１０１）は。

第１および第２の減算回路（５）、（７）に入力される
。また、第１の減算回路（５）には、　ｆ＆述する雑音
が抑圧され１フレーム遅延した映像信号（１０２）も入
力される。第１の減算回路（５）は、入力端子（１）よ
り入力された映像信号（１０１）からフレームメモリ（
３）より出力された映像信号（１０２）を減算し、差、
分信号（１０３）を出力する。固定記憶回路（６）は、
差分信号（１０３）を入力し２例えば第１１図に示すよ
うな入出力特性で差分信号を変換し、雑音抑圧信号（１
０４）として出力する。

第２の減算回路（７）は、入力端子（１）より入力され
た映像信号（１０１）から固定記憶回路（６）より出力
された雑音抑圧信号（１０４）を減算し、雑音が抑圧さ
れた映像信号（１０５）が出力される。そして、フレー
ムメモリ〈３）は、この雑音が抑圧された映像信号（１
０５）が入力され、１フレーム遅延し雑音が抑圧された
映像信号（１０２）を出力する。また、出力端子（１０
）は、雑音が抑圧された映像信号（１０５）を外部に出
力する。これにより映像信号に混入しているレベルの小
さい雑音は抑圧される。

［発明が解決しようとする課題］ 上記のような従来の雑音抑圧装置では１画像がシーンチ
ェンジしたような場合、フレーム間で小さいレベル差の
生じた物体のエツジが残像として画面に現れるという問
題点があった。

この発明は、かかる問題点を解決するためになされたも
ので、入力映像信号に対して１フレーム前の映像信号よ
りエツジを検出し、１フレーム前の映像信号におけるエ
ツジ周辺の雑音抑圧を禁止することにより、あるいは１
フレーム前の映像信号におけるエツジ周辺の雑音抑圧量
をエツジ検出信号の大きさに応じて減少させることによ
り。

フレーム間で小さいレベル差の生じた物体のエツジが残
像として画面に現れることを軽減する適応型雑音抑圧装
置を得ることを目的とする。

［課題を解決するための手段］ この発明に係る適応型雑音′抑圧装置は、ディジタル映
像信号を入力とし、フレームメモリと。

減算回路と、固定記憶回路とにより前記映像信号の雑音
を抑圧する雑音抑圧装置において、前記映像信号のエツ
ジを検出するエツジ検出回路と、このエツジ検出回路で
検出されたエツジ信号を水平方向および垂直方向に伸長
する検出信号伸長回路と、この検出信号伸長回路の出力
信号によって入力映像信号と雑音を抑圧された映像信号
とを切り替えるスイッチ回路とを備えたものである。

この他の発明に係る適応型雑音抑圧装置は。

ディジタル映像信号を入力とし、フレームメモリと、減
算回路と、固定記憶回路とにより前記映像信号の雑音を
抑圧する雑音抑圧装置において、前記映像信号のエツジ
を検出するエツジ検出回路と。

このエツジ検出回路で検出されたエツジ信号を水平方向
および垂直方向に伸長する検出信号伸長回路と、この検
出信号伸長回路の出力信号の大きさに応じて入力映像信
号と雑音を抑圧された映像信号との混合比を可変にする
混合回路とを備えたちである。

［作用］ この発明においては、入力信号に対して１フレーム前の
映像信号よりエツジを検出し、１フレーム前の映像信号
におけるエツジ周辺の雑音抑圧を禁止することにより、
フレーム間でレベル差の小さい物体のエツジが残像とし
て画面に現れることを軽減する。

この他の発明においては、入力信号に対して１フレーム
前の映像信号よりエツジを検出し、１フレーム前の映像
信号におけるエツジ周辺の雑音抑圧量をエツジ検出信号
の大きさに応じて減少させることにより９フレ一ム間で
レベル差の小さい物体のエツジが残像として画面に現れ
ることを軽減する。

［実施例］ 第１図はこの発明の一実施例による雑音抑圧装置の構成
を示すブロック図である０図において。

（１）はディジタル映像信号を入力する入力端子。

（２）はスイッチ回路であって、入力端子（１）より入
力される映像信号と第２の減算回路（７）より出力され
る雑音を抑圧した映像信号を切り替える。

（３）はフレームメモリであって、その入力側がスイッ
チ回路（２）と接続され、ｔａ音を抑圧された映像信号
を１フレーム遅延させる。（４）は遅延回路であって、
フレームメモリ（３）より出力される映像信号の遅延量
を合わせる。（５）は第１の減算回路であって、入力端
子（１）より入力される映像信号から遅延回路（４）よ
り出力された映像信号を減算する。（６）は固定記憶回
路であって、第１の減算回路（５）より出力される差分
信号が入力され。

この信号を非線形な特性で変換して雑音抑圧信号を出力
する。（７）は第２の減算回路であって、入力端子（１
）より入力される映像信号から固定記憶回路（６）より
出力される雑音抑圧信号を減算する。

（８）はエツジ検出回路であって、フレームメモリ（３
）より出力される映像信号の水平方向および垂直方向の
エツジを検出する。（９）は検出信号伸長回路であって
、エツジ検出回路（８）より出力されたエツジ検出信号
を水平方向および垂直方向に伸長する。（１０）は出力
端子であって、スイッチ回路（２）より出力され雑音が
抑圧された映像信号を外部に出力する。

上記のように構成された適応型雑音抑圧装置において、
入力端子（１）より入力された映像信号（２０１）は、
スイッチ回路（２）および第１の減算回路（５）に入力
される。また、第１の減算回路（５）には、後述される
雑音が抑圧され１フレーム遅延された映像信号（２０２
＞も入力される。第１の減算回路（５）は、入力端子（
１）より入力された映像信号（２０１）から遅延回路（
４）よう出力された映像信号（２０２）を減算し、差分
信号（２０３＞を出力する。固定記憶回路（６）は、差
分信号（２０３）を入力し、従来例と同様に第１１図に
示すような入出力特性で差分信号を変換し、雑音抑圧信
号（２０４）として出力する。第２の減算回路（７）は
入力端子〈１）より入力された映像信号（２０１）から
固定記憶回路（６）より出力された雑音抑圧信号（２０
４）を減算し、雑音が抑圧された映像信号（２０５）が
出力される。スイッチ回路（２）は後述する検出信号伸
長回路（９）より出力されるエツジ検出信号（２０９）
によって制御され、エツジ検出信号（２０９）がある場
合は、入力端子（１）より入力された映像信号（２０１
）を選択し、エツジ検出信号（２０９）がない場合は、
第２の減算回路（７）より出力され雑音が抑圧された映
像信号（２０５）を選択する。そして、これを雑音が抑
圧された映像信号（２０６）としてフレームメモリ（３
）および出力端子（１０）に出力する。フレームメモリ
（３）は雑音が抑圧された映像信号（２０６）を１フレ
ーム遅延して、１フレーム遅延され雑音が抑圧された映
像信号（２０７）を出力する。エツジ検出回路（８）は
、フレームメモリ（３）より出力された映像信号（２０
７）から水平方向および垂直方向の検出する。

この回路は例えば第２図のような回路が考えられる。フ
レームメモリ（３）より出力された映像信号（２０７）
は、１ライン遅延回路（８０１）および加算回路（８０
３）に入力される。この１ライン遅延回路（８０１）は
映像信号（２０７）を１ライン遅延し、第４図（ｂ）に
示すような映像信号（３０１）を出力する。１ライン遅
延回路（８０２）は１ライン遅延回路（８０１）より出
力された映像信号（３０１）を１ライン遅延し、第４図
（ｃ）に示すような映像信号（３０２）を出力する。加
算回路（８０３）は。

映像信号（２０７）と１ライン遅延回路（８０２＞より
出力された映像信号（３０２＞を加算し、第４図（ｄ）
に示すような映像信号（３０３）を出力する。

１／２倍回路（８０４）は加算回路（８０３）より出力
された映像信号（３０３）を１／２倍し、第４図（ｅ）
に示すような映像信号（３０４）を出力する。

減算回路（８０５）は１ライン遅延回路（８０１）より
出力された映像信号（３０１）から１／２倍回路（８０
４）より出力された映像信号（３０４）を減算し、第４
図（ｆ）に示すようなエツジ信号（３０５）を出力する
。上述の回路（８０１）〜（８０５）の動作により垂直
方向の工・ソジを検出する。１サンプル遅延回路（８０
６）は後述する水平方向のエツジ検出との位置合わせを
するための遅延同化で、減算回路（８０５）より出力さ
れたエツジ信号（３０５）を１サンプル遅延させ、エツ
ジ信号（３０６）を出力する０次に、１サンプルに延回
路（８０７）は１ライン遅延回路（８０１）より出力さ
れた映像信号（３０１，）を１サンプル遅延し、第５図
（ｂ）に示すような映像信号（３０７）を出力する。１
サンプル遅延回路（８０８）は１サンプル遅延回路（８
０７）より出力された映像信号（３０７）を１サンプル
遅延し、第５図（ｃ）に示すような映像信号（３０８）
を出力する。加算回路（８０９）は１ライン遅延回路（
８０１）より出力された映像信号（３０１）と１サンプ
ル遅延回路（８０８）より出力された映像信号（３０８
）を加算し、第５ｙ図（ｄ）に示すような映像信号（３
０９）を出力する。１７′２倍回路（８１０）は５加算
回路（８０９）より出力された映像信号（３０９）を１
／２倍し、第５図（ｅ）に示すような映像信号（３１０
）を出力する。減算回路（８１１）は１サンプル遅延回
路（８０７）より出力された映像信号（３０７）から１
ｙ２倍回路（８１０）より出力された映像信号（３１０
）を減算し、第５図（ｆ）に示すようなエツジ信号（３
１，１＞を出力する。上述の回ｎ（８０７）〜（８１１
）の動作により水平方向のエツジを検出する。（し７て
、固定記憶回路（８１２）には、１サンプル遅角回路（
８０６）より出力されたエツジ信号（３０６）、例えば
第６図（ａ＞のようなエツジ信号が入力され、また減算
回路（８１１）より出力されたエツジ信号（３１１）、
例えば第６図（ｅ）のようなエツジ信号が入力される。

固定記憶回路（８１２）は、第６図（ａ）、（ｃ）のよ
うな閾値により水平方向および垂直方向のエツジの有無
を判定する。そして、第６図（ｂ）、（ｄ）のような水
平方向と垂直方向のエツジを検出し、これらの論理和を
とりエツジ検出信号（２０８＞とし、て出力される０次
に、検出信号伸長回路（９）はエツジ検出回１（８）よ
り出力されたエツジ検出信号（２０８）を水平方向およ
び垂直方向に伸長し、スイッチ回路（２）にエツジ検出
信号（２０９）として出力する。この回路の構成は例え
ば第３図のような回路が考えられる。エツジ検出回路（
８）より出力されたエツジ検出信号（２０８＞は１ライ
ン遅延回路（９０１）と、オア回路（９０３＞に入力さ
れる。１ライン遅延回路（９０１）はエツジ検出信号（
２０８）を１ライン遅延し、エツジ検出信号（４０１）
を出力する。

１ライン遅延回路（９０２＞は１ライン遅延回路（９０
１）より出力されたエツジ検出信号（４０１）を１ライ
ン遅延し、エツジ検出信号（４０２）を出力する。オア
回路（９０３）は、エツジ検出信号（２０８）と、１ラ
イン遅延回路＜９０１）より出力されたエツジ検出信号
（４０１）と、１ライン遅延回路（９０２）より出力さ
れたエツジ検出信号（４０２）とを入力し、これらの論
理和をとり、エツジ検出信号＜４０３）を出力する。上
述の回路（９０１）〜（９０３）の動作により垂直方向
に伸長したエツジ検出信号が得られる１次に、オア回路
（９０３）より出力されたエツジ検出信号（４０３）は
１サンプル遅延回路（９０４）と、オア回路（９０６）
とに入力される。１サンプル遅延回路（９０４）はオア
回路（９０３＞より出力された工、ツジ検出信号（４０
３）を１サンプル遅延し、エツジ検出信号（４０４）を
出力する。１サンプル遅延回路（９０５）は１サンプル
遅延回路＜９０４）より出力されたエツジ検出信号（４
０４）を１サンプル遅延し、エツジ検出信号（４０５）
を出力する。オア回路＜９０６）は。オア回路（９０３
）より出力されたエツジ検出信号（４０３）と、１サン
プル遅延回路（９０４）より出力されたエツジ検出信号
（４０４”Ｉと、１サンプル遅延回路（９０５）より出
力されたエツジ検出信号〈４０５）とを入力し、これら
の論理和をとり、エツジ検出信号（２０９）を出力する
。上述の回路（９０４）〜（９０６）の動作により水平
方向に伸長したエツジ検出信号が得られる。そして、ス
イッチ回路（２）にエツジ検出信号（２０９＞が入力さ
れ、前述のようにスイッチ回路（２）が動作し、エツジ
信号がある場合は、出力端子（１０）は入力端子（１）
より入力された映像信号を出力し、エツジ信号がない場
合は、第２の減算回路（７）より出力された雑音が抑圧
された映像信号を出力する。また、遅延回路（４）は前
記エツジ検出回路（８）と、検出信号伸長回路（９）の
遅延時間を補償している。

また、上記スイッチ回路（２）の代わりに第７図のよう
に混合回路（２ａ）を設けることによっても前述と同様
にフレーム間でレベル差の小さい物体のエツジが残像と
して画面に現れることを軽減できる。この場合、出力端
子（１０）は、エツジ検出信号（２０９）が大きい場合
は、入力端子（１）より入力された映像信号（２０１）
の混合比を大きくして雑音の抑圧量を少なくした映像信
号（２０６）を出力し９またエツジ検出信号（２０９）
が小さい場合は、第２の減算回路（７）より出力された
雑音が抑圧された映像信号（２０５）の混合比を大きく
して雑音の抑圧量を多くした映像信号（２０６＞を出力
する。

さらに、他の実施例の場合、上記第３図のオア回路の代
わりに第８図ように最大値回路（９０３ａ）、（９０６
ａ）が設けられる。この場合、第２図の固定記憶回路（
８１２）には、１サンプル遅延回路（８０６）より出力
されたエツジ信号（３０６）が入力され、また減算回路
（８１１）より出力されたエツジ信号（３１１）が入力
される。固定記憶回路（８１２＞は、水平方向のエツジ
信号（３０６）と。

垂直方向のエツジ信号（３１１）の最大値をとり。

例えば第９図に示すような入出力特性でエツジ信号を変
換し、エツジ検出信号（２０８）を出力するという動作
が行われる。

以上の実施例のいずれの動作によっても１画像がシーン
チェンジしたような場合、フレーム間で小さいレベル差
を生じた物体のエツジが残像として画面に現れることを
軽減する。

［発明の効果］ この発明は以上説明したとおり、ディジタル映像信号を
入力とし、フレームメモリと、減算回路と、固定記憶回
路とにより前記映像信号の雑音を抑圧する雑音抑圧装置
において、前記映像信号のエツジを検出するエツジ検出
回路と、このエツジ検出回路で検出されたエツジ信号を
水平方向および垂直方向に伸長する検出信号伸長回路と
、この検出信号伸長回路の出力信号によって入力映像信
号と雑音を抑圧された映像信号とを切り替えるスイッチ
回路とを備え、１フレーム前の映像信号によりエツジを
検出し、１フレーム前の映像信号におけるエツジ周辺の
雑音抑圧を禁止するようにしたので、フレーム間で小さ
いレベル差の生じた物体のエツジが残像として画面に現
れることを軽減する効果がある。

この他の発明は以上説明したとおり、ディジタル映像信
号を入力とし、フレームメモリと、減算回路と、固定記
憶回路とにより前記映像信号の雑音を抑圧する雑音抑圧
装置において、前記映像信号のエツジを検出するエツジ
検出回路と、このエツジ検出回路で検出されたエツジ信
号を水平方向および垂直方向に伸長する検出信号伸長回
路と。

この検出信号伸長回路の出力信号の大きさに応じて入力
映像信号と雑音を抑圧された映像信号との混合比を可変
にする混合回路とを備え、ｌフレーム前の映像信号より
エツジを検出し、１フレーム前の映像信号におけるエツ
ジ周辺の雑音抑圧量をエツジ検出信号の大きさに応じて
減らすようにしたので、上述と同様な効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による適応型雑音抑圧装置
の構成ブロック図、第２図は第１図のエツジ検出回路（
８）の構成ブロック図、第３図は第１図の検出信号伸長
回路（９）の構成ブロック図、第４図〜第６図は第２図
の各部の動作波形図、第７図はこの発明の他の実施例に
よる適応型雑音抑圧装置の構成ブロック図、第８図は第
７図の検出信号伸長回路（９）の構成ブロック図、第９
図は第２図の固定記憶回路（８１２）の入出力特性図、
第１０図は従来の雑音抑圧装置の構成ブロック図、第１
１図は従来の雑音抑圧装置における固定記憶回路の入出
力特性図である。 図において、（１）・・・入力端子、（２）・・・スイ
ッチ回路、（２ａ＞・・・混合回路、（３）・・・フレ
ームメモリ、（４）・・・遅延回路、（５）・・・第１
の減算回路、（６）・・・固定記憶回路、（７）・・・
第２の減算回路、（８）・・・エツジ検出回路。 （９）、（９Ａ）・・・検出信号伸長回路、（１０）・
・・出力端子である。 なお、各図中同一符号は同−又は相当部分を示６１図 第３図 Ｌ−−−−−−−一−−−−−−−＝　２０９沸５図 （ｅ）−賀計（３１０） （ｆ）　　工・ンジイ乙＋（３１１ン　−Ｊ“”““”
′“““］１１１．，１−・・・１１１１．−［”“゛
“１・−一一一一一一一−１′““’Ｌｒ−−８図 １、事件の表示 特願昭６３−３１１９７７号 ２、発明の名称 適応型雑音抑圧装置 ３、補正をする者 事件との関係　　特許出願人 住　所　　　　　東京都千代田区丸の内二丁目２番３号
名　称　　（６０１）三菱電機株式会社代表者　　志　
岐　守　故 ４、代理人 住　所　　　　　東京都千代田区丸の内二丁目４番１号
丸の内ビルディング　４Ｗｊ （］）　　明ａＩ書の発明の詳細な説明の欄６、補正の
内容 （１）明細書第１２頁第９行「１サンプル遅角回路（ｓ
ｏｅ）　、を「１サンプル遅延回路（８０６）　Ｊと補
正する。 （２）同書第１８頁第１２〜１３行「検出信号伸長回路
（９）Ｊを「検出信号伸長回路（９＾）」と補正する。 （３）図面第７図、第８図および第１０図を別紙の通り
補正する。 筋８図 艶淳拙信賀法回路

Claims (2)

【特許請求の範囲】
1. （１）ディジタル映像信号を入力とし、フレームメモリ
   と、減算回路と、固定記憶回路とにより前記映像信号の
   雑音を抑圧する雑音抑圧装置において、前記映像信号の
   エッジを検出するエッジ検出回路と、このエッジ検出回
   路で検出されたエッジ信号を水平方向および垂直方向に
   伸長する検出信号伸長回路と、この検出信号伸長回路の
   出力信号によって入力映像信号と雑音を抑圧された映像
   信号とを切り替えるスイッチ回路とを備えたことを特徴
   とする適応型雑音抑圧装置。
2. （２）ディジタル映像信号を入力とし、フレームメモリ
   と、減算回路と、固定記憶回路とにより前記映像信号の
   雑音を抑圧する雑音抑圧装置において、前記映像信号の
   エッジを検出するエッジ検出回路と、このエッジ検出回
   路で検出されたエッジ信号を水平方向および垂直方向に
   伸長する検出信号伸長回路と、この検出信号伸長回路の
   出力信号の大きさに応じて入力映像信号と雑音を抑圧さ
   れた映像信号との混合比を可変にする混合回路とを備え
   たことを特徴とする適応型雑音抑圧装置。