JPH0216000B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は放電灯多灯点灯装置に関するもので、
その目的とする点は放電灯に流れるランプ電流位
相を検出して、その検出信号で、交流制御素子の
導通位相を制御してなる位相制御方式において放
電灯点灯回路の複数を、各々の交流制御素子の制
御信号であるランプ電流位相検出信号を出力し
て、各々の交流制御素子の導通位相信号を出力し
得るただ１つの中央演算処理装置（cpu）を含
み、これにより一括して制御する放電灯多灯点灯
装置を得ることにある。

なお、ランプ電流位相とは、電源電圧に対する
ランプ電流の遅れ位相をいう。ただし１つの線路
より２つのランプが分岐され、かつこの分岐され
たランプを同時に位相制御を行う第２実施例（第
１４図）の場合は、ランプ電流は２つのランプに
流れる電流の合計を意味する。すなわち、電源電
圧とランプ電流とのゼロクロス点の位相差であ
る。一般にランプは負特性を示し、交流制御素子
例えばトライアツクで安定動作、特にランプの始
動過程の入力電流を一定にする定入力動作させて
いる。この動作条件が第６図に示される。それで
逐次、ランプ電流位相を検出し、交流制御素子導
通位相θを求める必要がある。また、交流制御素
子の導通位相とは、電源電圧に対する交流制御素
子の導通時の電流の遅れ位相をいう。したがつ
て、電源電圧のゼロクロスと交流制御素子が導通
位相信号により導通する電流位相との位相差であ
る。

放電灯点灯回路は、従来放電灯と１対１で構成
されている。この理由は点灯回路が放電灯器具に
組み込むことが前提とされていたからである。た
とえば器具が細型断面となれば、点灯回路の外形
寸法も、それに合わせたものが開発されてきた。

第１図に示す位相制御方式の点灯回路もその例
外ではない。この点灯回路は交流制御素子３′の
ゲートトリガ信号を制御部４′によつて制御する
だけで簡単にランプ出力を変えることができるこ
とから、蛍光灯の調光用及び高圧蒸気放電灯（一
般にHIDランプ）の点灯回路に主に用いられて
いる。しかし、交流制御素子へのゲートトリガ信
号がアナログ信号であることから、制御部は通常
半導体個別素子（トランジスタ等）コンデンサ、
抵抗等で構成され、主にアナログ信号で機能して
いる。この為の点灯回路の制御部との共通化が困
難である為、小型・軽量化が困難であるばかりで
なく、調光、点滅のパターン制御、スケジユーリ
ング等のシステム化が不可能であつた。現在は省
資材、省電力の時代でもあり、これらの欠点は重
大な欠点である。図中１′は交流電源、２′は放電
灯を示す。

さらにHIDランプの点灯回路として第１図は、
システム化に対して次の欠点がある。HIDラン
プ用の点灯回路はランプの特性を考慮して、ラン
プが起動してより安定点灯に至る迄、入力電流を
一定とする機能が要求される場合がある。これは
配線容量の低減効果を目的とするものである。こ
の機能を付加するには、ランプの始動過程（起動
して後、安全点灯に至るまでの過程）を、制御部
が検知する必要があることから、従来は第２図の
様にランプ２′の電圧を検出する方法がとられて
いた。しかし、この方法であると、制御部４′は
ランプと近接しなければならず、従つて前述した
制御部の共通化が更に困難となる欠点がある。こ
の欠点は始動過程の入力電流を安定時の入力電流
以下に抑える定入力機能の他にも第２図の回路構
成自体がもつ欠点である出力変動率の大きい欠点
を補う補償用として、ランプ電圧を制御が検知し
なければならないことからも生じる。この様に
HIDランプ用点灯回路においては第１図の位相
制御方式の点灯回路は、多灯用、調光、点滅パタ
ーン制御といつた多機能な点灯装置の実現は不可
能であつた。

本発明は、上記欠点に鑑みなされたもので制御
部をデイジタル化することで、各点灯回路の制御
部を共通化でき、しかもランプ電圧を検出するか
わりにランプ電流位相を検出することで、共通化
した制御部をランプより遠く離すことが可能とな
り、遠隔位置より各点灯回路を一括に制御が可能
となる。従つて、HIDランプ用点灯回路におい
ては、定入力機能、調光機能、点滅パターン機
能、ランプ寿命末期のモニター機能など、考えら
れる遠隔制御の諸機能を満たす可能性を提供でき
るものである。

換言すれば、本発明は例えば第１、第２といつ
た放電灯を制御するトライアツクの制御条件をメ
モリに記憶させておき、cpuの入力端子のD₀、D₁
…、出力端子D₀、D₁…を第１、第２の放電灯の
相関づけ、入力端子の入る信号で、相関する出力
端子に制御条件となるトライアツクのトリガパル
スを出力し、各放電灯を独立して、定入力電流制
御するものである。

次に本発明の実施例を図面について説明する
が、ここで述べる発明の構成は定入力機能を多灯
一括制御で可能とした構成について述べる。

本発明の主回路構成を第３図に示す。商用電源
１に交流制御素子２Ａ，２Ｂ、限流インダクタン
ス３Ａ，３Ｂ及び放電灯４Ａ，４Ｂを直列接続し
た複数の点灯回路Ａ，Ｂの交流制御素子のゲート
入力端子を、ただ１つの中央演算処理装置cpuを
含む制御部５へ一括して入力し、かつ電源電圧の
両端子を該制御部へ入力する。

該制御部５の構成を第４図に示す。ブロツク部
１１は電源電圧の特定位相の検出回路で、毎半サ
イクル毎に特定位相でcpu入力用パルスを発生
し、cpuの割込み端子ａへ入力する。ブロツク部
１２は、ブロツク部１１の出力信号の遅延回路
で、遅延信号をcpuのシリアル入力端子ｂへ接続
する。ブロツク部１３，１４は、各々点灯回路
Ａ，Ｂのランプ電流位相の検出出力パルス発生及
び交流制御素子へのトリガパルス発生回路であ
り、cpuの入出力デバイスＩ／Ｏの各ビツト端子
へ接続する。cpuは動作手順及びランプ電流位相
に応じて、交流制御素子へのトリガ位相を決定す
る条件を記憶しているリードオンリメモリー
（ROM）と回路ブロツク１３，１４へのインタ
ーフエイスとなる入出力デバイスＩ／Ｏを備えて
いる。

本発明は始動過程の入力電流を、安定点灯時の
入力電流以下に抑えるといつた、定入力機能を備
えた多灯の放電灯を１つの制御で、一括して制御
しようとするものであり、この為に各点灯回路の
ランプ電流位相を制御への制御信号としている。
これは以下に述べる原理よりランプ負荷を制御で
きるものである。

HIDランプは単一チヨークで点灯させる場合、
電源投入後はランプ電圧が低く、定格電灯に近づ
くにつれて高くなり、安定点灯に移行する。これ
は、始動直後はランプ等価コンダクタンスが大き
く、ランプ内蒸気圧の上昇と共にランプ等価コン
ダクタンスが小さくなるからである。これは第１
図の様な位相制御方式でも同様であるが、ただこ
の方式はトライアツクのオフ期間を制御すること
によつて、ランプ電流を制御できる特徴がある。
そこで本発明では、このトライアツクのオフ期間
を制御する為の制御信号をランプ電流の位相より
定める。第５図イ，ロには夫々始動直後及び、定
格点灯時の入力電流を一定とした時のランプ電流
波形I_Lを示している。Ｅは電源電圧を示す。ラン
プの性質より、電源電圧Ｅのゼロクロス時よりの
ランプ電流I_Lが、転流する位相Ｔに対してトライ
アツクの制御すべき導通位相θのもつ条件はT₁
＞T₂で、θ₁＞θ₂となる。しかして、始動過程の各
過程でこのランプ電流位相Ｔと導通位相θの関係
をみると第６図の様になることが判明している。

この様にランプ負荷の出力はランプ電流位相を
検知し、第６図の条件を満たせば定入力性能を満
たすことが可能である。

さて本発明の主目的の１つである多灯一括制御
の方法について以下に述べる。

第３図において、点灯回路Ａ，Ｂの交流制御素
子の導通トリガパルスは、各々毎半サイクル毎に
必要であることから、本発明では、制御部より、
トリガパルスを同時並列出力できる様に、Ｉ／Ｏ
デバイスより並列ビツトパターンで、各交流制御
素子へのトリガパルス発生回路へ出力する様にし
ている。第７図はその状態を示す。Ｉ／Ｏデバイ
スの出力ポートに（D₁、D₀）ビツトパターンが
（１、０）となつた時はブロツク４でトランジス
タがオンし、パルストランスＰ・Ｔに出力パルス
が得られ、点灯回路Ｂの交流制御素子がトリガさ
れる。一方ブロツク３では、トランジスタがオフ
のままで、パルストランスにはパルスが出力され
ない。又各点灯回路よりのランプ電流位相の入力
方法であるが、本発明では、出力と同様並列入力
方法をとつている。第８図はその状態を示してい
る。回路Ａのランプ電流が、転流すると、交流制
御素子はオフする。するとこのオフ期間の交流制
御素子両端電圧V_Cは第９図の様にオフの期間、
電圧が発生する。この電流を交流制御素子と並列
に接続されたチヨークの二次巻線に誘起し、全波
整流器で整流して後トランジスタのベース、エミ
ツタに抵抗を介して接続する。するとトランジス
タのコレクタ電圧波形は第９図の様になる。イは
交流制御素子の両端電圧、ランプ電流、ロはＩ／
Ｏデイバイスへの入力信号を示す。

従つて入力ポートの（D₁、D₀）のビツトパー
タンが、（１、０）とすれば点灯回路Ｂのランプ
電流が転流したと検出できる。

この様に各点灯回路のランプ電流位相の検出及
びトリガ位相パルス発生は、Ｉ／Ｏデバイスの入
出力ポートのビツトパターンで並列的に処理する
ことが可能である。

CPUが、各点灯回路のランプ電流位相を検出
し、又交流制御素子のトリガパルスを発生させる
為の信号を出力する方法は前述した通りであり、
データ・バス上のデータで入出力を行う。次にラ
ンプ電流位相を検出して後、第６図の定入力始動
条件を満たす交流制御素子のトリガ位相を求める
方法を説明する。いま、第３図に示すように放電
回路が２個あるとすればこのトリガ位相の求める
時期は、電源の２半サイクル（つまり１サイク
ル）毎に１回である。ｎケの点灯回路を制御しよ
うとすれば、ｎ半サイクル（つまりn/2サイクル
毎）に１回求めるわけである。

今８ビツトのcpu例えば、インテル社8085を使
用する。ランプ電流検出パルスはcpuへ入力され
るが、電源電圧位相が入力されなければランプ電
流位相は検出できない。そこで、ブロツク１１で
電源電圧のゼロクロス位相の検出パルスを出力
し、cpuへ入力することにする。ブロツク１１は
たとえば第１０図の様な構成でよい。cpuでの接
続端子はリスタート割込み端子で、このピンにパ
ルスが入ると、cpu内でコール（CALL）命令を
生成し、決まつた特定のアドレスへジヤンプし、
割込み処理に入る。従つて電源電圧のゼロクロス
位相で、cpuは、第１１図のフローチヤートに示
す割込み処理に入る。ステツプでは点灯回路を
選択し、これからの半サイクル中、どの点灯回路
のランプ電流位相を検出するのかを決める。ビツ
トの（D₁、D₀）が（１、０）であれば入力ビツ
トナンバーが０のときは、D₀を入力処理対象の
ビツトとし、第８図では回路Ａのランプ電流位相
を検出することを示す。ステツプでは直前の半
サイクルで求められたランプ電流位相に相当する
デイジタル値n_Tにより導通位相θに相当するデイ
ジタル値n〓を第６図の関係より求める。今、第６
図の関係が傾き１の直線とすると、電源ゼロクロ
ス時よりT₀遅延した後はn〓＝n_Tによりn〓は求ま
る。そして求まつたn〓はステツプで以降回路Ａ
のn〓が更新される迄ビツトナンバーに対応したメ
モリーにストアしておく。ステツプで、一時使
用のレジスタをクリアしておく。この様に電源零
クロス位相では、直前の半サイクルで、ある選ば
れた点灯回路のランプ電流位相を検出し、その点
灯回路の導通位相を更新する。電源電圧のゼロク
ロス位相検出での割込み処理が終ると、主プログ
ラムに戻る。主プログラムでは、主にトリガ位相
の出力、ランプ電流位相検出を行つている。この
主プログラムのフローチヤートを第１２図示す。
第１２図の中のD₀〜D₁及びＢ，Ｃ，Ｄ，Ｅレジ
スタの働きを第１３図に示す。

第１２図において、ステツプのループは第６
図の位相T₀を検出するもので、（位相T₀の検出
は、cpuがT₀を検出するということで、電源電圧
ゼロクロス検出パルスを受けてT₀の時間“０”
を出力する遅延回路出力cpuリアル入力端子に入
力し、第１２図ステツプループで検出してい
る。）この位相T₀は電源電圧ゼロクロス検出パル
スをブロツク２でT₀の期間遅延したパルスをcpu
のシリアル入力端子へ入力し、このシリアル入力
データ“１”の時位相T₀と判断して、次の命令
へ進む。もし、“０”であれば、“１”のデータが
入力されるまでループする。ステツプでは入力
データをcpuへ入力し、点灯回路を選択する入力
ビツトナンバを調べる。もし“１”なら、今がラ
ンプの電流の転流位相であり、“０”であれば転
流位相でないと判断される。転流位相なら、第１
３図で示した様に、Ｔ−T₀相当のデイジタル値
n_TをレジスタＥへストアーしておく。転流位相で
なければ、Ｃレジスタを１加算すると同時に、θ
遅延用のＢレジスタも１加算する。そしてステツ
プ以降は、このＢレジスタの内容と、各点灯回
路の導通位相に相当するn〓が次々比較され、一致
すれば、Ｄレジスタの各点灯回路に対応したビツ
トナンバに“１”を入れる。そして最後にＤレジ
スタの内容が出力され、そのビツトパターンに従
い、交流制御素子はトリガされることになる。従
つて第１２図のステツプの入力より、最後の出
力までの所要時間が、位相制御の単位位相角とな
り、この単位位相角毎に各回路のランプ電流の転
流が確認され、同時にトリガ位相も確認される。

本発明は次の効果を有する。

(イ) 各点灯回路の制御部をデイジタル制御で共通
化できたことにより、小型・軽量となり、高精
度な制御が可能となる。又HIDランプを多灯
一括制御が可能となり、HIDランプの屋内照
明への展開には従来にないHID照明の効果が
期待できる。

(ロ) しかも、ランプ負荷とは、遠隔で制御が可能
となることから、制御部を操作室に近いところ
に設置でき、他の機器たとえば、空調等との複
合制御も容易となる。

(ハ) 蛍光灯点灯装置も、デイジタルによるシステ
ム制御が多く、今迄にない蛍光灯HIDランプ
の高機能な一括制御が可能である。

(ニ) 本発明による点灯回路の制御は、cpuの動作
手順であるプログラムの変更で容易に変更でき
調光、点滅等多くの制御機能を容易に付加でき
る特長がある。

(ホ) 多灯の制御部が共用化できることから、大巾
なコスト低減が可能である。

第３図で示した構成は、交流制御素子が制御す
るランプ負荷が１ケであつたが、１ケに限定され
るものではない。なぜなら本発明の制御の基本が
ランプ電流位相で制御することであることから、
ランプ負荷が複数あつても何等差し仕えない。第
１４図に他の実施例を示している。

この実施例により得られる効果は第３図の半数
の交流制御素子でよく、しかもランプと直列接続
された限流チヨークを器具に組み込めば、第３図
の半数の配線数でよい。交流制御素子１ケに対し
て一般にｎ灯の負荷を制御点灯させれば、交流制
御素子数、配線数も第３図に比べ１／ｎとなり、
大巾なコストダウンに寄与することができ、施工
性も１／ｎに改善される。

従つて本発明により、大巾なコストダウン、多
灯一括制御、高機能制御が可能となり、施工性も
大巾に改善される効果を得ることができる。

本発明の明細書で、電源電圧の特定位相をゼロ
クロス位相としたが、特にそうする必要もなく、
任意でよい。ただ、半サイクル中の特定位相でよ
い。又ランプ電流の転流位相をデータバスよりの
入力データで確認したが、その必然性はなく、割
り込み処理を用いてもよい。cpuが転流位相を検
知すればよい。この場合はもちろんプログラムは
変更しなければならない。

また上記の実施例で単位位相角をプログラムの
命令ステツプの所要時間の積算で実現している
が、外部カウンタとクロツクで実現してもよい。

上記の実施例において、制御すべき回数が偶数
個の時は問題なく、各々の回路に接続されたラン
プを安定に定入力始動に導くことが可能である
が、もし奇数個の場合、交流制御素子に流れる電
流I_TCの位相を収束させる効果が少なく、ランプ
が起動した後のグロー期間に放電が安定せず、再
び消えてしまつたり、あるいはランプが安定に点
灯する迄の期間（始動過程と称する）チラツキが
発生したりする欠点がある。この理由は次のよう
である。説明を最も簡単にする為、２回路を制御
する制御動作を第１５図で考えてみることにす
る。図は回路Ａの交流制御素子に流れる電流I_TC
の位相を電源半サイクル毎に追つたものである。
ｉのサイクルで回路Ａの位相検出がなされトリガ
パルス位相θ_iが制御されたとする。このｉのサイ
クルでI_TCが電源電圧の変動等で大きくなつたと
すると、ｉ＋１サイクルでのT_i+1は大きくなる。
しかし、ｉ＋１サイクルでは、回路ＢのI_TCの電
流位相がcpuに入力される為、回路Ａのｉ＋１サ
イクルでのθ_i+1はθ_iと同じであり、この為ｉサイ
クルと同様大きい電流が流れｉ＋２サイクルの電
流位相T_i+2を大きくする。２回制御をしている場
合、回路Ａの交流制御素子のトリガパルス位相は
このＩ＋２サイクルで更新される。つまり電源の
２半サイクル毎に更新されるわけである。

このｉ＋２サイクルではT_1i+2がT_iより大きく
なる為、第６図の安入力始動条件より、cpuは
θ_i+2を決定するが、θ_i+2はθ_iより当然大きくなる
為、I_TCはｉ、ｉ＋１サイクルよりしぼられる。
そして、今度θの更新されるのはｉ＋４サイクル
目であり、このサイクルでのθ_i+4はθ_i+2より小さ
くなる。これらの制御から図示の如くI_TCは２半
サイクル毎に増・減をくり返す。つまり、１サイ
クルでI_TCが増加するとｉ＋２サイクルでそれを
補正する様に動き、収束状態（安定状態）に導か
れる。３回路を制御する場合はｉ＋３、ｉ＋６と
いう様に電源の３半サイクル毎にトリガパルス位
相が決定されることになる。このことは例えばｉ
＋３サイクルでは、T_i+3が小さい為、第６図によ
りθ_i+3も小さくなり、I_TCが大きくなる、以降ｉ＋
６サイクル迄I_TCがつづき、ｉ＋６サイクルでI_TC
が大きくなる。この様子を第１６図に示してい
る。この図から分る様にI_TCが正となるサイクル
ではI_TCの大きいサイクルと小さいサイクルの比
が２：１となり、又I_TCが負の場合、その比は
１：２となり、I_TCの補正効果が小さいことを示
している。このことは３回路の場合だけでなく、
奇数回路を制御する場合に生じる一般的な点であ
る。

従つてこの様な構成の点灯装置の制御において
は負荷回路数は隅数である必要がある。この様に
すれば複数のランプ負荷を安定に定入力（入力電
流を安定時の入力電流以下）で始動制御が可能と
なる。

【図面の簡単な説明】

第１図及び第２図は従来の放電灯点灯装置、第
３図は本発明の点灯装置、第４図は制御部の構
成、第５図イ，ロは夫々始動直後及び定格点灯時
の電源電圧Ｅ及びランプ電流I_Lとの関係、第６図
は定入力始動条件、第７図及び第８図は点灯回路
が２つの場合の制御手順、第９図イは交流制御素
子の両端電圧V_Cとランプ電流I_Lとの関係、ロは
Ｉ／Ｏデバイスでの入力信号、第１０図は電源位
相検出パルス発生回路、第１１図は電源電圧ゼロ
クロス時のcpuの処理、第１２図は主プログラ
ム、第１３図は動作説明図、第１４図はランプ負
荷が複数個の場合の点灯回路、第１５図は２回路
を制御する場合、第１６図は３回路の制御する場
合の電源電圧Ｅと交流制御素子に流れる電流I_TC
との関係を示す。 １……交流電源、２Ａ，２Ｂ……交流制御素
子、３Ａ，３Ｂ……限流インダクタンス、４Ａ，
４Ｂ……放電灯、５……制御部、１１，１２，１
３，１４……ブロツク。

Claims (1)

1. 【特許請求の範囲】 １ 商用電源に交流制御素子、限流インダクタン
   ス及び放電灯を直列接続してなる複数個の放電灯
   回路を接続し、前記交流制御素子の導通位相を前
   記放電灯のランプ電流位相に応じて制御する制御
   回路を有する放電灯点灯回路において、 前記制御回路は、電源電圧の位相を検出する手
   段と、 前記夫々の放電灯に流れるランプ電流の位相を
   検出する手段と、 前記夫々の放電灯回路中に挿入されている交流
   制御素子を導通せしめるパルス信号を与える手段
   と、前記ランプ電流の位相と前記交流制御素子の
   導通位相との関係を定める手段とを具備し、前記
   関係を定める手段は、前記ランプ電流の位相を検
   出する手段により得たランプ電流位相及び前記交
   流制御素子の導通位相を電流の半サイクル毎に逐
   次算出し、記憶更新し、この記憶値に従い、すべ
   ての交流制御素子を導通させるパルス信号を、電
   源半サイクル毎に並列に一括して出力する演算処
   理手段により、複数の放電灯回路の交流制御素子
   を一括して制御可能とすることを特徴とする放電
   灯多灯点灯装置。 ２ 交流制御素子のそれぞれに偶数個の限流イン
   ダクタンス及び放電灯の対が接続された特許請求
   の範囲第１項記載の放電灯多灯点灯装置。