JPH021619A - ディジタルｐｌｌ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） この発明は、産業応用電子制御装置において、商用周波
等に同期してディジタル制御データを発生するディジタ
ルＰＬＬ　（フェーズロックドループ）装置に関するも
のである。

（従来の技術） ＰＬＬ装置は通信、電力その他あらゆるエレクトロニク
スの分野で利用されており、例えば、電力の分野におい
ては、商用電源と同期をとって行う電動機の運転や、無
停電電源装置の制御等に利用されている。

従来から用いられていた代表的なＰＬＬ装置は、電圧制
御発振器（Ｖ　ＣＯ）を用いて行うアナログ式のもので
あった。

（発明が解決しようとする課題） このアナログ式のＰＬＬ装置は、構成が簡単である反面
、構成部品の温度変化、経年変化等により、特性がずれ
て性能が劣化するという問題点があった。

本発明は上記の問題点を解決するためになされたもので
、温度変化、経年変化等によって特性が変化することが
なく、且、ジッタの少ない高精度の周波数同期を実現す
ることができるディジタルＰＬＬ装置を得ることを目的
とする。

〔発明の構成〕

（課題を解決するための手段） この発明に係るディジタルＰＬＬ装置は、基準クロック
を発生する手段と、前記基準クロックを用いて入力信号
の周期を計測する手段と、前記入力信号に追従する多数
のディジタル信号データを記憶する手段と、計測された
前記入力信号の周期を前記ディジタル信号データの一周
期分の個数で割算し、その商に対応する第１の時間間隔
と前記間に１を加えた値に対応する第２の時間間隔とを
前記割算の余りに応じて定まる個数比で前記入力信号周
期内に配分する手段と、この配分に従い前記第１の時間
間隔または前記第２の時間間隔で前記ディジタル信号デ
ータを順次出力する手段とを備えたことを特徴とするも
のである。

（作　用） この発明においては、基準クロックを用いて入力信号の
周期を計測すると共に、ＰＬＬの原理に従い、入力信号
の周期に追従したディジタルデータを出力するようにな
っている。入力信号に追従する方法として、ディジタル
出力周期を、ディジタルデータ出力個数をパラメータと
して埋合わせる方法が採られる。この場合、追従出力周
期をディジタルデータの一周期分の個数で割算し、この
割算の商に対応する第１の時間間隔ごとに一周期分の全
データを出力すると、上記割算の余りに対応する時間分
だけ入力信号周期より出力データ周期が短くなり周波数
同期がうまく取れないことになる。そこで、第１の時間
間隔に加えて、上記商に１を加えた値に対応する第２の
時間間隔も採用し、第１の時間間隔と、前記系りに応じ
た個数の第２の時間間隔を入力信号周期内に配分し、こ
の配分した時間間隔でディジタル信号データを順次出力
する。これにより、前記系りによる時間差は第２の時間
間隔によって埋合わされて、入力信号周期と出力データ
周期とがうまく一致し、極めて精度の高い周波数同期が
実現される。

（実施例） 第１図はこの発明の一実施例の構成を示すブロック図で
ある。これは、商用電源に同期させて運転する電動機や
無停電電源装置などの制御に利用されるもので、水晶発
振器３からの高分解能クロックｄにより駆動されるマイ
クロプロセッサシステム１を備えている。このマイクロ
プロセッサシステム１は、外部から商用周波信号ａを入
力してこれに同期した正弦波データｂを発生するように
機能し、出力された正弦波データｂはＤ／Ａ変換器２に
よりアナログ正弦波信号に変換される。

マイクロプロセッサシステム１について、その主要構成
要素を説明すると、零クロス検出回路４は商用周波信号
ａの負から正への零クロス点１００を検出して、零クロ
ス信号Ｃを割込制御回路５に与える。また、タイマ６は
、分周器７により分周されたクロックｄをカウントし、
そのカウント値がデータ出力の基本発生間隔を定めるオ
ーバフロー設定値ｅに達すると、オーバフロー信号ｆを
割込制御回路５に与える。割込制御回路５は、零クロス
信号Ｃまたはオーバフロー信号ｆを受けると、割込み信
号ｇをデータ処理回路８に加える。

カウンタ９は、データ処理回路８から起動信号りを受け
てから停止信号りを受けるまでの間、分周器７によって
分周されたクロックｄのカウントを行う。後述するよう
に、このカウント時間は商用周波周期ＴＩと一致し、従
ってカウンタ９は商用周波周期Ｔ、をクロック数に換算
して計測したことになり、そのカウント値（商用周波周
期Ｔ、）はデータ処理回路８に読込まれる。データ処理
回路８は、商用同期用メインルーチンを実行しており、
零りロス割込み、および、タイマオーバフロー割込みに
伴う割込み信号ｇを用いて、商用周波信号ａに同期した
正弦波ディジタルデータｂを発生ずる。

このマイクロプロセッサシステム１は概路次のように動
作する。零りロス割込みＣを用いてカウンタ９を動作せ
しめ、商用周波周期Ｔ１を読取る。

そして、この値よりディジタルデータ発生基本間隙を求
め、この値を微妙に調整するべく、タイマ６に設定し、
オーバフロー割込みを発子しながら商用周波信号ａに追
従する正弦波ディジタルデータｂを出力するもので、そ
の詳細な動作について、第２図のタイムチャートをも参
照して以下に説明する。

周波数同期は、原理的には、カウンタ９で計測された商
用同期信号Ｔ１に追従する周期Ｔ。の正弦波ディジタル
データを発生させることにより達成できる。こめ場合、
一周期分のディジタルデータ発生個数をＮとすれば、は
ぼ、Ｔ　　／Ｎごとにディジタルデータを発生して、同
期が実現される。

ここでは、この原理に更に改良を加えた方法で精度の高
い周波数同期を達成するもので、具体的には次のように
して行う。

前述したとおりタイマ６にはオーバフロー割込みの機能
があり、この機能を用いて正弦波データの発生間隔を設
定する手法を用いる。

今、タイマ６に８ビツトのカウンタを用い、オーバフロ
ー設定値をｅとして、次のように設定したとする。

ただし Ｔ　：追従周波周期 Ｎ　：正弦波データの個数 である。

タイマ６は分周されたクロックｄを入力するごとにカウ
ント値をアップしてゆき、その値が上記オーバフロー値
２５６に達したときにオーバフロー信号ｆを発生する。

つまり、タイマ６は、追従周波周期Ｔ　を正弦波データ
個数Ｎで割算した値Ｔ　　／Ｎごとに、オーバフロー信
号ｆを発生し、この期間内に正弦波データｂを出力して
ゆく。

このように、オーバフロー割込みを用いながら一周期分
のＮ個の各正弦波データｂを追従周波周期Ｔ　のＮ分割
値Ｔ　　／Ｎごとに順次出力してゆけば、原理的には、
正弦波データｂの一周期の長さはほぼ商用周波周期Ｔ１
に一致し、周波数同期がとれるはずである。

ところが、商用周波周期Ｔ　をデータ個数Ｎで割った場
合、完全に割切れるとは限らず通常は余りがでるが、タ
イマ６には整数しか設定できないので、この余りは切捨
てられて割算の商だけがタイマ６にオーバフロー設定値
ｅとして設定される。

このため、上記令りに対応したクロック数分だけ人出力
信号周期間にずれが生じてしまい正確に商用周波数を一
致させ得ない現象が生じる。

この実施例は、かかる状態において、正確に周波数を一
致せしめる手段を提供するものである。

つまり、上記余りに相当するビット数（下記（３）式の
（ＴＬＯ）’　）を知って、それを補うようにデータ発
生間隔を調整するものである。

今、商用周波周期をＴ１とし、クロックとして１μｓｅ
ｃを用い、追従すべき正弦波ディジタルデータ出力周期
Ｔ　を１６ビツトで表すと、Ｔ　はＴ　　−（ＴＨＯ）
　ｘ２８＋［ＴＬＯＩ　ｕｓｅｃ・・・（２） （ＴＨＯ）：　１６ビツトカウンタ上位バイトの値 （ＴＬＯ）：１６ビツトカウンタ下位バイトの値 で与えられる。この（２）式をデータ発生個数Ｎに応じ
て下記のように変換する。

Ｔ　　−（ＴＨＯ）’　ＸＮ＋　（ＴＬＯＩ　’・・・
（３）［ＴＬＯ）’　＜Ｎ ここで、（ＴＨＯ）’　は追従周波周期Ｔ　をデータ発
生個数Ｎで割った商であり、（ＴＬＯ）’　はその余り
である。

この（３）式は次のことを意味している。すなわち、高
分解能を有する１μｓｅｃのクロックを用いた場合、（
ＴＨＯ）’　μＳｅｅの基本データ発生間隔てＮ個のデ
ィジタルデータの発生を行うものの、その中の〔ＴＬＯ
〕′回だけ、（ＴＨＯ〕’　＋１μｓｅｃの発生間隙で
データを発生させれば傘りを生しさせずに商用周波周期
Ｔ、とデータ発生周期ｌ Ｔ　とを正確に一致させることができる。

今、データ発生間隔の設定を、歪みの少ない波１１′、
を実現するべく　　（ＴＨＯ）’　　μｓｅｃと、［Ｔ
ＨＯ］’　＋１μｓｅｃとを各々均等に織り混ぜて行う
場合を想定する。この手法として、［ＴＨＯ）’　とｌ
：ＴＨＯＩ　’　＋１の発生比率を（ＴＨＯＩ　’の値
に応じて計算式にて求める手法が考えられる。すなわち
、下式に従い発生比率ｍを求める。

ｍ：　１＝Ｎ−（ＴＬＯ）’　　：　　（ＴＬＯＩ　’
ｏ＜　（ＴＬＯ）’　≦Ｎ／２ ］　：ｍ−Ｎ−（ＴＬＯ）’　　：　　（ＴＬＯＩ　’
Ｎ／２＜　［ＴＬＯＩ　’　＜Ｎ １、かるに、上式によりｍを求めるとｍは整数値のみし
かとり得ないので、小数点以下が切捨てられ、ｒＴＨＯ
）’　と、（ＴＨＯ）’　＋１の発生比率に誤差を生じ
、正確なＴ　を実現できない。

そこで、この実施例では上記方式に変え、ＣＴＨＯ）’
　、　　［ＴＨＯＩ　’　＋１の発生順序を予め定めた
テーブルをＲＯＭ化しておき、このテーブルに従いディ
ジタルデータの出力を行い、精度の高い周波数同期を実
現せしめる。

具体的には、追従周期Ｔ　が定まった場合に得られる［
ＴＬＯ］’　ごとのテーブルを用意しておき、このテー
ブルに従い、出力を発生せしめる。

このテーブルの形式を第３図に示す。前述したとおり（
ＴＬＯ）′は基本データ発生間隙［ＴＨＯ］’に１を加
えた（ＴＨＯＩ　’　＋１間隙の発生頻度を表すもので
あるから、Ｎ個の“０″データのうち、（ＴＨＯ）’　
＋１の発生間隙の所のみ“１“に代わったテーブルを用
意すればよい。

“１′の発生順序は、出力波形に歪みが生じないように
均等に分散させることは言うまでもない。

このテーブルは、（ＴＬＯ）’の個数分だけ、すなわち
、０〜Ｎ−１までのＮ個用意すればよい。

これらＮ個のテーブルを１パターンだけ用意しておけば
、あらゆる追従周波周期Ｔ　に対する追従出力周期を設
定できる。この理由は（３）式によりＴ　が大幅に変化
しても、変わるのは ［ＴＨＯ：ｌ’　の値たけであり、余り分（ＴＬＯ）’
　はＯ≦（ＴＬＯ）’　＜Ｎの範囲にとどまるからであ
る。第４図および第５図は以上の内容を実現するための
データ処理回路８の処理手順を示すフローチャートであ
る。

データ処理回路８は普段、第４図（ａ）のメインルーチ
ンを実行している。

このメインルーチンでは、商用周波の周期計測値Ｔ、と
、自局正弦波ディジタルデータ出力信号の進み、遅れ状
況を基にして、追従正弦波ディジタルデータ出力周期Ｔ
　の増減を行う。始めの追従すべき対象となる商用周波
の周期５１測値Ｔ、は、零りロス割込みを用いて計測さ
れる。

すなわち、第１図において、メインルーチンの実行中、
商用周波周期Ｔ、ごとに、零クロス検出回路４が零クロ
ス信号を発生し、これを受けて割込制御回路５がデータ
処理回路８に零りロス割込み信号ｇを加える。この割込
みがかかると、データ処理回路８は第４［Ｚ（ｂ）のル
ーチンを実行する。

この場合、データ処理回路８から停止信号りが発せられ
てカウンタ９のカウント動作が停止しくステップ３０１
）、その時のカウント値が商用周波周期Ｔ、と【７てデ
ータ処理回路８に読込まれる（ステップ３０２）。次い
で、直ちに起動信号りが発せられてカウンタ９のカウン
ト動作が再開する（ステップ３０３）。つまり、零クロ
ス点１００ごとにカウンタ９が停止／起動され、その間
にカウントしたクロックｄの数が商用周波周期Ｔ、とじ
てデータ処理回路８に取込まれる。

データ処理回路８は、この商用周波周期Ｔ＋に追従すべ
く（３）式の〔ＴＬＯ〕′を微小増減せしめる。通常は
１μＳｅｅの精度で追従せしめる。追従の仕方として、
始めに周波数追従を行い、しかる後位相追従を行う。周
波数追従の方式は、商用周波周期Ｔ５と現追従出力周期
Ｔ　の差を求め、その差が所定値になるまで、ｌ：ＴＬ
ｏ）’を＋１する（ステップ２０１）のでありその方法
は自明なのでここではその説明を省略する。

次に位相同期について説明する。位相同期は商用周波信
号ａが、正弦波ディジタルデータ出力データｂより位相
的に進んでいるか遅れているかにより（ＴＬＯ：ｌ’を
増減せしめて行う。ここで、進み遅れは第６図における
Ｏ番目のディジタルデータを出力する時点のカウンタ９
の値が、商用周波周期Ｔ、の１／２の時刻よりも大きい
か小さいかを判断し、例えば、第６図ｂ１の如く、０番
目のディジタルデータを出力する時点のカウンタ９の値
１０３が、商用周波周期の１／２の点１０２より小さけ
れば商用周波信号ａは正弦波ディジタルデータｂよりも
進んでいると判断する。一方、第６図ｂ２の如く、カウ
ンタ９の値１０４が商用周波周期Ｔ、の１／２の点１０
２よりも大きければ商用周波信号ａは正弦波ディジタル
データｂよりも遅れていると判断する。商用周波信号ａ
が、正弦波ディジタルデータｂよりも進んでいる場合、
正弦波ディジタルデータｂを進めるべく（３）式の（Ｔ
ＬＯ）’から１を引く　（ステップ２０３）。

また、商用周波１５号ａが、正弦波ディジタルデータｂ
よりも遅れている場合、正弦波ディジタルデータｂを遅
らせるべく（３）式の（ＴＬＯＩ’　に１を加える（ス
テップ２０４）。ここで、（ＴＬＯ）’の増減により、
（ＴＬＯ）’がＮに等しくなった場合、もしくは、−１
になった場合には、上位［ＴＨＯ］’の値を更新し、０
≦（ＴＨＯ）’　＜Ｎに調整する。いずれにせよ、最終
的に（ＴＬＯ）’が求まり、出力データ発生間隙調整用
のテーブルアクセス先頭アドレスが求まる（ステップ２
０５）。アクセスすべきテーブルの先頭アドレスは、例
えば、ＣＴＬＯ）’　−０のときの先頭アドレスをＴＢ
Ｌ　　Ｏとした場合、ＴＢＬ　　　（ＴＬＯ）’ −ＴＢＬ　　Ｏ＋ＮＸ　（ＴＬＯＩ　’　・・・（４）
で求まる。

メインルーチンは、ここで得られたテーブルアクセス先
頭アドレスの値と、基本データ発生間隙［ＴＨＯ）’の
値を、データ伝達用ＲＡＭエリアを介して、オーバフロ
ー割込みルーチンへ渡す。

次に、出力データ発生間隙を定めるオーバフロー割込み
ルーチンについて説明する。

第５図に示すように、オーバフロー割込みがかかると、
始めに、データ発生番号のチエツクが行われる（ステッ
プ４０１）。このデータ発生番号が最終データ＋１であ
れば、データ発生番号とＲＯＭデータ読出し番号をクリ
アし、カウンタ９の値を読取ってメインルーチンへ渡す
（ステップ４０２）。メインルーチンはこの値を用いて
進み遅れの判定を行うことは前述したとおりである。

次に。メインルーチンはデータ発生番号ＳＮに対応する
正弦波ディジタルデータｂを出力する（ステップ４０３
）。次に、割込みルーチンは、メインルーチンで決定さ
れ、次いで、情報伝送用ＲＡＭエリアを介して伝達され
る基本データ発生間隔と、テーブルアクセス先頭アドレ
スデータを用いて基本データ発生間隔（ＴＨＯ）’の補
正を行う。すなわち、（４）式とテーブルデータ読出し
番号ＴＮを用いてＲＯＭデータの読出しを行い（ステッ
プ４０４）、データが零であれば（ＴＨＯ）’のままと
しくステップ４０５）、１であれば（ＴＨＯ）’　＋１
とする（ステップ４０６）。この値を＜１＞式のＴ　　
／Ｈに代えて代人し、オーバフロー設定値ｅを求め、タ
イマ６に設定する（ステップ４０７）。最後にデータ発
生番号ＳＮと、ＲＯＭテーブル参照番号ＴＮとにそれぞ
れ１を加えて（ステップ４０８）このルーチンを終了す
る。

以後、同様の動作がオーバフロー割込み毎に最終データ
の出力まで縁返されて行く。すなわち、タイマのオーバ
フロー割込みにより、メインルーチンから渡された基本
データ発生間隙を元にして、ＲＯＭテーブルデータを参
照しながら基本データ発生間隙の調整が行われ、次々と
正弦波ディジタルデータが出力される。

この結果、上記割算の余り（ＴＬＯＩ’　に相当する回
数だけ［ＴＬＯ）’　＋１μｓｅｃ間隔でのデータ発生
が行われることになり、これにより余り（ＴＬＯ）’　
による周期ずれが埋合わされて、正確に周波数同期がと
れた正弦波データが出力されることになる。

ここで、追従精度について述べておけば、例えば、５０
　Ｈｚの商用周波は１μｓｅｃのクロックで計数すると
、２０００カウントの値となり、本発明の方式は、この
値に対して±１カウントの精度で追従することを意味す
る。

以上、本発明を好適な実施例について説明したが、マイ
クロプロセッサシステムに限らず、マイクロプロセッサ
と、カウンタ、タイマおよび割込み処理回路を一体化し
たワンチップマイコンでも実現できることは言うまでも
ない。

〔発明の効果〕

以上の説明によって明らかなように、この発明によれば
、基準クロックを用いてディジタル処理をしているので
、周囲の温度変化や経年変化等による影響を受けない安
定したＰＬＬ装置が得られる。

また、ディジタルデータ発生間隔の調整を周期計測クロ
ックの最小分解能で行うようにしているので、ジッタの
少ない高精度の周波数同期が実現できる。

さらに、ＰＬＬ処理をマイクロプロセッサのソフト処理
で行うことにより、使用部品が小数で済み、ＰＬＬ利用
装置をコンパクト、小型にできるという利点がある。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図、第
２図は同実施例の動作を説明するために、データ発生間
隔の調整により、周波数同期をとることの説明図、第３
図は同実施例の主要素の構成説明図、第４図（ａ）　、
　（ｂ）および第５図は同実施例の動作を説明するため
のフローチャート、第６図は同実施例の動作を説明する
ためのタイムチャートである。 １・・・マイクロプロセッサシステム、２・・・Ｄ／Ａ
変換器、３・・・水晶発振器、４・・・零クロス検出器
、５・・・割込み制御回路、６・・・タイマ、７・・・
分周器、８・・・データ処理回路、９・・・カウンタ。 出願人代理人　　佐　　藤　　−雄 ＴＢＬ−〇 為１　図 為３図 為２図 為４ 図 為５図

Claims (1)

【特許請求の範囲】
1. 基準クロックを発生する手段と、前記基準クロックを用
   いて入力信号の周期を計測する手段と、前記入力信号に
   追従する多数のディジタル信号データを記憶する手段と
   、計測された前記入力信号の周期を前記ディジタル信号
   データの一周期分の個数で割算し、その商に対応する第
   １の時間間隔と前記商に１を加えた値に対応する第２の
   時間間隔とを前記割算の余りに応じて定まる個数比で前
   記入力信号周期内に配分する手段と、この配分に従い前
   記第１の時間間隔または前記第２の時間間隔で前記ディ
   ジタル信号データを順次出力する手段とを備えたことを
   特徴とするディジタルＰＬＬ装置。