JPH02162821A - Chattering elimination circuit - Google Patents

Chattering elimination circuit

Info

Publication number
JPH02162821A
JPH02162821A JP63317956A JP31795688A JPH02162821A JP H02162821 A JPH02162821 A JP H02162821A JP 63317956 A JP63317956 A JP 63317956A JP 31795688 A JP31795688 A JP 31795688A JP H02162821 A JPH02162821 A JP H02162821A
Authority
JP
Japan
Prior art keywords
capacitor
voltage
input signal
comparator
chattering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63317956A
Other languages
Japanese (ja)
Inventor
Shoichiro Otsuka
大塚 昭一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63317956A priority Critical patent/JPH02162821A/en
Publication of JPH02162821A publication Critical patent/JPH02162821A/en
Pending legal-status Critical Current

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

PURPOSE:To reduce the number of components by charging and discharging a capacitor from a constant current source according to an input signal and comparing a voltage across the capacitor with a reference voltage so as to obtain an output. CONSTITUTION:An output of a comparator 5 changes from a low to a high level at a chattering when an input signal changes from a high level to a low level, a transistor(TR) 14 is turned from ON to OFF and a TR 15 is turned from OFF to ON and the capacitor 9 is discharged by a constant current source 9 and the voltage across the capacitor 9 is decreased. Since the input signal is inverted at the chattering part in a short time, the capacitor 9 is charged by a constant current source 7 and the capacitor voltage is increased again. Thus, the voltage across the capacitor 9 is always higher than a voltage at a point B being a reference voltage and the output 4 of the comparator 6 is kept to a high level. Thus, since a counter detecting the chattering width is not in use, the circuit is integrated with a few components.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は集積回路に関し、特にチャタリング除去回路に
関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to integrated circuits, and more particularly to chattering removal circuits.

[従来の技術] 従来のチャタリング除去回路は、集積回路外部でコンデ
ンサおよび抵抗による積分回路で構成するか、集積回路
内部でクロックカウンタにより入力信号が一定時間以上
のパルス幅であるかを判定する構成となっていた。
[Prior Art] Conventional chattering removal circuits are either configured with an integrating circuit using a capacitor and a resistor outside the integrated circuit, or configured to use a clock counter inside the integrated circuit to determine whether the input signal has a pulse width of a certain time or more. It became.

[発明が解決しようとする課、M] 上述した従来のチャタリング除去回路は、集積回路の外
部でコンデンサおよび抵抗により積分回路を構成する場
合には、コンデンサの容量値が大きくなり、同一構成の
ままでは、集積回路に内蔵できないという欠点がある。
[Problem to be solved by the invention, M] In the conventional chattering removal circuit described above, when an integrating circuit is configured using a capacitor and a resistor outside the integrated circuit, the capacitance value of the capacitor increases and the configuration remains the same. However, the disadvantage is that it cannot be built into an integrated circuit.

また、集積回路内部でクロックカウンタによりパルス幅
で判定する場合には、クロックのためのCR発発註回路
るいは水晶発振回路およびカウンタが必要となり、特に
クロックを使用しないバイポーラタイプの集積回路では
素子数が大幅に増加するという欠点がある。
In addition, when making decisions based on pulse width using a clock counter inside an integrated circuit, a CR oscillation circuit or crystal oscillation circuit and a counter are required for the clock, and especially in bipolar type integrated circuits that do not use a clock, the device The disadvantage is that the number increases significantly.

[課題を解決するための手段] 本発明のチャタリング除去回路は、 コンデンサと、 入力信号を波形整形する第1のコンパレータと、 入力信号の第1の論理レベルのときの第1のコンパレー
タの出力によって動作しコンデンサを充電するコンデン
サ充電用定電流回路と、入力信号が第2の論理レベルの
ときの第1のコンパレータの出力によって動作しコンデ
ンサを放電するコンデンサ放電用定電流回路と、コンデ
ンサの最大電圧と最小電圧の中間レベルの電圧を基準電
圧として発生する基準電圧源と、コンデンサの電圧と基
準電圧を比較する第2のコンパレータとを有している。
[Means for Solving the Problems] The chattering removal circuit of the present invention includes: a capacitor; a first comparator that shapes the waveform of an input signal; and an output of the first comparator when the input signal is at a first logic level. A capacitor charging constant current circuit that operates to charge the capacitor, a capacitor discharge constant current circuit that operates based on the output of the first comparator when the input signal is at the second logic level and discharges the capacitor, and a capacitor maximum voltage. and a reference voltage source that generates a voltage at an intermediate level between the minimum voltage and the minimum voltage as a reference voltage, and a second comparator that compares the voltage of the capacitor with the reference voltage.

[作用] 入力信号が第1の論理レベルのときコンデンサがコンデ
ンサ充電用定電流回路によって充電され、その電圧は基
準電圧よりも高いため第2のコンパレータの出力はハイ
レベルまたはロウレベルとなる。
[Operation] When the input signal is at the first logic level, the capacitor is charged by the constant current circuit for charging the capacitor, and since the voltage thereof is higher than the reference voltage, the output of the second comparator becomes high level or low level.

入力信号が第1の論理レベルから第2の論理レベルに切
り換わるときのチャタリング部ではコンデンサはコンデ
ンサ放電用定電流回路によって放電され、コンデンサの
電圧は低下するが、入力信号の短時間のうちにハイレベ
ルに反転するためコンデンサの電圧は基準電圧以下まで
低下することなく再び充電されコンデンサの電圧は上昇
する。
In the chattering part when the input signal switches from the first logic level to the second logic level, the capacitor is discharged by the constant current circuit for discharging the capacitor, and the voltage of the capacitor decreases. Since the voltage is inverted to a high level, the voltage of the capacitor is charged again without falling below the reference voltage, and the voltage of the capacitor rises.

このためチャタリング部ではコンデンサの電圧は基準電
圧より常に高いため第2のコンパレータの出力はハイレ
ベルまたはロウレベルに保たれる。
Therefore, in the chattering section, the voltage of the capacitor is always higher than the reference voltage, so the output of the second comparator is kept at high level or low level.

チャタリング部が終了し、入力信号がロウレベルになる
と、コンデンサはコンデンサ放電用定電流回路によって
放電され続け、コンデンサの電圧が基準電圧以下まで低
下すると、第2のコンパレータの出力はハイレベル(ロ
ウレベル)からロウレベル(ハイレベル)に反転する。
When the chattering part ends and the input signal becomes low level, the capacitor continues to be discharged by the capacitor discharge constant current circuit, and when the voltage of the capacitor drops below the reference voltage, the output of the second comparator changes from high level (low level). Inverted to low level (high level).

入力信号が第2の論理レベルから第1の論理レベルに反
転する場合も同様である。
The same is true when the input signal is inverted from the second logic level to the first logic level.

[実施例] 次に、本発明の実施例について図面を参照して説明する
[Example] Next, an example of the present invention will be described with reference to the drawings.

第1図は本発明のチャタリング除去回路の一実施例の回
路図、第2図は第1図の各部の波形図である。
FIG. 1 is a circuit diagram of an embodiment of the chattering removal circuit of the present invention, and FIG. 2 is a waveform diagram of each part of FIG. 1.

本実施例は、コンデンサ9と、コンデンサ充放電用の定
電流源7.8と、定電流の充放電切り換え用のトランジ
スタ14.15と、基準電圧源用の抵抗10〜13と、
コンパレータ5,6で構されされている。
This embodiment includes a capacitor 9, a constant current source 7.8 for charging and discharging the capacitor, a transistor 14.15 for switching constant current charging and discharging, and resistors 10 to 13 for a reference voltage source.
It is composed of comparators 5 and 6.

次に、本実施例の動作を第2図に示す入力信号が入力3
に印加された場合について説明する。
Next, the operation of this embodiment is as follows: the input signal shown in FIG.
The case where the voltage is applied will be explained below.

コンパレータ5は波形整形用のコンパレータで、コンパ
レータ5の出力は、入力信号が反転した信号となる。入
力信号がハイレベルの場合コンパレータ5の出力はロウ
レベルとなる。この時、トランジスタ14はオン、トラ
ンジスタ15はオフとなるため、コンデンサ9は定電流
源7により充電されている。このため、コンデンサ電圧
(A点電位)は、抵抗12.13による基準電圧(B点
電位)より高くコンパレータ6の出力はハイレベルどな
る。
The comparator 5 is a comparator for waveform shaping, and the output of the comparator 5 is a signal obtained by inverting the input signal. When the input signal is at a high level, the output of the comparator 5 is at a low level. At this time, the transistor 14 is on and the transistor 15 is off, so the capacitor 9 is being charged by the constant current source 7. Therefore, the capacitor voltage (potential at point A) is higher than the reference voltage (potential at point B) generated by the resistor 12.13, and the output of the comparator 6 goes to a high level.

次に、入力信号がハイレベルからロウレベルに切り換わ
る時のチャタリング部では入力信号がハイレベルからロ
ウレベルとなり、コンパレータ5の出力はロウレベルか
らハイレベルとなる。このため、トランジスタ14はオ
ンからオフ、トランジスタ15はオフからオンとなり、
コンデンサ9は定電流源8により放電され、コンデンサ
9の電圧は第2図A点波形のように低下する。しかしチ
ャタリング部では短時間のうちに入力信号がハイレベル
とロウレベルに反転するため、コンデンサ電圧が抵抗1
2.13による基準電圧のB点電圧まで低下する前に、
入力信号がロウレベルからハイレベルに反転し、コンパ
レータ5の出力はハイレベルからロウレベルとなり、ト
ランジスタ14はオフからオン、トランジスタ15はオ
ンからオフとなり、コンデンサ9は定電流源7により充
電され、コンデンサ電圧は再度上昇する。このため、チ
ャタリング部では、コンデンサ9の電圧は第2図に示す
通り抵抗12.13による基準電圧であるB点電圧より
常に高いため、コンパレータ6の出力4はハイレベルの
ままに保たれる。
Next, in the chattering portion when the input signal switches from high level to low level, the input signal changes from high level to low level, and the output of the comparator 5 changes from low level to high level. Therefore, the transistor 14 changes from on to off, and the transistor 15 changes from off to on.
The capacitor 9 is discharged by the constant current source 8, and the voltage of the capacitor 9 decreases as shown in the waveform at point A in FIG. However, in the chattering section, the input signal is reversed between high and low levels in a short time, so the capacitor voltage is
Before the voltage drops to the reference voltage at point B according to 2.13,
The input signal is inverted from low level to high level, the output of comparator 5 goes from high level to low level, transistor 14 goes from off to on, transistor 15 goes from on to off, capacitor 9 is charged by constant current source 7, and the capacitor voltage increases. will rise again. Therefore, in the chattering section, the voltage of the capacitor 9 is always higher than the voltage at point B, which is the reference voltage provided by the resistor 12.13, as shown in FIG. 2, so the output 4 of the comparator 6 remains at a high level.

次に、チャタリング部が終了し、入力信号がロウレベル
となると、コンパレータ5の出力はハイレベルとなり、
トランジスタ14はオフ、トランジスタ15はオンとな
りコンデンサ9は定電流源8により放電され続け、コン
デンサ9の電圧が基準電圧であるB点電位まで低下する
とコンパレータ6の出力はハイレベルからロウレベルに
反転する。以」二の様にチャタリングを除去できる。
Next, when the chattering part ends and the input signal becomes low level, the output of comparator 5 becomes high level,
The transistor 14 is turned off, the transistor 15 is turned on, and the capacitor 9 continues to be discharged by the constant current source 8. When the voltage of the capacitor 9 decreases to the reference voltage at point B, the output of the comparator 6 is inverted from high level to low level. Chattering can be removed as shown in Figure 2.

また、入力信号がロウレベルからハイレベルに反転する
場合も同様である。集積回路に内蔵できるコンデンサ9
の容量値は数109Fであるが、コンデンサ容量値はチ
ャタリング部のパルス幅、定電流#7.8の電流値、基
準電圧のB点電位によって決定される。定電流源7.8
の電流値を■、基準電圧のB点電位なり8とすると、コ
ンデンサ9の容gk埴はチャタリング部のパルス幅Tに
よりとなる。チャタリング部のパルス幅は通常数msで
あるため、T=IOms、 A=lOnA、 Va =
2.5Vとすると、C= 409Fとなり、集積回路内
にて容易に作成できる値となる。
The same applies when the input signal is inverted from low level to high level. Capacitor 9 that can be built into an integrated circuit
The capacitance value is several 109 F, and the capacitor capacitance value is determined by the pulse width of the chattering part, the current value of constant current #7.8, and the potential at point B of the reference voltage. Constant current source 7.8
When the current value is 2 and the potential at point B of the reference voltage is 8, the capacitance gk of the capacitor 9 is determined by the pulse width T of the chattering portion. Since the pulse width of the chattering part is usually several ms, T=IOms, A=lOnA, Va=
If it is 2.5V, C=409F, which is a value that can be easily created in an integrated circuit.

第3図は本発明のチャタリング除去回路の第2の実施例
の回路図である。
FIG. 3 is a circuit diagram of a second embodiment of the chattering removal circuit of the present invention.

本実施例では、コンデンサ9の充放電の切り換えをトラ
ンジスタ15のみで行っている。
In this embodiment, switching between charging and discharging the capacitor 9 is performed only by the transistor 15.

トランジスタ15がオフの時はコンデンサ9は定電流源
7により充電され、トランジスタ15がオンの時はコン
デンサ9は定電流源8により放電される。定電流源8の
電流値を定電流源7の2倍に設定することにより、第1
の実施例と同様にチャタリングを除去できる。
When the transistor 15 is off, the capacitor 9 is charged by the constant current source 7, and when the transistor 15 is on, the capacitor 9 is discharged by the constant current source 8. By setting the current value of constant current source 8 to twice that of constant current source 7, the first
Chattering can be removed in the same way as in the embodiment.

本実施例では、第1の実施例に比べ、さらに素子数を低
減できる利点がある。
This embodiment has the advantage that the number of elements can be further reduced compared to the first embodiment.

なお、コンデンサ9は入力信号がロウレベルのとき充電
され、ハイレベルのとき放電されるようにしてもよく、
またコンパレータ6の非反転入力端子にB点の基準電圧
を、反転入力端子にコンデンサ9の電圧を入力してもよ
い。
Note that the capacitor 9 may be charged when the input signal is at a low level and discharged when the input signal is at a high level.
Alternatively, the reference voltage at point B may be input to the non-inverting input terminal of the comparator 6, and the voltage of the capacitor 9 may be input to the inverting input terminal.

[発明の効果] 以上説明したように本発明は、入力信号に従い、コンデ
ンサの充放電を定電流源で行ない、コンデンサの電圧と
基準電圧とを比較し、出力とすることにより、外部に大
容量のコンデンサを付加したり、また、クロックのため
の発振回路、チャタリング幅を検出するカウンタ等を使
用しないので、少ない素子数でチャタリング除去回路を
集積化できる効果がある。
[Effects of the Invention] As explained above, the present invention charges and discharges a capacitor according to an input signal using a constant current source, compares the voltage of the capacitor with a reference voltage, and outputs the result. Since the present invention does not require the addition of a capacitor, nor does it use an oscillation circuit for the clock, a counter for detecting the chattering width, etc., the chattering removal circuit can be integrated with a small number of elements.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明のチャタリング除去回路の第1の実施例
の回路図、第2図は第1図の各部波形図、第3図は本発
明のチャタリング除去回路の第2の実施例の回路図であ
る。 1・・・電源、      2・・−GND、3・・・
入力、     4・・・出力、5.6・−コンパレー
タ、 7.8・・・定電流源、  9・・・コンデンサ、10
〜13・・・抵抗、 14.15・・・トランジスタ。
FIG. 1 is a circuit diagram of a first embodiment of the chattering elimination circuit of the present invention, FIG. 2 is a waveform diagram of each part of FIG. 1, and FIG. 3 is a circuit diagram of a second embodiment of the chattering elimination circuit of the present invention. It is a diagram. 1...Power supply, 2...-GND, 3...
Input, 4... Output, 5.6 - Comparator, 7.8... Constant current source, 9... Capacitor, 10
~13...Resistor, 14.15...Transistor.

Claims (1)

【特許請求の範囲】 1、コンデンサと、 入力信号を波形整形する第1のコンパレータと、 入力信号の第1の論理レベルのときの第1のコンパレー
タの出力によって動作しコンデンサを充電するコンデン
サ充電用定電流回路と、 入力信号が第2の論理レベルのときの第1のコンパレー
タの出力によって動作しコンデンサを放電するコンデン
サ放電用定電流回路と、 コンデンサの最大電圧と最小電圧の中間レベルの電圧を
基準電圧として発生する基準電圧源と、コンデンサの電
圧と基準電圧を比較する第2のコンパレータとを有する
チャタリング除去回路。
[Claims] 1. A capacitor, a first comparator that shapes the waveform of the input signal, and a capacitor charging device that operates based on the output of the first comparator when the input signal is at the first logic level to charge the capacitor. A constant current circuit, a constant current circuit for discharging a capacitor that is operated by the output of the first comparator when the input signal is at the second logic level, and discharging the capacitor; A chattering removal circuit that includes a reference voltage source that generates a reference voltage, and a second comparator that compares the voltage of a capacitor with the reference voltage.
JP63317956A 1988-12-15 1988-12-15 Chattering elimination circuit Pending JPH02162821A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63317956A JPH02162821A (en) 1988-12-15 1988-12-15 Chattering elimination circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63317956A JPH02162821A (en) 1988-12-15 1988-12-15 Chattering elimination circuit

Publications (1)

Publication Number Publication Date
JPH02162821A true JPH02162821A (en) 1990-06-22

Family

ID=18093878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63317956A Pending JPH02162821A (en) 1988-12-15 1988-12-15 Chattering elimination circuit

Country Status (1)

Country Link
JP (1) JPH02162821A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6873216B2 (en) 2001-10-18 2005-03-29 Nec Corporation Chattering eliminating apparatus including oscillation circuit using charging and discharging operations

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6873216B2 (en) 2001-10-18 2005-03-29 Nec Corporation Chattering eliminating apparatus including oscillation circuit using charging and discharging operations

Similar Documents

Publication Publication Date Title
US5990753A (en) Precision oscillator circuit having a controllable duty cycle and related methods
US4736118A (en) Circuit arrangement to generate squarewave signals with constant duty cycle
EP3852268A1 (en) Oscillation circuit, chip, and electronic device
US4773380A (en) Current flowing time period control system for ignition coil of internal combustion engine
US5638031A (en) Precision oscillator circuit
US6043749A (en) Frequency detection circuit
JPH02162821A (en) Chattering elimination circuit
JP3217314B2 (en) Timer circuit
JPS602676Y2 (en) IC circuit for timer
JP2585554B2 (en) Power supply
JPS58162127A (en) Timer device
JP2717829B2 (en) Timer device
JPH04265012A (en) Power-on resetting circuit
JPH0340756A (en) Resonance type converter control circuit
JPS59216063A (en) Peak holding circuit
SU1739485A1 (en) Single-shot multivibrator
JPH0633717Y2 (en) Oscillator circuit rate adjuster
JPH057778Y2 (en)
JPS6345124B2 (en)
JPS6123897B2 (en)
JPH0553693A (en) Reset circuit for information terminal equipment or the like
JPH02224518A (en) Cr oscillation circuit
JPS63123227A (en) Analog-digital converter
JPS62175674A (en) Edge detection type pulse frequency discriminating instrument
JPH04288721A (en) Oscillation circuit