JPH02163675A - 並列複数負荷の異常検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、１つの電源回路から給電を受ける複数の並列
接続負荷の異常を検出するための装置に関し、特に、複
写機内の、ソレノイド、クラッチ。

モータ等の異常を検出する装置に関する。

〔従来の技術〕

例えば複写機においては、露光系、給紙系、排紙系およ
びその他に、ルノイド、電磁クラッチ。

電気モータ等（以下負荷と称す）が多数備わっている。

これらの多くを１つの電源回路に接続している。すなわ
ち、電源回路の正（＋）、負（機器アース）出力端の間
に、１個の負荷とそれの個別の通電（オン）／非通電（
オフ）を行なうための通電手段との直列回路が、多数並
列に接続されている。

従来は、複写機内の主要負荷の個々が正常に動作してい
ることを検知するために、主要負荷のそれぞれに種々の
センサを結合している。

例えば、モータの異常検出のために、モータ軸に円盤を
取り付け、これがモータの回転に応じて回転すると、エ
ンコーダが円盤の回転に応じたパルスを発生し、このパ
ルスの発生および周波数を監視して、モータの異常有無
を判定する。

また、直流負荷の場合には、それに通電するＤＣトライ
バに過電流検知回路などの異常検知回路を設け、異常検
知回路が過大＠流、を検知した場合、過負荷と判断し、
装置操作部にエラーの表示を行なっている。

更には、ある負荷を伺勢するときにタイマをスタートし
て、タイムオーバすると該負荷が作動し５ているか否か
を検知して１作動していないと異常と判定する異常検出
もある（例えば特公昭５９−３４３０３号公報）。

〔発明が解決しようとする課題〕

従来は、負荷を動作させる信号を出力したら２その負荷
の動作を確認する検知手段を個々の負荷に対応して有し
ていた。しかし複写機においては合せて３０〜４０個の
負荷を有しており、検知手段を複写機内の全ての負荷に
備えたのでは大幅なコストアップとなるため、この検知
手段を有するのは複写機内の一部の負荷だけであった。

従がって、検知手段を有しないソレノイド、クラッチ。

モーター、ヒータ等の負荷は、その動作を確認できなか
った。

本侶明では、や４ケに検・知手段を備えることなく、多
数の負４ｊｉぞ才１：Ｆね（ｙ）兄稼゛を検出すること
を目的とする。

〔ａ穎を部′）Ｊ−するための！：ｔＷ２　’、１本、
ｕ　ＩｌｌのＷ相検出装置は、１つの電源回路（１）と
その串υ端に、Ｉｆ＜　Ｊｌｌに接続プｔ１それぞれ個
別の通電手段（・１１〜．Ｉ　ｎ　）で姦択的に通電さ
れる複数の負荷（５１・〜５ｎ）Ｉ：１なこ）・１６列
負イ；「回路の、前記電源回路（１）の出力嬬！：　１
ｉｉｉ　Ｒ己複数のイーＮ！＃（５＋〜５ｎ）の間の給
電線（Ｒ５１，）の電流を検出する電流検出手段（２Ａ
２１１）、および、Ｑｉｉ記個η１１の通電Ｆ段（４＋
−４ｎ）を１つづつオンに１て　個’ｈｌの通電′「段
（４１−４ｎ）の１つづつをオンに１７．たときの電流
の立］ユリ時間髪前記電流検出手段（：）／、、２Ｂ）
の検出電流に１１．づいて検出し、　該）７．上り時間
が所定値以Ｉ−のとき異常情報を発生する異常検出制御
１段（：（’）；を備える。

なお、カッコ内の記号は、図面に示し後述する実施例の
対応要素を示すものである。

〔作用〕

複数の負荷（５１〜５ｒ））の１つ（５１）の通電手段
（４１）−３＝ をオンにすると、この負荷（５１）が正常であると給電
＠　（Ｒ５Ｌ）に所定値の電流が流れ、この電流は所定
の立上り特性を示す。例えばソレノイドや電磁クラッチ
の場合は、第５図に実線の曲線で示すように、」下ピー
クと下ピークが呪われる。」下ピークは、ソレノイドや
電磁クラッチ（のソレノイド）が駆動する機械負荷が移
動を始めて移動抵抗が最も小さいときに、ソレノイドや
電磁クラッチの負荷が低減することにより生ずるもので
あり、また下ピークは、移動を始めた機械負荷が、移動
範囲の端に達してストッパなどにより移動を阻止された
ためソレノイドや電磁クラッチの負荷が増大することに
より生ずるものである。

ソレノイドや電磁クラッチの機械的負荷が大きいと、た
とえばプランジャなどが動きにくくなると、第５図に２
点鎖線の曲線で示すように、ソレノイドや電磁クラッチ
の電流の立」ニリが遅くなる。

したがって、通電手段（４１〜４ｎ）を１つづつオンに
して負荷（５１〜５ｎ）の電流を検出してその立」―り
時間を検出することにより、ソレノイドや電磁クラッチ
の負荷異常を検出することができる。

本発明の異常検出装置では、この異常検出を異常検出制
御手段（３）が行なう。

この異常検出装置によれば、複数の負荷（５）〜５ｎ）
のそれぞれに個別に異常検知手段を結合する必要はなく
、極く少い電気要素の付加と比較的に簡単な異常検知制
御により、負荷それぞれの異常を個別に検出することが
できる。

本発明の、後述する一実施例では、ソレノイドや電磁ク
ラッチ等の負荷（５１）の電流立−１こりに、第５図に
示すように上ピークと下ピークが現われる点に着目して
、通電開始から下ピークまでの経過時間ｄｔ−Ｍｉを計
測し、この経過時間ｄ１・Ｍｌを、該負荷（５」）に予
め定まっている許容機械的負荷の範囲内での下ピークま
での経過時間の最大値ｄｔ・Ｍｓｉと比較して５前者ｄ
ｔ−Ｍｉが後者ｄｔ−Ｍｓｊを越えると負荷（５１）が
異常（負荷５ｊの機械的負荷が過大）と検出する。

なお、負荷（５１）の電流の立」ニリ時間は５負荷に通
電を開始してから負荷それぞれに定まる正常時定常（飽
和）電流の数十’ＸＡ例えば８０％）の値１−４１ろま
での時間を計１１１１オろこと：：よっても、得ること
ができる。二の揚合じは　二の＼７．　ｌ１１時間を、
負荷（５１）に予め宇土っているｆ′［古機械的負荷の
範囲内での同様なｑ］−り時間（り最大値を基準値と１
てこれと比較するこ１！−により異常衣検出する、。

本発明の他の目的および特徴は、図面を参照し、た以下
の実施例の説明より明らかになる）。

〔実施例〕

第１図に、複写機の、〕ビーザイクルの実行のためにソ
レノイド、クラ・ソチ、モーチ等の各種負荷５１〜５ｎ
のオン（付勢）／Ａ’フ（消勢）をシーケンシアルに制
御する機構コントロ−ラｌ　（ｌの構成を示す。

まず概要を説明すると９機構」ントローラｌＯのマイク
ロプロセッサ（以下ＣＰ　Ｕと称す）３は、複写機の主
コン１−ローうである操作ボードコントローラ３０のＣ
ＰＵ　（図示せず）と接続されており、操作ボートコン
１〜ローラ３０より、複写条件データ、コピー指示およ
びその他のデータおよび指ｉｆ々を受（寸て、指定され
たモードの複数処理を実行する。すなわち、指定モード
の接写を行なうようＵ５：各種負荷５１〜５ｎのオン／
オフ髪シーケンシアルに行なう、、また、複写機の機構
各部に配設された各種センサおよびスイッチ２０の状態
を所定のタイミングで読取−１で、機構各部の状態を把
握ｌ、かつＷ常判定を行ない、異常を判定するとそれを
示すデータを操作ボードコントローラ３０に与える。操
作ボー１〜コントローラ３０は、操作ボド４０の入力に
対応したナイスプレイ表示および複写条件設定をして、
この複写条件に従かう条件データおよび動作モードを機
構コントローラ３０のＣＰ　Ｕ３に与え、またスタート
、ス１−ツブ。

異邦検出およびその他の指示をＣＰ　ｔＪ　３に与え、
ＣＰ　Ｕ３から送られて来る状態データおよび異常検出
データに従がって、所要の情報を操作ボード４０のデイ
スプレィに表示する。

機構コントローラ１０の主要要素は、ＣＰ　Ｕ　３と、
そのパスラインに接続された読み出し専用メモリ（ＲＯ
Ｍ）ＩＩ、読み書きメモリ（ＲＡＭ）１２゜一 Ｉ１０インターフェース１３〜１６．および、ランチ回
路１７等が接続されている。ＲＡ、ＭＩ２にはバッテリ
バックアップ回路１８が接続れ、またＣＰＵ３．バック
アップ回路１８および各Ｉ１０インターフェース１３〜
１６のそれぞれには、電源オン直後に各部をリセット（
初期化）するための電源電圧監視回路１９が接続されて
いる。

各種負荷５１〜５ｎに動作電圧を与えるための第１電源
回路（Ｖｄ　＝　２４Ｖ出力）１と各種負荷５１〜５ｎ
の間の給電ラインには、磁界を検出し、磁界強度に対応
した電圧を発生するホール素子２Ａが結合されている。

給電ラインＲ３Ｌに電流が流れると電流値に対応した磁
界が給電ラインＲ３Ｌ周りに発生し、この磁界強度が示
−ル素子２Ａで検出される。磁界強度が電流値に対応す
るので、ホール素子２Ａは結局電流値に対応する電圧を
発生する電流検出手段である。このホール素子２Ａにロ
ーパスフィルタを内蔵する増幅器２Ｂが接続されており
、この増幅器２Ｂが磁界強度を示す電圧の高周波分を遮
断し、かつ該電圧を電流値に校正して、電流値に比例す
る電圧Ｖｘを発生してＣＰＵ３のＡ、　／　Ｄ変換人カ
ポ−１−Ａ　／　Ｄに与える。

機構コントローラ１０の各電気要素ならびにセンサおよ
びスイッチ２０には、第２電源回路５０が、低電圧（Ｖ
ｃｃ−５Ｖ）を与える。

第１電源回路１には、直流２４Ｖを得るための交流電圧
ＡＣＩが与えられ、第１電源回路１は、この交流電圧へ
Ｃ１を余波整流して平滑化し、パワートランジスタＴｒ
３を介して直流電圧Ｖｄ＝２４Ｖを出力する。この出力
電圧Ｖｄを、一定電圧（２４■）に安定化するように、
定電圧コントローラＩＣＩが、出力電圧Ｖｄに対応して
パワー１−ランジスタＴｒ３のベース電位を制御する。

定電圧コントロラＴＣ１とパワートランジスタゴｒ３の
組合せは、定電圧出力オン／オフ切換えが可能な組合せ
とされており、トランジスタＴｒｉのオン／オフにより
、定電圧出力のオン／オフが行なわれる。

第２電源回路５０は出力が常時オンの定電圧回路であり
、第２電源回路５０は、Ｖｃｃ＝５Ｖの低定電圧を出力
するように設計されている。

この実施例では、操作ボート４０において、負荷５１〜
５ｎの異常検出を指定するキーイン入力があり、しかも
複写機が待機中（複写機が正常で準備中又はコピースタ
ート入力を待っているとき、もしくは、後述する準備中
の状態検出やコピーサイクル実行中の状態検出で異常を
検出し、異常処理を待っているとき）の場合に、操作ボ
ードコントローラ３０が、ＣＰＵ３に、負荷５１−５ｎ
の異常検出を指示し、ＣＰｔＪ３が、異常検出処理（Ｓ
ｌ）を実行する。この異常検出処理（Ｓｌ）の内容は後
述する。

ＲＯＭＩＩには、複写機構の制御に必要な主制御プログ
ラムおよび前述異常検出処理用のプログラムが書込まれ
ている。

ＲＡＭ１２には、各コピープロセスごとにその処理に必
要な各処理パラメータ（コピー条件）が逐次書き込まれ
、必要に応じて読み出すが、その他にこのＲＡＭ１２は
バッテリバンクアップによる不揮発生メモリ領域を有し
ている。

各Ｉ１０インターフェース１３〜１６はプログラマブル
Ｉ１０を内蔵し、並列データの入力動作をプログラムで
選択、指定することができる。

Ｔ／’Ｏインターフェース１３．１４の出力ポートには
複写機を制御するための各種クラッチ、ソレノイド、ヒ
ータ、チャージャー等５１〜５ｎをドライブするための
ドライバ４ｊ〜４ｎが接続され、これらのドライバ４１
〜４ｎは、その入力がＬのとき、その出力端（負荷接続
端）を機器アースに接続する。こＪｌによりそれに接続
された負荷が機器アース接続となって通電される。

なお、これらのトライバ４１〜４ｎには、コネクタ６１
＋６２を介して各負荷が接続されている。

第２図に５上述の第１１！！源回路１．ホール素子２Ａ
、増幅＠２Ｂ、各種負荷５ｌ−５ｎおよび各負荷ドライ
バ４１〜４ｎの接続関係を示す。なお、第２図において
、各負荷ドライバ４１〜４ｎは単純化した記号で示す。

工／○インターフェース１５．１６には、複写機構の動
作状態を検出するための各種センサ２０が接続されてい
る。ＣＰＵ３は、この検出信号を１．１− ＲＡ、Ｍ１２に書込み、これを参照して複写機のシケン
スを進め、また異常の有無を判定する。

第３図に、操作ボードコントローラ３０のＣＰＵ　（図
示せず）と機構コントローラ１０のＣＰＵ３の共働によ
りもたらされる複写動作の概要を示す。これを説明する
と、ｆｌｌｉｌｉＸが投入されると（ステップ１：以下
カッコ内ではステップという語を省略）、初期化（２）
を実行して、入出力ポートを待機時の信号レベルに設定
し、内部のレジスタ、カウンタ、タイマ等をクリアする
。次に自動原稿送り装置、ソータ等の外部接続機器の接
続の有無を判断してこれに対して制御モードを選定し、
かつ機内各ユニットの正常／異常を判定して、異常のと
きには異常表示して待機する（３）１次に定着ヒーター
制御、トナー濃度設定、帯電グリッド電圧の＠整等のコ
ーピー開始前に必要な制御シーケンスを実行しく４）、
この制御シーケンスが終ると操作ボード４０にレディを
表示する（５．６）、そして操作ボード４０のコピース
タートキーが操作されるのを待ち（７，８，９）、待っ
ている間に他のキーや操作キーの操作があると、それを
読込んでコピープロセスパラメータを調整または変更す
る。操作ボード４０に、負荷５１〜５ｎの異常チエツク
を指示する入力があると異常検出制御（Ｓｌ）を実行す
る。この異常検出制御（Ｓｌ）の内容については、第４
ａ図、第４ｂ図、および第４Ｃ図を参照して後述する。

コピースタートキーが操作されると、コピー動作を行な
うための、メインモータ駆動、感光体モーターオン、ク
エンチングランプオン、クリーニングランプオン、トナ
ー濃度制御、現像モーターオン、現像バイアスオン等の
シーケンス制御を行ない１コピーを終了すると、コピー
枚数設定値とコピー数を比較して、コピー数が設定値に
なっていないとまた１コピーサイクルを開始する。この
ようにして設定枚数のコピーを行ない、この間、機構各
部の状態読取を行なって異常（例えば給紙ミス、ベーパ
ジャム）を監視する（１０）。異常を判定すると、異常
表示をして異常対応の処理をして待機する（１１．１２
）。異常がなければ操作ボード読取り（７）に戻る。

第４ａ図、第４ｂ図、および第４ｃ図に、異常検出制御
（ＳＬ）の内容を示す。この異常検出制御（Ｓｌ）は、
操作ボードコントローラ３０が、操作ボード入力に応答
して（負荷５１〜５ｎの）異常検出を指示したときに、
ＣＰＵ３が実行するものである。

第４８図、第４ｂ図、および第４ｃ図を参照する。ＣＰ
Ｕ３は、異常検出が指示されると、まず、操作ボードコ
ントローラ３０に与える異常検出結果データを格納する
異常検出データテーブル（ＲＡＭ１．２のあるメモリ領
域）をクリアし、操作ボードコントローラ３０に、異常
検出表示クリアを指定するデータを送信する（２１）。

これに応答して操作ボードコントローラ３０のＣＰＵは
、コントローラ３０の中のＲＡＭの、異常検出表示デー
タテーブルのデータを初期化して（異常なし時の表示デ
ータに更新して）、これを操作ボード４０のデイスプレ
ィに表示する。

ＣＰＵ３は次に、その出力ポートＰＡの信号（電圧）を
ＨからＬに切換えてスイッチングトランジスタＴｒｉを
オフにして′ＷＬ源回路１の出力をオフし、しかもＩ１
０インタ〜フェイス１３．１４に、負荷５１〜５ｎのす
べてをオフに指定するブタを出力する（２２）。これに
応答してＴ１０インターフェイス１３．１４は、ドライ
バ４１〜４ｎにＨ（ドライバの出力端開放〕を出力する
。

以上により、スイッチングトランジスタＴｒｉがオフに
なって、第１電源回路１の出力が遮断され。

給電ラインＲ５Ｌは電流が流れないことになる。

ドライバ４１〜４ｎはすべてオフである。

ＣＰＵ３は次に、コネクタ６Ｉに接続されているドライ
バ４６をオンし、Ａ、　／　Ｄ変換入力ボートＡ／Ｄに
加わっている電圧Ｖ　ｘ、すなわち増幅器２Ｂの出力電
圧をデジタルデータに変換して読込んで、レジスタＶ　
ｏｆｆに書込み、この値を書込んだらドライバ４６をオ
フに戻す（２３１）。給電ラインＲ３Ｌに電流が流れろ
と、第１電源回路Ｉの短絡異常が考えら九るので、ＣＰ
Ｕ３は、Ｖｏｆｆが異常判定用の電圧７８１以上である
かをチエツクＧ して（２４１）、Ｖｇ１未満であると上述の異常はない
として次のステップに進むが、Ｖｓ１以上であると、Ｒ
Ａ、Ｍｌ、２の異常検出データテーブルに、Ｎ＊１（第
１１！源回１の異常）を示すデータを存込んで、これを
操作ボードコントロ〜う３０に送信する（３９）。操作
ボードコントローラ３０のＣＰＵはこのデータをコント
ローラ３０内部のＲＡＭの異常検出データテーブルに書
込み、これを操作ボード４０のデイスプレィｔこ表示す
る。

さて、Ｖｏｆｆが異常判定用の電圧Ｖ３１未満であった
ときには、ＣＰＵ３は次に、出力ポートＰＡの出力はそ
のままで、すなわち第１電源回路１の出力はオフのまま
で、コネクタ６２に接続さ九ているドライバ４ｎをオン
して、ＶｘＯ値をデジタルデータに変換して読込んでレ
ジスタＶｏｆｆに書込み。

この値を書込んだらドライバ４ｎをオフに戻す（２３２
）。給電ラインＲ５Ｌに電流が流れると第１１ｉ１＠回
′１４１の短絡異常であるので、Ｖｏｆｆが異常判定用
の電圧Ｖ　ｓ　１以上であるかをチエツクする（２４２
）。ＶＳＩ未満であるとる異常であるので前述のステッ
プ３９へ進み異常表示を行なう。Ｖ　ｓ　４以上である
と第１電源回路１は正常であるとして１次のステップへ
進む。

ＣＰＵ３は次に、その出力ポートＦＡの信号（電圧）を
ＬからＨに切換えてスイッチングトランジスタＴ　ｒ　
１をオンにする（２５）。すなわち第１電源回路１の出
力をオンにする。

ＣＰＵ３は次に、コネクタ６１に接続されているドライ
バ４６をオンし、Ａ／Ｄ変換入力ボートＡ／Ｄに加わっ
ている電圧Ｖｘ、すなわち増幅器２Ｂの出力電圧をデジ
タルデータに変換して読込んで、レジスタＶｏｎに書込
み、この値を書込んだらドライバ４６をオフする（２６
＋）。第１電源回路１が何らかの異常でＶ　ｄ　（＝２
４Ｖ）を出力していないとき、又は、コネクタ６１の外
九でいる場合に、負荷１ｍＷｌラインＲ８Ｌに電流が流
肛ない。

そこでＣＰＵ３は、Ｖｏｎが異常判定用の電圧Ｖｓ２（
ＶＳ２は、ＶｓＩ＜ＶＳ２　）以上であるかをチエツク
して（２７１）、Ｖｓ２以上であると上述の異常はない
としてステップ２８（第４ｂ図）に進み、Ｖｓ２未満で
あると、次のステップ２６に進む。

さて、Ｖｏｎが異常判定用の電圧１１ｓ２未満であった
ときには、ＣＰＵ３は次に、出カポ−１−ＰＡの出力は
そのままで、すなわちトランジスタＴｒｉをオンのまま
で、コネクタ６２に接続されているドライバ４ｎをオン
して、Ｖｘの値をデジタルブタに変換して読込んでレジ
スタＶｏｎに丑込み、そしてドライバ４ｎをオフに戻す
（２６２）。第１電源回路１が何らかの異常でＶｄ（＝
２４Ｖ）を出力していないとき、又は、コネクタ６１が
外れて１１６場合に、負荷給電ラインＲ８Ｌに電流が流
れなし１ので、Ｖｏｎが異常判定用の電圧Ｖ　ｓ　２以
上であるかをチエツクする（２７２）。Ｖｓ２以上であ
ると上述の異常はないとしてステップ２８（第４ｂ図）
に進む。ν５２未満であるとＲＡＭ１２の異常検出デー
タテーブルに、異常２（第１電源回路１の異常又はコネ
クタ６１の外れ、もしくは、コネクタ６２の外れ）を示
すデータを書込んで、これを操作ボードコントローラ３
０に送信する（４０）。

操作ボードコントローラ３０のＣＰＵはこのデータをコ
ントローラ３０内部のＲＡ、　Ｍの異常検出ブタテーブ
ルに書込み、これを操作ボード４０のデイスプレィに表
示する。

ＣＰＵ３は、負荷Ｎｏ、レジスタｊに第１負荷５１　（
第１トライバ４１〕を指定する】を書込んで（２８）、
　　ドライバ４１をオンにして（２９）、増幅器２Ｂの
出力電圧Ｖｘをデジタル変換してレジスタＶａｎに書込
み（３０）、　　ドライバ４１をオフに戻す（３１）。

ドライバ４１の断線（開放）。

又は、負荷５Ｉの断線の異常があると負荷給電ラインＲ
８Ｌに電流が流れないので、’ＩＪｏｎが異常判定用の
電圧Ｖ　ｓ　、＋　（Ｖ　ｓ　３は、ｖＳ＋　＜Ｖｓ、
３）以上であるかをチエツクする（３２）。Ｖｓ３以上
であると」二連の異常はないとしてステップ３７へ進む
。Ｖｓ３未満であるとＣＰ　Ｕ　３は、Ｒ，ＡＭ１２の
異常検出データテーブルに、負荷５１の異常（負荷５１
の断線又はドライバ４Ｉの開放異常）を示すデータを書
込んで、これを操作ボードコントローラ３０に送信する
（３３）。操イヤボードコンＩ−ローラ３０のＣＰＵは
このデータをコントローラ３０内部のＲＡ、　Ｍの異常
検出データテーブルに書込んで、操作ボード４０のデイ
スプレィに表示する。そして異常負荷数をメモリするレ
ジスタＮＲの内容を１大きい数値に更新する（３４）。

負荷５１の異常検出を上述のように実行するとＣＰＵ３
は次に、レジスタｉの内容がｎになっている（負荷５１
〜５ｎのすべての異常検出処理を終了している）か否か
をチエツクして（３７）、ｎになっていない（終了して
いるない）と、レジスタｉの内容を１大きい数値（次の
負荷指定）に更新して（３８）、次の負荷５２（５ｉ）
の異常検出処理（２９〜３３）を同様に実行する。レジ
スタＮＲの内容が２以上になると、これは、断線した負
荷５１〜５ｎおよび開放異常のドライバ４１〜４ｎの、
個数が２以上であって、コネクタ６１＋６２の外れの可
能性が高いので、ＲＡＭ１２の異常検出ブタテーブルに
コネクタ外れを示すデータを書込んで、これを操作ボー
ドコントローラ３０に送信する（３６）。操作ボードコ
ントローラ３０のＣＰＵは、このデータをコントローラ
３０の内部のＲＡＭの異常検出データテーブルに書込ん
で、これを操作ボード４０のデイスプレィに表示する。

第３番目以降の負荷５３〜５ｎの断線異常検出も、上述
の負荷５２の異常検出処理と同様に実行されろ。

最後の負荷５ｎの異常検出処理を終了すると。

レジスタ１の内容ｌがｎになっているので、ＣＰＵ３は
、ステップ３７からステップ４１（第４Ｃ図）に進む。

ステップ４１では負荷５１の断線の異常、又は、ドライ
バ４１の断線（開放）異常があったかをチエツクしくす
なわちＮＲの値が１以上であるかをチエツクする）、異
常があるとメインルーチンのステップ７へ戻る。異常が
あった場合の上述の表示は、そのまま操作ボード４０の
デイスプレィに表示され、オペレータ等が表示された異
常部を修復して、操作ボード４０の異常検出指示キーを
操作すると、これがＣ：ＰＵ３に送信されて、ＣＰ　Ｕ
　３が、また第４ａ図、第４ｂ図の異常検出処理を実行
する。

この実行の最初（第４ａ図の２１）に、ＲＡＭ１．２の
異常検出データテーブルがクリアさ社で、こＡが操作ボ
ードコントローラ３０に報知されて、コントローラ３０
のＣＰＵがコントローラ３０内部のＲ，Ａ　Ｍの異常検
出データテーブルをクリアして、表示をクリアするので
、先の異常検出表示は消滅し、異常検出処理（第４８＠
、第４ｂ図の２２以下）の進行と共に、まだ異常がある
と、それがまた新たに操作ボード４０のデイスプレィに
表示される。

さて、ステップ４１に進んだ時点で異常がなければ、Ｃ
ＰＵ３は、第４ｃ図に示すステップ４２以下のステップ
（負荷電流の立上がり時間による負荷異常検出を行なう
プロゲラ１１ステツプ）を実行する。

ＣＰＵ３は、負荷Ｎ　ｏ　、レジスタｉに第１負荷５１
　（第１ドライバ４１）を指定する１を得込み、レジス
タＶｏｎ１．　レジスタＶｏｎ２．　レジスタＭ。

レジスタＵｐの値をそ２ｔぞれクリアする（４２）。

ＣＰＵ３は次に、ドライバ４１（４＋）をオンにして（
４，３）、タイマＴｏｒおよびタイマｄｔをスタトする
（４４．４５＞。タイマＴｏｒは負荷電流立上がり時間
の測定においてＣＰ　Ｕ　３の測定時間を限定するため
のタイマで、タイマｄｔは負荷給電ラインＲ３Ｌを流汎
る電流のデータをデジタル変換して読込むときの読込み
間隔を設定したタイマである。

次にＣＰＵ３は、タイマｄＬがタイ１１寸−バであるか
をチエツクしく４Ｇ）、タイマｄｌ、がタイムオーバで
なければタイマＴｏｒがタイムオーバであるかをチエツ
クする（７２）。タイマＴｏｒがタイムオーバでなけ戟
ばステップ４６に戻り、Ｔａｒがタイムオーバであると
限定時間内に負荷電流の立上がり時間を検出できなかっ
たことになるので負荷５１が異常であるとして、ステッ
プ６７へ進む。

タイマｄｔがタイムオーバであると、タイマｄしのタイ
ムオーバの回数をカウントするレジスタＭの値を１つ更
新しく４７）、Ｖｘの値をデジタルブタに変換して読込
んで、レジスタＶｏｎ２に書込む（４８）。

ＣＰＵ３は、レジスタ’ＬＴ　Ｐの値が１であるがをチ
エツクしく４９）、Ｕｐ＝１でなければＣＰＵ３は負荷
電流の立上がり特性の上ピークを検知していないので、
上ピークを検出するため、現在のＶｘの値と、現在より
時間ｄしだけ前のＶｘの値とを比較検討する。すなわち
レジスタＶａｎ　２の値からレジスタＶｏｎ　Ｉの値を
引いた値が０以上であるかをチｘツクする（　５０　）
　、　Ｖａｎ２−Ｖａｎ　Ｉが０以上であればレジスタ
Ｖｏｎ１にレジスタＶｏｎ２の値を書込み（６０）、タ
イマｄｔ、をスタートして（６１）、ステップ４Ｇに戻
る。Ｖａｎ２−Ｖｏｎｌが０未満であると、上ピークを
検知したとしてレジスタＵ　ｐ。

に１を書込んで（６２）、レジスタＶｏｎ１にレジスタ
Ｖｏｎ２の値を書込み（６３）、ステップ６１に進む。

ステップ４９においてＵｐ＝　１であれば、ＣＦ’Ｕ３
は上ピークを検知しているので下ピークを検知するため
のステップ６４に進む。

ステップ６４に進むと、現在のＶｘの値と、現在より時
間ｄｔだけ前のＶｘの値とを比較検討する。

すなわち、レジスタＶｏｎ　Ｈの値からレジスタＶｏｎ
　２の値を引いた値が０以上であるかをチエツクし、Ｖ
ｏｎ　１−Ｖａｎ２が０以上であるとレジスタＶｏｎ１
にレジスタＶｏｎ　２の値を書込んで（６５）、ステッ
プ６１に進む。Ｖｏｎｌ−Ｖａｎ２が０未満であると、
下ピークを検知したことになる。すなわち、ドライバ４
１（４ｉ）がオンされてからこの時点までの時間が負荷
５１（５ｉ）の負荷電流立上がり時間となる。

負荷が機械的な異常で過負荷となると、負荷が正常な時
の負荷電流立上がり時間（Ｍｓｉ・ｄシ）に比べて負荷
電流立上がり時間（Ｍｊ・ｄｔ）が長くなるので、負荷
５＋（５ｉ）のＭｉの値、すなわち現在のレジスタＭの
値が、負荷５＋（５ｉ）の異常判定用の基準値Ｍ　ｓ　
１（Ｍｓｉ）以上であるかをチエツクして（６６）、　
Ｍｓｌ（Ｍｓｉ）よりも大きければ、ＲＡ、Ｍｉ２の異
常検出データテーブルに、負荷５＋（５＋）異常表示（
負荷５１が機械的に過負荷である異常）を示す異常を沓
込んで、これを操作ボー１くコントローラ３０に送信す
る（６７）。操作ボードコントローラ３０のＣＰＵはこ
のデータをコントローラ３０内部のＲＡＭの異常検出テ
ーブルに書込んで、操作ボード４０のデイスプレィに表
示する。そしてドライバ４１（４ｉ）をオフにする（６
８）。

ステップ６６においてＭがＭｓｌ　（Ｍｓｉ）以下であ
ると負荷は正常であるとして、負荷異常の表示は行なわ
ずにステップ６８に進み、ドライバ４１（４ｊ）をオフ
する。

負荷５１（５４）の異常検出を上述のように実行すると
ＣＰＵ３は次に、レジスタｊの内容がｎになっている（
負荷５１〜５ｎのすべての異常検出処理を終了している
）か否かをチエツクして（６９ン、ｎになっていない（
終了していない）と、レジスタｉの内容を１大きい数値
（次の負荷指定）番；更新して（７０）、各レジスタ（
Ｖｏｎｌ、Ｖｏｒ＋２　＋Ｍ　ｒ　Ｕ　ｐ　）をクリア
して（７１）、ステップ４３に戻り、次の負荷５２　（
５ｉ）の異常検出処理（４３〜６８．７２）を同様に実
行する。

第３番目以降の負荷５３〜５ｎの負荷電流立上がり時間
の異常も上述の負荷５１＋５２の異常処理と同様に実行
さ第１る。

最後の負荷５ｎの異常検出処理を終了すると、レジスタ
ｊの内容ｉがｎになっているので２ＣＰＵ３は、ステッ
プ６９からメインルーヂン（第３図）に戻る。しかし、
異常があった場合の」二連の表示は、そのまま操作ボー
ド４０のデイスプレィに表示され、オペレータ等が表示
された異常部を修復して、操作ボード４０の異常検出指
示キーを操作すると、これがＣＰＵ３に送信されて、Ｃ
ＰＵ３が、また第４ａ図、第４　ｂ図、第４ｃ図の異常
検出処理を実行する。この実行の最初（第４ａ図の２１
）に、ＲＡＭ１２の異常検出データテーブルがクリアさ
九で、こ九が操イウフボードコン１−〇−ラ３０に報知
されて、コントローラ３０のＣＰＵがコントローラ３Ｑ
内部のＲＡＭの異を検出データテーブルをクリアして、
表示をクリアするので、先の異常検出表示は消滅し、異
常検出処理（第４ａ図、第４ｂ図、第４ｃ図の２２以下
）の進行と共に、まだ異常があると、それがまた新たに
操作ボード４０のデイスプレィに表示される。

なお、異常検出処理（Ｓｌ）を終了し異常がなかったと
きには、ＣＰＵ３は、出力ボートＦＡの出力をＬからＨ
（Ｔｒｉオン）に戻して、操作ボードコントローラ３０
の異常なしを示すデータを送信し、コントローラ３０の
ＣＰＵは操作ボード４０のデイスプレィに異常なしを表
示して操作ボード読取り（７：第３図）に復帰する。

以上の通り、この実施例では、負荷５１〜５ｎのそれぞ
れの断線のみならず、コネクタ６１゜６２の外れ、第１
電源回路１の開放、短絡の異常ならびに負荷５１〜５ｎ
（のいずれか）の機械的な異常による過負荷も検出され
ろ。多くの負荷に対して、１つの電流検出手段（２４，
２Ｂ）を付加し、かつＣＰＵ３に上述（第４ａ回、第４
ｂ図、第４ｃ図）の如き比較的に簡単な異常検出処理ロ
ジックを実行させろことにより、負荷個別の異常の有無
が検出される。

〔発明の効果〕

以上の通り本発明によれば、複数の負荷（５１〜５０）
のそれぞれに個別に異常検知手段を結合する必要はなく
、極く少い電気要素の付加と比較的に簡単な異常検知制
御により、負荷それぞれの異常を個別に検出することが
できろ。

【図面の簡単な説明】

第１図は、本発明の一実施例を示すブロック図である。 第２図は、該実施例中の、負荷異常検出に関連する要素
のいくつかを摘出して示す電気回路図である。 第３図は、第１図に示す実施例の、複写制御動イ１：の
概要を示すフローチャートである。 第４ａ図、第４ｂ図、第４ｃ図は、第１図に示すＣＰＵ
３の、異常検出処理動作を示すブローチャトである。 第５図は負荷電流の立」二かり特性を示す一例である。 Ｉ：第１電ＥＡ回路（１つの電源回路）２Ａ、２１’！
Ｆホール素子および増幅器（電流検出手段）Ｔｒｉニス
イツチングトランジスタ ３：マイクロプロセツサ（異常検出制御手段〕４１〜４
ｎ：１−ライバ（個別の通電手段）５１〜５ｎ：負荷（
複数の負荷） ６１．６２　　：コネクタ

Claims (1)

1. 【特許請求の範囲】 １つの電源回路とその出力端に並列に接続されそれぞれ
   個別の通電手段で選択的に通電される複数の負荷とでな
   る並列負荷回路の、前記電源回路の出力端と前記複数の
   負荷の間の給電線の電流を検出する電流検出手段；およ
   び、 前記個別の通電手段を１つづつオンにして、個別の通電
   手段の１つづつをオンにしたときの電流の立上り時間を
   前記電流検出手段の検出電流に基づいて検出し、該立上
   り時間が所定値以上のとき異常情報を発生する異常検出
   制御手段； を備える並列複数負荷の異常検出装置。