JPH02164267A - インバータ駆動装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】

本発明は、直流電源を交流電源に変換して負荷に供給す
るインバータに設けたスイッチング素子を制御するイン
バータ駆動装置に関するものである。

【従来の技術】

従来より、第５図に示すように、一対のスイッチング素
子Ｑ、、Ｑ２の直列回路を直流電源Ｅの両端間に接続し
、両スイッチング素子Ｑ　１．　Ｑ　２を交互にオン・
オフさせることにより、直流電源Ｅを交流電源に変換す
るようにした他動式のインバータＩＶが提供されている
。一方のスイッチング素子Ｑ２には、蛍光灯のような負
荷Ｒ１とコンデンサＣ２との並列回路に、インダクタン
ス素子りとコンデンサＣＩとの直列回路を直列接続した
負荷回路Ｂが並列接続される。ここに、Ｃ＋＞ＣＺに設
定されている。 この構成では、スイッチング素子Ｑ１がオンのどきには
スイッチング素子Ｑ２をオフとし、このときコンデンサ
Ｃ１への充電電流をインダクタンス素子りを介して負荷
Ｒ１に流す、また、スイッチング素子Ｑ１がオフのとき
にはスイッチング素子Ｑ２をオンとし、このときコンデ
ンサＣ１に蓄積されている電荷を放出してインダクタン
ス素子りを通して負荷Ｒ１に電流を流すのである、この
動作を繰り返すことにより、負荷Ｒ１に交流電流が流れ
るのである。 ところで、両スイッチング素子Ｑ　１．　Ｑ　２は、駆
動装置Ａより出力される一対の駆動信号で制御されて交
互にオン・オフされる。駆動装置Ａは、各スイッチング
素子Ｑ、、Ｑ、にそれぞれ対応した一対の制御信号を発
生する制御信号発生回路３を備え、各制御信号は、第１
の駆動回路１および第２の駆動回路２によって、各スイ
ッチング素子Ｑ、。 Ｑ２への駆動信号に変換される。ここに、第１の駆動回
路１は、第１の駆動用直流電源■、により給電され、第
２の駆動回路２および制御信号発生回路３は、第２の駆
動用直流電源■２により給電される。この構成では、ス
イッチング素子Ｑ、がオンで、スイッチング素子Ｑ２が
オフのときには、第１の駆動用直流電源■１の負極が接
続される端子ＧＮＤ、は、直流電源Ｅの正極と同電位に
なり、スイッチング素子Ｑ１がオフで、スイッチング素
子Ｑ２がオンのときには、端子ＧＮＤ、は直流電源Ｅの
負極と同電位になる。したがって、第１の駆動回路１の
基準電位となる端子ＧＮＤ、は直流電源Ｅの電源電圧と
０ボルトとの間で変化することになる。すなわち、第１
の駆動回路１と制御信号発生回路３との基準電位が異な
るから、レベルシフト回路４を設けることにより第１の
駆動回路１への制御信号のレベルを調節しなければなら
ないのである。第２の駆動用直流電源Ｖ１の負極は、直
流電源Ｅの負極と共通接続されている。 ところで、両スイッチング素子Ｑ、、Ｑ２は直列接続さ
れており、この直列回路が直流電源Ｅの両端間に接続さ
れているから、両スイッチング素子Ｑ　７．　Ｑ　２が
同時にオンになると、スイッチング素子Ｑ、、Ｑ２に過
大な電流が流れて、スイッチング素子Ｑ、、Ｑ２が破壊
されてしまう、そこで、各スイッチング素子Ｑ、、Ｑ２
がオンになる期間の前後に両スイッチング素子Ｑ、、Ｑ
２が同時にオフになるデッドオフタイムを設けている。 すなわち、制御信号発生回路３から出力される両制御信
号は、出力レベルが同時に“Ｌ”になる休止期間を挟ん
で、一方の出力レベルが選択的に“Ｉゼになるように設
定されているのであり、従来は両制御信号の出力レベル
が同時に“Ｌ”になる休止期間が、はぼ一定の時間幅に
設定されていた。

【発明が解決しようとする課題】

上記従来構成では、制御信号発生回路３から出力される
制御信号は、第１の駆動回路１に対してレベルシフト回
路４を通して入力され、第２の駆動回路２に対しては直
接入力される。したがって。 第１の駆動回路１に入力される制御信号は、第２の駆動
回路２に入力される制御信号に対してレベルシフト回路
４を通過する時間だけ遅延されていることになる。その
結果、スイッチング素子Ｑ１の立ち下がりからスイッチ
ング素子Ｑ２の立ち上がりまでのデッドオフタイムは、
スイッチング素子Ｑ２の立ち下がりからスイッチング素
子Ｑ２の立ち上がりまでのデッドオフタイムよりも短く
なる。 つまり、制御信号の休止期間がレベルシフト回路４によ
る遅延時間よりも短いと、スイッチング素子Ｑ、の立ち
下がりからスイッチング素子Ｑ２の立ち上がりまでのデ
ッドオフタイムが負になり、結局は両スイッチング素子
Ｑ、’、Ｑ２が同時にオンになってしまうという問題が
生じるのである。 この現象について、さらに詳しく説明する。レベルシフ
ト回路４は、第６図に示すように、一対のカレントミラ
ー回路８．９と、一対の抵抗ＲｉＲｏとにより構成され
る。すなわち、制御信号発生回路３から第７図＜ａ＞＜
ｃ＞に示すような制御信号が得られ、制御信号発生回路
３の基準電位に対して各制御信号の電位がそれぞれＶ　
ｃ　１　、　Ｖ　（２であるとすれば、抵抗Ｒｉに流れ
る電流Ｉｉｎは、１ｉｎ＝（Ｖｃ＋−Ｖａｔ）／Ｒｉ　
　　−−−■となる。ただし、ＶｌｌＫはトランジスタ
Ｑ、のベース、エミッタ間電圧である。第１のカレント
ミラー回路８を構成するトランジスタＱコ、Ｑ、が１：
１のミラー特性を有しているとすれば、トランジスタＱ
、のコレクタ電流ＩＣ４は、 Ｉｃ、＝Ｉｉｎ　　　−−−■ である。ここに、トランジスタＱ４は、高耐圧であって
、直流電源Ｅの電源電圧以上の耐圧になっている。一方
、第２のカレントミラー回路９は第１の駆動用直流電源
Ｖ１の電源電圧以上であればよく、低耐圧になっている
。第２のカレントミラー回路９への入力電流はＩｃ、で
あるがら、トランジスタＱ５．Ｑ、が１：１のミラー特
性を有しているとすれば、トランジスタＱ６のコレクタ
電流Ｉｃｓは、 ｒｃ、＝Ｉｃ、　　　・・・■ となる、また、第１の駆動回路１の入力インピーダンス
が十分に高ければ抵抗Ｒｏの両端電圧Ｖ８は、 Ｖｓ＝Ｒｏ　Ｘ　Ｉ　ｃ−・・・■ となる。したがって、０〜０式を用いれば、Ｖ＋山（Ｖ
ＣＩ−Ｖａｔ）Ｘ（ＲＯ／Ｒｉ）　　　・・・■が成立
する。このようにして、第１の駆動回路１に対して制御
信号を伝達することができるのである。 さて、上述のようにして第１の駆動回路１に制御信号発
生回路３の出力が伝達されるから、第７図（ｃ）〜＜ｒ
＞に示すように、第１のカレントミラー回路８、第２の
カレントミラー回路９を通ることにより、制御信号に遅
延が生じることになる。第１の駆動回路１および第２の
駆動回路２における信号の遅延時間はほぼ等しいと考え
られるから、結局、両スイッチング素子Ｑ、、Ｑ２の制
御端子への入力はレベルシフト回路４による遅延時間分
の差が生じることになるのである。 いま、第７図（ａ）に示すように、制御信号ＶＣ２の立
ち下がりから制御信号Ｖ　ｃ　１の立ち上がりまでの休
止期間をｔｌ、制御信号Ｖｃ＋の立ち下がりから制御信
号Ｖｃ２の立ち上がりまでの休止期間をｔ２とする。ま
た、制御信号Ｖ　ｃ　、の立ち上がりからスイッチング
素子Ｑ、がオンになるまでの時間をｔＮＩ、制御信号Ｖ
ｃ、の立ち下がりからスイッチング素子Ｑ１がオフにな
るまでの時間をｔＦｌ、制御信号ＶＣ２の立ち上がりか
らスイッチング素子Ｑ２がオンになるまでの時間をｔイ
２、制御信号Ｖｃ２の立ち下がりからスイッチング素子
Ｑ２がオフになるまでの時間をｔＦ２とする。そこで、
スイッチング素子Ｑ２の立ち下がりからスイッチング素
子Ｑ１の立ち上がりまでの間のデッドオフタイムＴ１と
、スイッチング素子Ｑ１の立ち下がりからスイッチング
素子Ｑ２の立ち上がりまでの間のデッドオフタイムＴ２
とを求めると、第７図（ａＨｂ）（ｅ）（Ｉ？）を比較
すれば明らかなように、次の関係が得られる。 Ｔ　＋　＝ｔ　ｌ＋　ｔ　Ｎ　ｌ　　ｊ　ｐ　２＞　ｊ
　＋　　　・・・■（’、’ｔ□＞ｔｐｚ） Ｔ２＝ｔ　２＋ｔイ２　　ｊ　ｖ　ｌ＜　ｔ　２　　　
・・・■（’、’　ｔ　１２＜　ｔ　Ｆｌ） すなわち、１．＝１２とすれば、デッドオフタイムはＴ
、＞Ｔ２となる。また、周囲温度の変化の程度や、カレ
ントミラー回路８．９の特性にばらつきの程度によって
ｊｐｌがさらに大きくなると、ｔＦｌ　　ｔ−ｘ＞ｔｚ
　　　−■ になることがあり、０式の条件では、０式におけるＴ２
が負になるから、デッドオフタイムがなくなることにな
る。つまり、スイッチング素子Ｑがオフにならないうち
に、スイッチング素子Ｑ２がオンになり、瞬時に大電流
が流れて両スイッチング素子Ｑ、、Ｑ２に過大なストレ
スがかかり、破壊されるのである。 本発明は上記問題点の解決を目的とするものであり、各
スイッチング素子がオンになる期間の前後に設けたデッ
ドオフタイムがほぼ等しい時間幅を持つように補正する
補正回路を設けることにより、両スイッチング素子が同
時にオンになることを防止し、過大なストレスがかかっ
たり破壊されたりすることを防止するインバータ駆動回
路を提供しようとするものである。

【課題を解決するための手段】

本発明では、上記目的を達成するために、一対のスイッ
チング素子を直列接続したインバータを駆動する駆動装
置として、各スイッチング素子にそれぞれ対応した一対
の制御信号を発生する制御信号発生回路と、各制御信号
をそれぞれ対応する各スイッチング素子への駆動信号に
変換する第１の駆動回路および第２の駆動回路と、第１
の駆動回路の電源となる第１の駆動用直流電源と、制御
信号発生回路および第２の駆動回路の電源となる第２の
駆動用直流電源と、第１の駆動回路に入力される制御信
号を第２の駆動用直流電源の基準電圧に対応させるレベ
ルシフト回路とを設け、上記両駆動信号に、両スイッチ
ング素子を同時にオフにするデッドオフタイムを設け、
各スイッチング素子がそれぞれオンになる期間の前後の
デッドオフタイムがほぼ同じ時間幅になるように補正す
る補正回路を設けているのである。

【作用】

上記構成によれば、従来のように制御信号発生回路から
出力される制御信号の休止期間をほぼ一定にするのでは
なく、スイッチング素子のデッドオフタイムをほぼ一定
にするように補正回路を設けているから、インバータを
構成する両スイッチング素子が同時にオンになることが
防止でき、その結果、スイッチング素子に過大なストレ
スがかかることによる破壊が防止できるのである。

【実施例１】 第１図に本発明の実施例の回路図を示す。レベルシフト
回路４、インバータ■■、負荷回路Ｂは第５図および第
６図を用いて説明した従来構成と同等であって、同じ動
作をする。ここに、インバータＩＶの両スイッチング素
子Ｑ、、Ｑ２としては、パワーＭＯ３ＦＥＴが用いられ
ている。 第１の駆動回路１および第２の駆動回Ｒ２は、同じ構成
を有しているので、第１の駆動回路１についてのみ説明
する、なお、添字が一桁の場合にはｒ２．に置き換え、
添字が二桁の場合には左の数字を「２」に置き換えるよ
うにすれば、第２の駆動回路２になるようにしである。 第１の駆動回路１は、抵抗Ｒ１１１Ｒ１２，Ｒ＋３、コ
ンプリメンタリ接続された一対のトランジスタＱ　＋　
２１　Ｑ　＋　３、トランジスタＱ　＋　＋、反転回路
ＩＮｚを備え、駆動用直流電源■１により給電されてい
る。第１の駆動回路１は、入力信号を反転回路ＩＮ、で
反転した後、トランジスタＱ　目ＩＱ　＋　２１Ｑ　Ｉ
　Ｔｈを・介して、スイッチング素子Ｑ１を制御する。 すなわち、レベルシフト回路４の出力レベル■１が“Ｈ
゛であると、反転回路ＩＮ、、の出力レベルは°゛Ｌ′
′になるから、トランジスタＱ　＋　＋がオフになりコ
レクタ電位が上昇して、トランジスタＱ　＋　２はオン
、トランジスタＱ　＋　３はオフになり、スイッチング
素子Ｑ、のゲートへの入力レベルが“Ｈ゛′になり、ス
イッチング素子Ｑ、がオンになる。一方、レベルシフト
回路４の出力レベル■Ｒが“Ｌ”であると、トランジス
タＱ、がオンになり、トランジスタＱ　ｌ　２はオフ、
トランジスタＱ　Ｉ　３はオンになり、スイッチング素
子Ｑ、はオフになる。このように、レベルシフト回路４
の出力レベルＶ真が“Ｈ”ではスイッチング素子Ｑ、が
オン、“Ｌ”ではオフになるのである。 第２の駆動回路２についても同様であって、入力レベル
が゛Ｈ゛でスイッチング素子Ｑ２がオン、入力レベルが
Ｌ″″でスイッチング素子Ｑ２がオフになる。 第１の駆動回ｌｌ＋８１および第２の駆動回路２には、
制御信号発生回路３の出力が入力されているのであって
、制御信号発生回路３は、発振回路５と補正回路６とに
より構成されている。発振回路５は、タイマ用集積回路
（たとえば、ＮＥＣＩμＰＣｌ５５５）の周辺に、抵抗
Ｒ＋　、　Ｒ２、Ｒ３、コンデンサＣｉ　、　Ｃ＝、ダ
イオードＤ、、Ｄ２を設けて構成された無安定マルチバ
イブレータであって、時定数は、抵抗ＲＩ、　Ｒ２、コ
ンデンサＣ３により設定される。 すなわち、コンデンサＣ３は、抵抗Ｒ１を介して充電さ
れ、抵抗Ｒ２を介して放電されるのである。 ここに、抵抗Ｒ＋　、　Ｒ２が等しい抵抗値を有してい
ると、発振回路５からは、第２図６）に示すように、デ
ユーティ比が５０％の矩形波出力Ｖｓが出力される。コ
ンデンサＣ１は０．０１μＦ程度であってバイパス用で
あり、抵抗Ｒ１はプルダウン抵抗である。 補正回路６は、反転回路ＩＮ、、一対の遅延回路７ａ、
７ｂ、２つの論理積回路ＡＮＤ１．ＡＮＤ２（たとえば
、ＮＥＣ製μＰＣ４０８１）により構成される。遅延回
路７ａ（７ｂ）は、抵抗Ｒ、（Ｒａ　）とコンデンサＣ
５（Ｃａ）よりなる積分回路と、反転回路ＩＮｚ（ＩＮ
ｉ＞により構成され、抵抗ＲｓとコンデンサＣ５と、反
転回路ＩＮ、の入力の閾値とにより決定される時間だけ
入力が遅延されることになる。ここに、抵抗Ｒ６とコン
デンサＣ５とで決定される時定数は、抵抗Ｒ６とコンデ
ンサＣ６とで決定される時定数よりも小さく設定されて
いる。一方の遅延回路７ａは反転回路ＩＮ＋を介して信
号が入力される。反転回路ＩＮ、〜Ｉ　Ｎ　３には、た
とえば、ＮＥＣ製μＰＣ４０４９を用いればよい。 方の論理積回路Ａ　Ｎ　Ｄ　＋は、遅延回路７ａの出力
と、発振回路４の出力との論理積を出力し、他方の論理
積回路ＡＮＤ２は、遅延回路７ｂの出力と、反転口＆’
８　Ｉ　Ｎ　＋の出力との論理積を出力する。各論理積
回路ＡＮＤＩ、ＡＮＤ２の出力がそれぞれ制御信号発生
回路３の２つの出力となるのである。 一方の論Ｆｌ！積回路Ａ　Ｎ　Ｄ　＋の出力Ｖ　ｃ　１
は、第２図（ｅ）に示すように、発振回路４の出力信号
Ｖｓの立ち上がりから遅延回路７ａの遅延時間ｔ、たけ
遅れて立ち上がり、発振回路４の出力信号Ｖｓの立ち下
がりと同時に立ち下がる。また、他方の論理積回路ＡＮ
Ｄ２の出力■Ｃ２は、第２図（ｆ）に示すように、発振
回路４の出力信号Ｖｓの立ち下がりから遅延回路７ｂの
遅延時間ｔ２だけ遅れて立ち上がり、発振回路４の出力
信号Ｖｓの立ち上がりと同時に立ち下がるのである。こ
こに、ｔ、〈ｔ２に設定されている。また、補正回路６
の各部の信号を第２図（ｂ）〜（ｄ）に示す。 以上の構成により、制御信号発生回路３から出力される
制御信号Ｖｃ＋、Ｖｃ２は、制御信号Ｖｃ２の立ち下が
りから制御信号Ｖｃ、の立ち上がりまでは、時間１＋の
体止期間となり、制御信号Ｖｃの立ち下がりから制御信
号Ｖ　ｃ　ｚの立ち上がりまでは、時間ｔ２の休止期間
となるのである。したがって、制御信号Ｖ　ｃ　＋の立
ち上がりからスイッチング素子Ｑ１がオンになるまでの
時間をｔ□、制御信号Ｖｃ、の立ち下がりからスイッチ
ング素子Ｑ１がオフになるまでの時間をｔＦＩ、制御信
号Ｖ　ｃ　２の立ち上がりからスイッチング素子Ｑ２が
オンになるまでの時間をｔｌ２、制御信号Ｖｃｚの立ち
下がりからスイッチング素子Ｑ２がオフになるまでの時
間をｔＦ２とすれば、「発明が解決しようとする課題」
の項で００式を用いて説明したように、スイッチング素
子Ｑ２の立ち下がりからスイッチング素子Ｑ、の立ち上
がりまでの間のデッドオフタイムＴ１と、スイッチング
素子Ｑ１の立ち下がりからスイッチング素子Ｑ２の立ち
上がりまでの間のデッドオフタイムＴ２とは、次式の関
係になる。 Ｔ＋＝ｔ、＋ｔ□−ｔＦ２ Ｔ２＝　ｔ　２＋　ｔＮｔ　　ｊ　ｐ ここに、ｔ□＞　ｔ　−２，ｔ　ｓ２＜　ｔ　Ｆｌであ
るから、ｔ＜　ｔ　２という関係で、ｔｌとｔ２とを適
宜調節すれば、Ｔ　＋　＝　７２という関係に設定でき
ることになる。 すなわち、レベルシフト回路４による遅延時間分（ｔ□
−ｔｒ２、あるいはｔｍ＋　　ｔｐ２）だけ制御信号発
生回路３の再出力の休止期間に差を設けることによって
、スイッチング素子Ｑ　＋　、　Ｑ　ｔのデッドオフタ
イムをほぼ一定にすることができるわけである。このよ
うにして、スイッチング素子Ｑ、、Ｑ２が同時にオンと
なる状態を防止することができ、スイッチング素子Ｑ、
、Ｑ２のストレスの増大を防止できるのである。この構
成では、スイッチング素子Ｑ、のオン時間はスイッチン
グ素子Ｑ２のオン時間に比較して、時ｒｉ３１１（ｔ、
ｔ＋）だけ長くなるが、各スイッチング素子Ｑ、、Ｑ２
のオン時間は、１．−ｔｌに比較すれば十分に長いので
、実効上では問題にならない。 ところで、第１図に示しているような誘導性の負荷回路
Ｂであると、第８図に示すように、スイッチング素子Ｑ
、、Ｑ２のオフ後に、スイッチング素子Ｑ、、Ｑ２の寄
生ダイオードを通してフライホイール電流Ｉ０が流れ、
その後にインダクタンス素子し、コンデンサＣ２、負荷
Ｒ１で決定される共振電流■９が流れることになる。こ
のようなフライホイール電流ｌｌ１ｌが発生する場合に
ついて、従来構成での各部の動作を考察すると、第９図
のようになると考えられる。第９図（ａ）（ｂ）はスイ
ッチング素子Ｑ２の電圧波形ＶＱ２と電流波形ＩＱ２、
第９図（ｃｌ）（ｅ）はスイッチング素子Ｑ、の電圧波
形■９と電流波形ＩＱＩである。また、第９図（ｃ）（
ｆ）は、それぞれスイッチング素子Ｑ　２　、　Ｑ　１
への駆動信号ＶＯ２，ＶＯＩである。第９図（ｅ）に示
すように、スイッチング素子Ｑ２のオフ後には、フライ
ホイール電流ＩＯ＋がスイッチング素子Ｑ１の寄生ダイ
オードを通して流れる。スイッチング素子、Ｑ２の立ち
下がりからスイッチング素子Ｑ１の立ち上がりまでのデ
ッドオフタイムＴ、がフライホイール電流Ｉｏ＋の流れ
る時間ｔ、よりも長くなるとすると、フライホイール電
流■。１が流れた後、時間ｔ、の間はスイッチング素子
Ｑ、がオフになっているから、共振電流■。、を流すこ
とができず、スイッチング素子Ｑ２の寄生ダイオードを
通してフライホイール電流１０２が流れることになる。 このようなフライホイール電流Ｉｏｚが流れると、スイ
ッチング素子Ｑ２の寄生ダイオードの逆回復時間分だけ
、直流電源Ｅ−スイッチング素子Ｑ、−スイッチング素
子Ｑ２の寄生ダイオードという経路で電流が流れ、結局
は両スイッチング素子Ｑ、に大きなストレスがかかるこ
とになる。 しかしながら、本発明構成によれば、スイッチング素子
Ｑ、、Ｑ２のデッドオフタイムを、補正回路６の時定数
を調節することによって、適宜調節できるから、上述し
たような問題を容易に解消することができ、フライホイ
ール電流に起因したスイッチング素子Ｑ、、Ｑ２へのス
トレスを防止することができるのである。 さらに、従来構成のように、スイッチング素子Ｑ２のオ
フ後に、スイッチング素子Ｑ１のオンまでに、フライホ
イール電流Ｉ０２が流れると、スイッチング素子Ｑ、の
オン時における電流変化が大きくなり（ｄ　ｉ　／ｄ　
ｔが大きくなり）、ＭＯＳＦＥＴであるスイッチング素
子Ｑ２の寄生トランジスタがオンになり、これによって
も両スイッチング素子Ｑ　１．　Ｑ　２が同時にオンと
なって破壊につながるという問題もあるが、本発明構成
では、上述したように、スイッチング素子Ｑ２のオフ後
にスイッチング素子Ｑ１のオンまでの間にフライホイー
ル電流ＩＯ２が流れないように、デッドオフタイムが設
定できるから、このような問題も容易に解決できるので
ある。

【実施例２】 本実施例では、第３図に示すように、従来の制御信号発
生回路と同等構成の発振回路５と、第２の駆動回路２へ
の信号のみを遅延する補正回路６とにより制御信号発生
回路３を構成している。すなわち、発振回路５は、ＮＥ
Ｃ製のμＰＣ４９４のようなスイッチングレギュレータ
用の集積回路を用いて構成され、２出力Ｖ　ｓ　、　、
　Ｖ　ｓ　２が得られるようになっている。再出力Ｖ　
ｓ　＋　、　Ｖ　Ｓ　２は、第４図（、）（ｂ）のよう
に、はぼ等しい休止期間ｔｔ２′を有している。補正回
路６は、すなわち遅延回路であって、反転回路Ｉ　Ｎ、
、Ｉ　Ｎ、、抵抗Ｒ７、コンデンサＣ７により構成され
ている。したがって、抵抗Ｒ７とコンデンサＣ７とによ
り決定される時定数により遅延時間を調節することがで
きる。 この遅延時間を、レベルシフト回路４による遅延時間と
等しく設定しておけば、スイッチング素子Ｑ、、Ｑ２の
デッドオフタイムをほぼ等しく設定することができるの
である。 したがって、補正回路６による立ち上がりの遅延時間を
Ｔ　Ｎ　、立ち下がりの遅延時間をＴ、とするとき、レ
ベルシフト回路４の立ち上がりの遅延時間をＴ、にほぼ
等しく設定し、立ち下がりの遅延時間をＴ、にほぼ等し
く設定しておけば、スイッチング素子Ｑ　３．　Ｑ　２
のデッドオフタイムをほぼ一定にすることができるので
ある。また、この構成の場合、スイッチング素子Ｑ、、
Ｑ２のオン時間もほぼ等しくすることができる。

【発明の効果】

本発明は上述のように、一対のスイッチング素子を直列
接続したインバータを駆動する駆動装置として、各スイ
ッチング素子にそれぞれ対応した一対の制御信号を発生
する制御信号発生回路と、各制御信号をそれぞれ対応す
る各スイッチング素子への駆動信号に変換する第１の駆
動回路および第２の駆動回路と、第１の駆動回路の電源
となる第１の制御用直流電源と、制御信号発生回路およ
び第２の駆動回路の電源となる第２の制御用直流電源と
、第１の駆動回路に入力される制御信号を第２の制御用
直流電源の基準電圧に対応させるレベルシフト回路とを
設け、上記両駆動信号に、両スイッチング素子を同時に
オフにするデッドオフタイムを設け、各スイッチング素
子がそれぞれオンになる期間の前後のデッドオフタイム
がほぼ同じ時間幅になるように補正する補正回路を設け
ているものであり、従来のように制御信号発生回路から
出力される制御信号の休止期間をほぼ一定にするのでは
なく、スイッチング素子のデッドオフタイムをほぼ一定
にするように補正回路を設けているから、インバータを
構成する両スイッチング素子が同時にオンになることが
防止でき、その結果、スイッチング素子に過大なストレ
スがかかることによる破壊が防止できるという利点を有
するのである。

【図面の簡単な説明】

第１図は本発明の実施例１の回路図、第２図は同上の動
作説明図、第３図は本発明の実施例２の制御信号発生回
路の回路図、第４図は同上の動作説明図、第５図は従来
例を示す要部回路図、第６図は同上においてレベルシフ
ト回路の具体構成を示す回路図、第７図は同上の動作説
明図、第８図および第９図は同上におけるスイッチング
素子の動作を示す動作説明図である。 １・・・第１の駆動回路、２・・・第２の駆動回路、３
・・・制御信号発生回路、４・・・レベルシフト回路、
６・・・補正回路、Ａ・・・駆動装置、Ｂ・・・負荷回
路、Ｅ・・・直流電源、ＩＶ・・・インバータ、Ｑ、、
Ｑ２・・・スイッチング素子、Ｔ　＋　、　Ｔ　２・・
・デッドオフタイム、■１・・・第１の駆動用直流電源
、Ｖ２・・・第２の駆動用直流電源、Ｖｃ、、Ｖｃ２−
・・制御信号、Ｖｏ、、Ｖｏ２・・・駆動信号。 代理人　弁理士　石　１）長　七 第３Ｉ２１１ 第６図

Claims (1)

【特許請求の範囲】
1. （１）一対のスイッチング素子の直列回路を直流電源の
   両端間に接続し、両スイッチング素子を駆動装置より出
   力される駆動信号により交互にオン・オフすることによ
   り上記直流電源を交流電源に変換して負荷回路に供給す
   るインバータにおいて、上記駆動装置は、各スイッチン
   グ素子にそれぞれ対応した一対の制御信号を発生する制
   御信号発生回路と、各制御信号をそれぞれ対応する各ス
   イッチング素子への駆動信号に変換する第１の駆動回路
   および第２の駆動回路と、第１の駆動回路の電源となる
   第１の駆動用直流電源と、制御信号発生回路および第２
   の駆動回路の電源となる第２の駆動用直流電源と、第１
   の駆動回路に入力される制御信号を第２の駆動用直流電
   源の基準電圧に対応させるレベルシフト回路とを備え、
   上記両駆動信号には、両スイッチング素子を同時にオフ
   にするデッドオフタイムが設けられていて、各スイッチ
   ング素子がそれぞれオンになる期間の前後のデッドオフ
   タイムがほぼ同じ時間幅になるように補正する補正回路
   を備えて成ることを特徴とするインバータ駆動装置。