JPH02165195A - 表示位置自動調整方式 - Google Patents
表示位置自動調整方式Info
- Publication number
- JPH02165195A JPH02165195A JP63320821A JP32082188A JPH02165195A JP H02165195 A JPH02165195 A JP H02165195A JP 63320821 A JP63320821 A JP 63320821A JP 32082188 A JP32082188 A JP 32082188A JP H02165195 A JPH02165195 A JP H02165195A
- Authority
- JP
- Japan
- Prior art keywords
- display position
- display
- value
- signal
- position storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title description 9
- 238000010586 diagram Methods 0.000 description 17
- 230000000694 effects Effects 0.000 description 2
- 101150097247 CRT1 gene Proteins 0.000 description 1
- 235000013405 beer Nutrition 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
パーソナル・コンピュータ等に接続されたＣＲＴコント
ローラにビデオ・アダプタを接続し、ビデオ・アダプタ
を設けることにより、ＣＲＴデイスプレィの代わりにフ
ラット・ディスプレイを使用できるように構成された表
示システムにおいて、表示位置を補正する手段として手
操作が必要であると言う従来の技術の問題点を解決する
ために、ビデオ・アダプタに、水平同期信号からビデオ
信号の発生までの時間を計数する計数手段、当該計数手
段の値を記憶する表示位置記憶手段、表示位置記憶手段
の値と計数手段の値とを比較する比較回路等を設け、こ
れにより、表示位置補正のための手操作を無くするよう
にしたものである。
ローラにビデオ・アダプタを接続し、ビデオ・アダプタ
を設けることにより、ＣＲＴデイスプレィの代わりにフ
ラット・ディスプレイを使用できるように構成された表
示システムにおいて、表示位置を補正する手段として手
操作が必要であると言う従来の技術の問題点を解決する
ために、ビデオ・アダプタに、水平同期信号からビデオ
信号の発生までの時間を計数する計数手段、当該計数手
段の値を記憶する表示位置記憶手段、表示位置記憶手段
の値と計数手段の値とを比較する比較回路等を設け、こ
れにより、表示位置補正のための手操作を無くするよう
にしたものである。
本発明は、ＣＲＴコントローラにビデオ・アダプタを接
続し、ビデオ・アダプタを設けることにより、ＣＲＴデ
イスプレィの代わりにフラット・ディスプレイを使用で
きるようになった表示システムにおいて、フラット・デ
ィスプレイにおける画像の表示開始位置を自動的に調整
できるようにしたものである。
続し、ビデオ・アダプタを設けることにより、ＣＲＴデ
イスプレィの代わりにフラット・ディスプレイを使用で
きるようになった表示システムにおいて、フラット・デ
ィスプレイにおける画像の表示開始位置を自動的に調整
できるようにしたものである。
第７図はＣＲＴ接続のパーソナル・コンピュータの概要
を示す図である。同図において、１は中央処理装置、２
はメモリ、３はＣＲＴコントローラ、４はＣＲＴ、＊Ｈ
□、は負論理の水平同期信号、＊Ｖｓｙｎｃは負論理の
垂直同期信号をそれぞれ示している。
を示す図である。同図において、１は中央処理装置、２
はメモリ、３はＣＲＴコントローラ、４はＣＲＴ、＊Ｈ
□、は負論理の水平同期信号、＊Ｖｓｙｎｃは負論理の
垂直同期信号をそれぞれ示している。
中央処理装置１がＣＲＴコントローラ３に対してデータ
の表示を指示すると、ＣＲＴコントローラ３は同期信号
（＊Ｈｓｙｎｃ及び＊Ｖｉｙｎｃ）とビデオ信号をＣＲ
Ｔ４に送出する。
の表示を指示すると、ＣＲＴコントローラ３は同期信号
（＊Ｈｓｙｎｃ及び＊Ｖｉｙｎｃ）とビデオ信号をＣＲ
Ｔ４に送出する。
ところで、パーソナル・コンピュータ等の机上卓（デス
ク・トップ型）コンピュータの表示装置にＣＲＴを使用
していたユーザが省スペース等の目的でＣＲＴの代わり
にフラッドデイスプレィを使用する場合、一般にはビデ
オ・アダプタと呼ばれるボードを本体とフラット・ディ
スプレイの間に入れる。第８図はフラット・ディスプレ
イ接続のパーソナル・コンピュータの概要を示す図であ
る。同図において、５はビデオ・アダプタ、６はフラッ
ト・ディスプレイをそれぞれ示している。
ク・トップ型）コンピュータの表示装置にＣＲＴを使用
していたユーザが省スペース等の目的でＣＲＴの代わり
にフラッドデイスプレィを使用する場合、一般にはビデ
オ・アダプタと呼ばれるボードを本体とフラット・ディ
スプレイの間に入れる。第８図はフラット・ディスプレ
イ接続のパーソナル・コンピュータの概要を示す図であ
る。同図において、５はビデオ・アダプタ、６はフラッ
ト・ディスプレイをそれぞれ示している。
ビデオ・アダプタ５は、ＣＲＴコントローラ３から出力
される＊Ｈ□ＴＩＣ＋ ｍＶｇ、い。及びビデオ信号
を受は取り、同期信号、ビデオ信号及びシフト・クロッ
クをフラット・ディスプレイ６に送る。
される＊Ｈ□ＴＩＣ＋ ｍＶｇ、い。及びビデオ信号
を受は取り、同期信号、ビデオ信号及びシフト・クロッ
クをフラット・ディスプレイ６に送る。
フラット・ディスプレイとは、液晶デイスプレィやプラ
ズマ・デイスプレィなどを含む概念である。
ズマ・デイスプレィなどを含む概念である。
第８図に示す表示システムでは、フラット・ディスプレ
イ６で必要なりロック信号はビデオ・アダプタ５で作成
されるが、表示開始位置の割出しについても同様に正確
に割出す必要がある。それが正確に出せないときは手で
補正（位置調整）してやる必要がある。
イ６で必要なりロック信号はビデオ・アダプタ５で作成
されるが、表示開始位置の割出しについても同様に正確
に割出す必要がある。それが正確に出せないときは手で
補正（位置調整）してやる必要がある。
水平同期信号とビデオ信号の位置関係は一定の定められ
た数値になっているが、ＣＲＴコントローラの素子等の
バラツキ等で変動するので、本体毎に異なっている。
た数値になっているが、ＣＲＴコントローラの素子等の
バラツキ等で変動するので、本体毎に異なっている。
これをそのままデイスプレィに表示させると、水平表示
位置が数ドツト左右にずれることがある。
位置が数ドツト左右にずれることがある。
そこで、表示位置を正常な位置に持って行くことが必要
になる。第９図は従来のビデオ・アダプタの例を示すブ
ロック図である。同図において、７は発振器、８は位相
制御回路、９は表示位置調整回路、１０は調整用スイッ
チ、１１はラッチ回路、１２はＡＮＤゲートをそれぞれ
示している。
になる。第９図は従来のビデオ・アダプタの例を示すブ
ロック図である。同図において、７は発振器、８は位相
制御回路、９は表示位置調整回路、１０は調整用スイッ
チ、１１はラッチ回路、１２はＡＮＤゲートをそれぞれ
示している。
発振器７は■ＣＯと呼ばれるものであり、発振器７と位
相制御回路８とでＰＬＬを構成している。
相制御回路８とでＰＬＬを構成している。
位相制御回路８には”ＨＭｙｎＣが入力される。また、
表示位置調整回路９には＊Ｈｍｙｎｃと＊Ｖｓｙイ。と
が入力され、表示位置調整回路９からはフラット・ディ
スプレイへの同期信号及びＤＳＰＥＮ信号（デイスプレ
ィ・エネーブル信号）が出力される。
表示位置調整回路９には＊Ｈｍｙｎｃと＊Ｖｓｙイ。と
が入力され、表示位置調整回路９からはフラット・ディ
スプレイへの同期信号及びＤＳＰＥＮ信号（デイスプレ
ィ・エネーブル信号）が出力される。
表示位置調整回路９には調整用スイッチ１０が付加され
ており、調整用スイッチ１０を操作することにより、”
）Ｉｓｙａｃの立上りからＤＳＰＥＮ信号の立上り迄の
時間を調整する。なお、表示位置調整回路９の中には、
図示しないが、シフト回路やマルチプレクサ等が存在す
る。ラッチ回路１１は、反転ビデオ信号（＊Ｖｉｄｅｏ
）を発振器７から出力されるドツト・クロックに同期し
て取り込み、フラット・ディスプレイ６にビデオ信号を
送出する。ＡＮＤゲー）１２には、ドツト・クロックと
ＤＳＰＥＮ信号が入力される。ＡＮＤゲート１２の出力
がシフト・クロック５ＣＬＫとなる。
ており、調整用スイッチ１０を操作することにより、”
）Ｉｓｙａｃの立上りからＤＳＰＥＮ信号の立上り迄の
時間を調整する。なお、表示位置調整回路９の中には、
図示しないが、シフト回路やマルチプレクサ等が存在す
る。ラッチ回路１１は、反転ビデオ信号（＊Ｖｉｄｅｏ
）を発振器７から出力されるドツト・クロックに同期し
て取り込み、フラット・ディスプレイ６にビデオ信号を
送出する。ＡＮＤゲー）１２には、ドツト・クロックと
ＤＳＰＥＮ信号が入力される。ＡＮＤゲート１２の出力
がシフト・クロック５ＣＬＫとなる。
また、表示位置を正常な位置に持って行く方法としては
、例えば特開昭６２−２３９１９０号公報に記載された
方法が知られている。この方法は、ビデオ・アダプタに
マイクロプロセッサを搭載して、パーソナル・コンピュ
ータのＶ ｍＶｎｃ＊ Ｈ％ＹｎＣ信号と、独自にマ
イクロプロセッサが指定したカウンタ・アップ情報を比
較し、正しく指定出来たか否かを読み出せるようにじて
、再度カウンタへ指定パラメータをセットする方法であ
る。
、例えば特開昭６２−２３９１９０号公報に記載された
方法が知られている。この方法は、ビデオ・アダプタに
マイクロプロセッサを搭載して、パーソナル・コンピュ
ータのＶ ｍＶｎｃ＊ Ｈ％ＹｎＣ信号と、独自にマ
イクロプロセッサが指定したカウンタ・アップ情報を比
較し、正しく指定出来たか否かを読み出せるようにじて
、再度カウンタへ指定パラメータをセットする方法であ
る。
第９図のようなビデオ・アダプタを使用した表示システ
ムでは、表示画面上の表示開始位置を調整するために、
操作者が表示画面を見ながら調整用スイッチを操作する
必要があり、表示開始位置の調整が煩雑であると言う欠
点が存在した。
ムでは、表示画面上の表示開始位置を調整するために、
操作者が表示画面を見ながら調整用スイッチを操作する
必要があり、表示開始位置の調整が煩雑であると言う欠
点が存在した。
特開昭６２−２３９１９０号公報の方法は、多くのパー
ソナル・コンピュータに対応できる利点がある反面、マ
イクロプロセッサを使用することによるコスト・アップ
を招くことになり、また、画面の左側に表示しないよう
な画面があると、左詰めで表示されて余白が見えなくな
ると言う欠点を持つ。
ソナル・コンピュータに対応できる利点がある反面、マ
イクロプロセッサを使用することによるコスト・アップ
を招くことになり、また、画面の左側に表示しないよう
な画面があると、左詰めで表示されて余白が見えなくな
ると言う欠点を持つ。
本発明は、この点に漏みて創作されたものであって、Ｃ
ＲＴコントローラにビデオ・アダプタを接続しビデオ・
アダプタにフラット・ディスプレイを接続した表示シス
テムにおいて、表示画面上の表示開始位置を少ないハー
ドウェアで以て自動的に調整できるようにすることを目
的としている。
ＲＴコントローラにビデオ・アダプタを接続しビデオ・
アダプタにフラット・ディスプレイを接続した表示シス
テムにおいて、表示画面上の表示開始位置を少ないハー
ドウェアで以て自動的に調整できるようにすることを目
的としている。
第１図は本発明の原理説明図である。本発明は、ＣＲＴ
コントローラと、ビデオ・アダプタと、フラット・ディ
スプレイとを有する表示システムを前提としている。Ｃ
ＲＴコントローラは、水平同期信号、垂直同期信号及び
ビデオ信号を出力する。
コントローラと、ビデオ・アダプタと、フラット・ディ
スプレイとを有する表示システムを前提としている。Ｃ
ＲＴコントローラは、水平同期信号、垂直同期信号及び
ビデオ信号を出力する。
ビデオ・アダプタは、ＣＲＴコントローラから出力され
る水平同期信号、垂直同期信号及びビデオ信号を受信し
て、同期信号、ビデオ信号及びシフト・クロックをフラ
ット・ディスプレイに対して送出する。
る水平同期信号、垂直同期信号及びビデオ信号を受信し
て、同期信号、ビデオ信号及びシフト・クロックをフラ
ット・ディスプレイに対して送出する。
ビデオ・アダプタは、計数手段と、表示位置記憶手段と
、書替手段と、シフト・クロック生成手段とを有してい
る。計数手段は、水平同期信号が変化してからビデオ信
号が出てくる迄の時間を計数する。表示位置記憶手段は
、水平同期信号が変化してからビデオ信号が出てくる迄
の時間を記憶する。書替手段は、計数手段の値と表示位
置記憶手段の値を比較し、計数手段の方が小さければ、
計数手段の値を表示位置記憶手段に書き込むための制御
を行う。シフト・クロック生成手段は、水平同期信号が
変化してから、表示位置記憶手段の値によって定まる時
間の経過後に、シフト・クロック列を出力する。
、書替手段と、シフト・クロック生成手段とを有してい
る。計数手段は、水平同期信号が変化してからビデオ信
号が出てくる迄の時間を計数する。表示位置記憶手段は
、水平同期信号が変化してからビデオ信号が出てくる迄
の時間を記憶する。書替手段は、計数手段の値と表示位
置記憶手段の値を比較し、計数手段の方が小さければ、
計数手段の値を表示位置記憶手段に書き込むための制御
を行う。シフト・クロック生成手段は、水平同期信号が
変化してから、表示位置記憶手段の値によって定まる時
間の経過後に、シフト・クロック列を出力する。
〔実施例〕
第２図は本発明のビデオ・アダプタの構成例を示す図で
ある。同図において、１３は自動調整回路を示す。
ある。同図において、１３は自動調整回路を示す。
自動調整回路１３は、”Ｈｓｙａｃの立上りから＊Ｖｉ
ｄｅｏが検出されるまでのドツト・クロック数を計数し
、今まで計数したドツト・クロック数の内の最小値を表
示位置調整回路９に出力する。この最小ドツト・クロッ
ク数に等価な時間をＴ□８とすると、表示位置調整回路
９は、＄Ｈｇｙｎｃの立上りからＴ Ｍ Ｉ Ｎ時間後
にＤＳＰＥＮを１にする。
ｄｅｏが検出されるまでのドツト・クロック数を計数し
、今まで計数したドツト・クロック数の内の最小値を表
示位置調整回路９に出力する。この最小ドツト・クロッ
ク数に等価な時間をＴ□８とすると、表示位置調整回路
９は、＄Ｈｇｙｎｃの立上りからＴ Ｍ Ｉ Ｎ時間後
にＤＳＰＥＮを１にする。
第３図は本発明によるドツト・クロックの生成を説明す
る図である。”Ｈｓｙｎｃの立上りから本Ｖｉｄｅｏの
立下りまでの時間Ｔが今までの中で最小であると、＊Ｈ
□、の立上りからＴ時間後にシフト・クロック５ＣＬＫ
が生成される。
る図である。”Ｈｓｙｎｃの立上りから本Ｖｉｄｅｏの
立下りまでの時間Ｔが今までの中で最小であると、＊Ｈ
□、の立上りからＴ時間後にシフト・クロック５ＣＬＫ
が生成される。
第４図は本発明の自動調整回路の構成例のブロック図で
ある。同図において、１４はフリップ・フロップ、１５
−１と１５−２はカウンタ要素、１６−１と１６−２は
比較回路要素、１７−１と１７−２は表示位置記憶レジ
スタ要素、１８はＭＩＮ保持レジスタ、１９はＡＮＤゲ
ート、２０はドライバをそれぞれ示している。
ある。同図において、１４はフリップ・フロップ、１５
−１と１５−２はカウンタ要素、１６−１と１６−２は
比較回路要素、１７−１と１７−２は表示位置記憶レジ
スタ要素、１８はＭＩＮ保持レジスタ、１９はＡＮＤゲ
ート、２０はドライバをそれぞれ示している。
表示位置調整回路９を除く符号１４ないし２０の部分は
全て自動調整回路１３の中に存在する。
全て自動調整回路１３の中に存在する。
フリップ・フロップ１４は、Ｈ５ｙｎｃ信号の立上りで
初期化されて１を出力する。フリップ・フロップ１４に
はクロックとしてドツト・クロックが印加され、入力と
して＊Ｖｉｄｅｏが印加されている。
初期化されて１を出力する。フリップ・フロップ１４に
はクロックとしてドツト・クロックが印加され、入力と
して＊Ｖｉｄｅｏが印加されている。
ＡＮＤゲート１９には、フリップ・フロップ１４の出力
とドツト・クロックが入力され、ＡＮＤゲ−ト１９の出
力は、カウンタ要素１５−１．１５−２のクロック入力
に印加される。
とドツト・クロックが入力され、ＡＮＤゲ−ト１９の出
力は、カウンタ要素１５−１．１５−２のクロック入力
に印加される。
カウンタ要素１５−１及び１５−２は、カウンタを構成
している。カウンタ要素１５−１及び１５−２はそれぞ
れ１６進のカウンタである。カウンタ要素１５−１．１
５−２のクリア端子には、＊）（、、ｆｉｃ信号より作
成されるパルスが印加されている。カウンタ要素１５−
１がキャリーを出力すると、カウンタ要素１５−２のエ
ネーブル端子に１が印加され、カウンタ１５−２は計数
可能な状態になる。
している。カウンタ要素１５−１及び１５−２はそれぞ
れ１６進のカウンタである。カウンタ要素１５−１．１
５−２のクリア端子には、＊）（、、ｆｉｃ信号より作
成されるパルスが印加されている。カウンタ要素１５−
１がキャリーを出力すると、カウンタ要素１５−２のエ
ネーブル端子に１が印加され、カウンタ１５−２は計数
可能な状態になる。
比較回路要素１６−１及び１６−２は、比較回路を構成
している。比較回路要素のＡ入力とＢ入力には比較対象
データが入力され、Ｃ入力には前段からの比較結果が入
力される。表示位置記憶レジスタ要素１７−１及び１７
−２は、表示位置記憶レジスタを構成している。
している。比較回路要素のＡ入力とＢ入力には比較対象
データが入力され、Ｃ入力には前段からの比較結果が入
力される。表示位置記憶レジスタ要素１７−１及び１７
−２は、表示位置記憶レジスタを構成している。
比較回路は、カウンタの値と表示位置記憶レジスタの値
とを比較する。カウンタの値が表示位置記憶レジスタの
値より小なる時は、ＭＩＮ保持レジスタ１８がセットさ
れ、これにより、カウンタの値が表示位置記憶レジスタ
に書き込まれる。カウンタの値が表示位置記憶レジスタ
より大であれば、何もされない。このように、表示位置
記憶レジスタには最小値が保持されるので、この数値を
使用して表示位置を決定すれば、手操作で調整する必要
がなくなる。
とを比較する。カウンタの値が表示位置記憶レジスタの
値より小なる時は、ＭＩＮ保持レジスタ１８がセットさ
れ、これにより、カウンタの値が表示位置記憶レジスタ
に書き込まれる。カウンタの値が表示位置記憶レジスタ
より大であれば、何もされない。このように、表示位置
記憶レジスタには最小値が保持されるので、この数値を
使用して表示位置を決定すれば、手操作で調整する必要
がなくなる。
第５図はカウンタの記憶タイミングを示す図である＊
” Ｈｓｙｎｃが立ち下がると、比較結果検出タイミン
グ信号が生成される。カウンタの値が表示位置記憶レジ
スタの値より小さいときには、比較回路からパルスが出
力され、このパルスがＭＥＮ保持レジスタに入力され、
ＭＩＮ保持レジスタからパルスが出力され、このパルス
によりカウンタの値が表示位置記憶レジスタにセットさ
れる。
” Ｈｓｙｎｃが立ち下がると、比較結果検出タイミン
グ信号が生成される。カウンタの値が表示位置記憶レジ
スタの値より小さいときには、比較回路からパルスが出
力され、このパルスがＭＥＮ保持レジスタに入力され、
ＭＩＮ保持レジスタからパルスが出力され、このパルス
によりカウンタの値が表示位置記憶レジスタにセットさ
れる。
第６図はシフト・クロックの生成方法を示す図である。
シフト・クロックは表示位置調整回路によって生成され
る。”Ｈｓｙｎｃが立ち上がると、カウンタの初期化信
号が生成され、これによりカウンタは初期化される。カ
ウンタの値はクロックが生成される毎に＋１される。カ
ウンタの値と表示位置記憶レジスタの値は比較器で比較
され、カウンタの値が表示位置記憶レジスタの値以上に
なると、比較器の出力は１になり、比較器の出力が１に
なると、クロックはシフト・クロックとして出力される
。
る。”Ｈｓｙｎｃが立ち上がると、カウンタの初期化信
号が生成され、これによりカウンタは初期化される。カ
ウンタの値はクロックが生成される毎に＋１される。カ
ウンタの値と表示位置記憶レジスタの値は比較器で比較
され、カウンタの値が表示位置記憶レジスタの値以上に
なると、比較器の出力は１になり、比較器の出力が１に
なると、クロックはシフト・クロックとして出力される
。
［発明の効果］
以上の説明から明らかなように、本発明によれば、表示
位置記憶レジスタに、水平同期信号からビデオ信号が現
れる迄の時間の最小値が常に保持されるので、この値を
使用して表示開始位置を決定すれば、手操作で表示開始
位置を調整する必要がなくなると言う顕著な効果を奏す
ることが出来る。
位置記憶レジスタに、水平同期信号からビデオ信号が現
れる迄の時間の最小値が常に保持されるので、この値を
使用して表示開始位置を決定すれば、手操作で表示開始
位置を調整する必要がなくなると言う顕著な効果を奏す
ることが出来る。
第１図は本発明の原理説明図、第２図は本発明のビデオ
・アダプタの構成例を示す図、第３図は本発明によるシ
フト・クロックの生成を説明する図、第４図は本発明の
自動調整回路の構成例を示す図、第５図はカウンタの記
憶タイミングを示す図、第６図はシフト・クロックの生
成方法を説明する図、第７図はＣＲＴ接続のパーソナル
・コンピュータの概要を示す図、第８図はフラット・デ
ィスプレイ接続のパーソナル・コンピュータの概要を示
す図、第９図は従来のビデオ・アダプタの構成例を示す
図である。 １・・・中央処理装置、２・・・メモリ、３・・・ＣＲ
Ｔコントローラ、４・・・ＣＲＴ、＊ｌ（、、、、ｃ・
・・負論理の水平同期信号、”Ｖｓｙｎｃ・・・負論理
の垂直同期信号、５・・・ビデオ・アダプタ、６・・・
フラット・ディスプレイ、７・・・発振器、８・・・位
相制御回路、９・・・表示位置調整回路、１０・・・調
整用スイッチ、１１・・・ラッチ回路、１２・・・ＡＮ
Ｄゲート、１３・・・自動調整回路、１４・・・フリッ
プ・フロップ、１５−１と１５−２・・・カウンタ要素
、１６−１と１６−２・・・比較回路要素、１７−１と
１７−２・・・表示位置記曾レジスタ要素、１日・・・
ＭＩＮ保持レジスタ、１９・・・ＡＮＤゲート、２０・
・・ドライバ。 本発明ｔ＞＠′ｖＡ隻回片禰桜例 第４−図 才４を炉のビ゛子゛°オヱク°ナクの羽１茂イＷｉ帖Ｚ
図 ０ＬＫ −一一一一一ゴ■−−−旦一ユ几・− オ濱９目［；よるシフトクロックの喧介Ｓ第３１￥］ ＣＲＴ撞１のハーソアル・コンごユーク第８図 イ芝束のビイ“オ・７り゛プク 第プ図
・アダプタの構成例を示す図、第３図は本発明によるシ
フト・クロックの生成を説明する図、第４図は本発明の
自動調整回路の構成例を示す図、第５図はカウンタの記
憶タイミングを示す図、第６図はシフト・クロックの生
成方法を説明する図、第７図はＣＲＴ接続のパーソナル
・コンピュータの概要を示す図、第８図はフラット・デ
ィスプレイ接続のパーソナル・コンピュータの概要を示
す図、第９図は従来のビデオ・アダプタの構成例を示す
図である。 １・・・中央処理装置、２・・・メモリ、３・・・ＣＲ
Ｔコントローラ、４・・・ＣＲＴ、＊ｌ（、、、、ｃ・
・・負論理の水平同期信号、”Ｖｓｙｎｃ・・・負論理
の垂直同期信号、５・・・ビデオ・アダプタ、６・・・
フラット・ディスプレイ、７・・・発振器、８・・・位
相制御回路、９・・・表示位置調整回路、１０・・・調
整用スイッチ、１１・・・ラッチ回路、１２・・・ＡＮ
Ｄゲート、１３・・・自動調整回路、１４・・・フリッ
プ・フロップ、１５−１と１５−２・・・カウンタ要素
、１６−１と１６−２・・・比較回路要素、１７−１と
１７−２・・・表示位置記曾レジスタ要素、１日・・・
ＭＩＮ保持レジスタ、１９・・・ＡＮＤゲート、２０・
・・ドライバ。 本発明ｔ＞＠′ｖＡ隻回片禰桜例 第４−図 才４を炉のビ゛子゛°オヱク°ナクの羽１茂イＷｉ帖Ｚ
図 ０ＬＫ −一一一一一ゴ■−−−旦一ユ几・− オ濱９目［；よるシフトクロックの喧介Ｓ第３１￥］ ＣＲＴ撞１のハーソアル・コンごユーク第８図 イ芝束のビイ“オ・７り゛プク 第プ図
Claims (1)
- 【特許請求の範囲】 フラット・ディスプレイと、 水平同期信号、垂直同期信号及びビデオ信号を出力する
ＣＲＴコントローラと、 ＣＲＴコントローラから出力される水平同期信号、垂直
同期信号及びビデオ信号を受信して、同期信号、ビデオ
信号及びシフト・クロックをフラット・ディスプレイに
対して送出するビデオ・アダプタと を具備する表示システムにおいて、 ビデオ・アダプタの中に、 水平同期信号が変化してからビデオ信号が出てくる迄の
時間を計数する計数手段と、 水平同期信号が変化してからビデオ信号が出てくる迄の
時間を記憶する表示位置記憶手段と、計数手段の値と表
示位置記憶手段の値を比較し、計数手段の方が小さけれ
ば、計数手段の値を表示位置記憶手段に書き込むための
制御を行う書替手段と、 水平同期信号が変化してから、表示位置記憶手段の値に
よって定まる時間の経過後に、シフト・クロック列を出
力するシフト・クロック生成手段とを設けた ことを特徴とする表示位置自動調整方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63320821A JP2584307B2 (ja) | 1988-12-20 | 1988-12-20 | 表示位置自動調整方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63320821A JP2584307B2 (ja) | 1988-12-20 | 1988-12-20 | 表示位置自動調整方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02165195A true JPH02165195A (ja) | 1990-06-26 |
| JP2584307B2 JP2584307B2 (ja) | 1997-02-26 |
Family
ID=18125611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63320821A Expired - Lifetime JP2584307B2 (ja) | 1988-12-20 | 1988-12-20 | 表示位置自動調整方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2584307B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5548307A (en) * | 1993-12-28 | 1996-08-20 | Nec Corporation | Horizontal position compensation circuit |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60250396A (ja) * | 1984-05-26 | 1985-12-11 | 富士通株式会社 | 液晶表示制御集積回路装置 |
| JPS62156990U (ja) * | 1986-03-07 | 1987-10-05 |
-
1988
- 1988-12-20 JP JP63320821A patent/JP2584307B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60250396A (ja) * | 1984-05-26 | 1985-12-11 | 富士通株式会社 | 液晶表示制御集積回路装置 |
| JPS62156990U (ja) * | 1986-03-07 | 1987-10-05 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5548307A (en) * | 1993-12-28 | 1996-08-20 | Nec Corporation | Horizontal position compensation circuit |
| US5635960A (en) * | 1993-12-28 | 1997-06-03 | Nec Corporation | Horizontal position compensation circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2584307B2 (ja) | 1997-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3867296B2 (ja) | 画像再生装置、プロジェクタ、画像再生システム及び情報記憶媒体 | |
| KR920000455B1 (ko) | 인터페이스 장치 | |
| US20020003523A1 (en) | Method of processing signal of LCM timing controller | |
| TW518551B (en) | Synchronization signal generation circuit, image display apparatus using synchronization signal generation circuit, and method for generating synchronization signal | |
| JP2695535B2 (ja) | タイマ入力制御回路及びカウンタ制御回路 | |
| JPH0638644B2 (ja) | 文字図形表示回路 | |
| JP2641276B2 (ja) | ２段式同期装置 | |
| JPH02165195A (ja) | 表示位置自動調整方式 | |
| CN105630443B (zh) | 一种kvm系统的osd显示方法 | |
| TW409236B (en) | A device and method for display centering of the effective screen of LCD | |
| KR0158645B1 (ko) | 액정표시장치의 데이터 인에이블 모드 우선 순위 검출회로 | |
| JP2578996B2 (ja) | 液晶表示装置 | |
| JPH04350896A (ja) | 表示制御装置 | |
| JP3364943B2 (ja) | クロックスキュー補正回路 | |
| JPS62239192A (ja) | 枠表示装置 | |
| JPH05165451A (ja) | 表示制御回路 | |
| JP3388033B2 (ja) | 表示制御装置 | |
| JP2745603B2 (ja) | ワークステーションの表示制御装置 | |
| KR940010429B1 (ko) | 동기신호 발생장치 | |
| JP2516941B2 (ja) | 画面表示制御装置 | |
| KR100266222B1 (ko) | 모니터 디스플레이용 신호 처리장치 | |
| KR940017834A (ko) | 메모리 액세스시 지연 보상회로 | |
| JPS6367083A (ja) | 映像縮小表示回路 | |
| JP2663484B2 (ja) | メモリ装置 | |
| JPS62111322A (ja) | 計算機デイスプレイ画面ハ−ドコピ−装置用画像メモリ−装置 |