JPH02165247A - Memory device - Google Patents

Memory device

Info

Publication number
JPH02165247A
JPH02165247A JP63321570A JP32157088A JPH02165247A JP H02165247 A JPH02165247 A JP H02165247A JP 63321570 A JP63321570 A JP 63321570A JP 32157088 A JP32157088 A JP 32157088A JP H02165247 A JPH02165247 A JP H02165247A
Authority
JP
Japan
Prior art keywords
data
disk
disk cache
cache memory
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63321570A
Other languages
Japanese (ja)
Inventor
Fumitoshi Yamaguchi
山口 文敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP63321570A priority Critical patent/JPH02165247A/en
Publication of JPH02165247A publication Critical patent/JPH02165247A/en
Pending legal-status Critical Current

Links

Landscapes

  • Memory System Of A Hierarchy Structure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、データ処理システム等にて、ディスクからの
データ読み出しを高速化すべく設けられたディスクキャ
ッシュメモリ等を備えた記憶装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a storage device equipped with a disk cache memory or the like provided to speed up data reading from a disk in a data processing system or the like.

〔従来の技術〕[Conventional technology]

一般に、コンピュータの主記憶装置は、演算処理装置に
比べ、特にアクセスが遅いので、これらの中間に高速の
バッファメモリ、所謂キャンシュメモリを設けて主記憶
装置による処理速度の低下を防いでいる。同様の考え方
は磁気ディスク装置(以下、単にディスクという)とコ
ンビューク本体との間にも適用され、両者間にバッフ1
メモリ、所謂ディスクキャッシュメモリを設けてアクセ
スタイムを実効的に短縮することが提案されている。
In general, the main memory of a computer is particularly slow in access compared to the arithmetic processing unit, so a high-speed buffer memory, a so-called cache memory, is provided between the two to prevent the processing speed from decreasing due to the main memory. A similar concept is applied between a magnetic disk device (hereinafter simply referred to as a disk) and the Conbuque main unit, and there is a buffer between the two.
It has been proposed to provide a memory, a so-called disk cache memory, to effectively shorten the access time.

第3図は、例えば特公昭63−31806号に開示され
た従来のディスクキャッシュシステムの構成を示すブロ
ック図である0図中1は演算処理装置であって、データ
読出しの命令を入出力処理装置2に与える。入出力処理
装置2は、与えられたデータ読出しの命令に応じてディ
スクキャッシュメモリ3を検索し、当該データをデータ
転送装置4を介して主記憶装置5へ転送する。また、入
出力処理装置2は、入出力チャネル6及びディスク制御
装置7を介してディスク装置8を起動し、データを読み
出してディスクキャッシュメモリ3に書き込み、該デー
タをデータ転送装置4を介して主記憶装置5へ転送する
。これら演算処理装置l、入出力処理装置2及び入出力
チャネル6はそれぞれシステムインタフェース回路9を
介して主起1.a装置5にアクセスする。
FIG. 3 is a block diagram showing the configuration of a conventional disk cache system disclosed in, for example, Japanese Patent Publication No. 63-31806. Give to 2. The input/output processing device 2 searches the disk cache memory 3 in response to a given data read command, and transfers the data to the main storage device 5 via the data transfer device 4. The input/output processing device 2 also activates the disk device 8 via the input/output channel 6 and the disk control device 7, reads data and writes it into the disk cache memory 3, and transfers the data to the main unit via the data transfer device 4. Transfer to storage device 5. These arithmetic processing unit 1, input/output processing unit 2, and input/output channel 6 are connected to the main processor 1 through a system interface circuit 9, respectively. a Access the device 5.

次に、ディスクキャッシュの動作につき説明する。Next, the operation of the disk cache will be explained.

入出力処理装置2は、演算処理装置lがらディスクデー
タ続出し命令を受は取ると、要求されているデータがデ
ィスクキャッシュメモリ3に存在するか否かを検索する
。要求されているデータが存在する場合は、そのデータ
を、データ転送装置4を介して主記憶装置5の指定記す
、Q位置へ転送して一連の動作を終了する。
When the input/output processing unit 2 receives a disk data successive output instruction from the arithmetic processing unit 1, it searches whether the requested data exists in the disk cache memory 3 or not. If the requested data exists, the data is transferred via the data transfer device 4 to the specified Q position in the main storage device 5, and the series of operations is completed.

また、要求されているデータがディスクキャッシュメモ
リ3に存在していない場合、入出力処理装置2は入出力
チャネル6及びディスク制御装置7を介してディスク装
置8がら当該データを読み出して、ディスクキャッシュ
メモリ3に書き込む。
Furthermore, if the requested data does not exist in the disk cache memory 3, the input/output processing device 2 reads the data from the disk device 8 via the input/output channel 6 and the disk control device 7, and stores it in the disk cache memory. Write in 3.

その際、ディスクキャッシュメモリ3に空き領域がない
場合は、最も優先度が低いデータを消去して青き込むか
又はこれに市ね書きする。次に、要求されたデータをデ
ィスクキャッシュメモリ3がらデータ転送装置4を介し
て主記憶装置5の指定記憶位置へ転送して一連の動作を
終了する。以降、このデータに対する読出し要求があれ
ば、該データはディスクキャッシュメモリ3に存在して
いるのでアクセスタイムが短縮される。
At this time, if there is no free space in the disk cache memory 3, the data with the lowest priority is erased and written in blue, or it is written off. Next, the requested data is transferred from the disk cache memory 3 to the designated storage location of the main storage device 5 via the data transfer device 4, and the series of operations is completed. Thereafter, if there is a read request for this data, the access time will be shortened since the data exists in the disk cache memory 3.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

以上のような構成の従来のディスクキャッシュシステム
では、ディスク装置の所定アドレスからシーケンシャル
に読み出されたデータをディスクキャッシュメモリに記
す、1しておくのであって、必ずしも次にアクセスされ
る可能性の高いデータを選択してディスクキャッシュメ
モリに記号、aしておらず、ディスクキャッシュの効率
が低いという問題があった。
In the conventional disk cache system configured as described above, data sequentially read from a predetermined address of the disk device is recorded in the disk cache memory, and the data is not necessarily accessed next time. There is a problem in that high data is selected and stored in the disk cache memory, and the efficiency of the disk cache is low.

本発明はこのような問題を解決するためになされたもの
であって、ディスクキャッシュメモリ等、アクセスの高
速なメモリ内に所要データが存在する確率を高め、デー
タアクセスを高速化する記1a装置の提供を目的とする
The present invention has been made in order to solve such problems, and includes a device described in item 1a that increases the probability that required data exists in a memory that can be accessed quickly, such as a disk cache memory, and speeds up data access. For the purpose of providing.

〔課題を解決するための手段〕[Means to solve the problem]

本発明の記憶装置は、外部装置へ転送すべきデータ長の
複数倍のデータを第1記4,1手段から読み出す手段と
、読み出した該データを第2記(,1手段に書き込む手
段とを備えたことを特徴とする。
The storage device of the present invention includes means for reading data having a length multiple times the data length to be transferred to an external device from the first means, and means for writing the read data into the second means. It is characterized by having

〔作用〕[Effect]

本発明の記す、a装置は、第2記↑、9手段を検索した
結果、所要データが第2記す、0手段に存在しない場合
は、第1記憶手段からデータを読み出して装置外部へ転
送する。さらに、装置外部へ転送するデータ長の複数倍
のデータを第1記憶手段から読み出し、読み出したデー
タを第2記憶手段に書き込む。
The device a described in the present invention reads the data from the first storage means and transfers it to the outside of the device if the required data does not exist in the 0 means described in the second description as a result of searching the 9 means described in the second description ↑. . Further, data having a length multiple times the data length to be transferred to the outside of the device is read from the first storage means, and the read data is written to the second storage means.

〔実hト例〕[Actual example]

以下、本発明をその実施例を示す図面に基づき詳述する
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described in detail below based on drawings showing embodiments thereof.

第1図は本発明に係るディスクキャッシュ制御装置の構
成を示すブロック図である。図中loはディスクキャッ
シュ制御装置であって、5C3Iハス20を介してホス
トシステム3oに接続される。ディスクキャッシュ制御
装置1oにおいて、マイクロコンビエータ101は、S
C3Iバス2oを介してホストシステム30から与えら
れたデータを小容量ハソファ102.制御回路103又
はディスクキャッシュメモリ5に与える一方、小容量バ
ッファ102.制御回路103及びディスクキャッシュ
メモリ5のデータをSC3Iハス20を介してホストシ
ステム3oへ転送する。制御回路103は、ディスクキ
ャッシュ制御装置IOに接続されたディスク装置8等の
周辺デバイスを、デバイスインタフェース回路104 
ヲ介して制御する。小容量バッファ102は、ディスク
装置8からデバイスインタフェース回路104を介して
読み込まれたデータを一旦記1.aシ、記1゜aデータ
はマイクロコンピュータ101及びディスクキャッシュ
メモリ5に与えられる。
FIG. 1 is a block diagram showing the configuration of a disk cache control device according to the present invention. Lo in the figure is a disk cache control device, which is connected to the host system 3o via the 5C3I hash 20. In the disk cache control device 1o, the micro combinator 101 has S
The data given from the host system 30 via the C3I bus 2o is transferred to the small capacity processor 102. control circuit 103 or disk cache memory 5, while small capacity buffer 102. Data in the control circuit 103 and disk cache memory 5 is transferred to the host system 3o via the SC3I hash 20. The control circuit 103 connects peripheral devices such as the disk device 8 connected to the disk cache control device IO to the device interface circuit 104.
control through the The small capacity buffer 102 temporarily stores the data read from the disk device 8 via the device interface circuit 104 in 1. 1.a The data is given to the microcomputer 101 and the disk cache memory 5.

第2図は、ANS Ia員会で規格化された5C3Iに
おける読込み命令(RIEADコマンド)のコード形式
を示す概念図である。なお、ディスクキヤノンユメモリ
の構成単位はブロックと呼ばれ、各ブロックには、例え
ば4ワードのデータとこれらの管理情報とが記憶されて
いる。READコマンドは6ハイトからなり、0per
ation Code (08[1)は読込み命令(R
EAD)のコート、Logicaltlnit Num
berはディスクキャッシュ制御装置10に接続された
ディスク装置8の論理番号、logicalBlock
 Addressはデータ読込みを開始するディスク上
のセクタの論理ブロックアドレス、I’ransfer
Leng Lhは読込みブロック数を意味する。Ven
dorUnique、 Re5erved、 Flag
、いnkは本発明に関連しないので説明を省略する。
FIG. 2 is a conceptual diagram showing the code format of a read command (RIEAD command) in 5C3I standardized by the ANS Ia committee. The constituent unit of the disk canon memory is called a block, and each block stores, for example, four words of data and management information thereof. The READ command consists of 6 heights and 0per
ation Code (08[1) is the read command (R
EAD) coat, Logicaltlnit Num
ber is the logical number of the disk device 8 connected to the disk cache control device 10, logicalBlock
Address is the logical block address of the sector on the disk where you want to start reading data, I'transfer
Leng Lh means the number of blocks to be read. Ven
dorUnique, Re5erved, Flag
, ink are not related to the present invention, so their explanation will be omitted.

次に、ディスクキャッシュの動作について説明する。Next, the operation of the disk cache will be explained.

ホストシステム30がディスクデータを読み込む場合、
SC3Iバス20を介して、第2図に示す如き読込み命
令をディスクキャッシュ制御装置10に与える。ディス
クキャッシュ制tall装置10内のマイクロコンピュ
ータ101は、Logical BLock Addr
essに基づいてディスクキャッシュメモリ5を検索シ
、データがディスクキャッシュメモリ5内に存在する場
合は、Transfer Lengthに基づいて読み
出したデータをSC3Iバス20を介してホストシステ
ム30へ転送する。
When the host system 30 reads disk data,
A read command as shown in FIG. 2 is given to the disk cache control device 10 via the SC3I bus 20. The microcomputer 101 in the disk cache-based tall device 10 uses a Logical BLock Addr.
If the data exists in the disk cache memory 5, the read data is transferred to the host system 30 via the SC3I bus 20 based on the Transfer Length.

一方、要求データがディスクキャッシュメモリ5に存在
しない場合、マイクロコンピュータ101は、制御回路
103に指示を与え、制御回路103は、デバイスイン
タフェース回路104を介してディスク装置8に読出し
命令を与える。その際、マイクロコンピュータ101 
は、Transfer Lengthで指定されたブロ
ック数の倍のデータ続出しを命令する。
On the other hand, if the requested data does not exist in the disk cache memory 5, the microcomputer 101 gives an instruction to the control circuit 103, and the control circuit 103 gives a read command to the disk device 8 via the device interface circuit 104. At that time, the microcomputer 101
commands to continue outputting data twice the number of blocks specified by Transfer Length.

S売み出されたデータは、デバイスインクフェース回路
104を介して一旦小容母バソファ102に記憶される
。マイクロコンピュータ101 は、このデータをsc
s rバス20を介してホストシステム30へ転送する
が、SC3Iバス20への転送は、TransferL
engthで指定されたデータ長のデータ転送が完了し
たときに終了する。
The sold data is temporarily stored in the small motherboard sofa 102 via the device ink face circuit 104. The microcomputer 101 sends this data to sc
Transfer to the host system 30 via the s r bus 20, but transfer to the SC3I bus 20 is via the Transfer L
The process ends when the data transfer of the data length specified by length is completed.

一方、ディスク装置8から読み出されたTransfe
rLengt+1の2倍長のデータはディスクキャッシ
ュメモリ5へ転送されて書き込まれる。
On the other hand, the Transfer read from the disk device 8
The data of double length rLengt+1 is transferred to the disk cache memory 5 and written.

即ち、連続的に実行するプログラムで用いられるデータ
は、隣接する位置を記憶位置とする場合が多いので、デ
ィスク装置からデータを読み出す機会をとらえて、要求
データのみならず、近隣のデータまでもディスクキャッ
シュメモリに書き込んでおけば、以降の処理で使用が予
想されるデータがディスクキャッシュメモリに存在する
確率が高まり、アクセスタイムが短縮される。
In other words, data used in programs that are executed continuously is often stored in adjacent locations. Writing to the cache memory increases the probability that data expected to be used in subsequent processing exists in the disk cache memory, reducing access time.

なお、本実施例では、Transfer Length
で指定されたブロック数の2倍長のデータをディスクか
ら読み出す構成としたが、2倍に限らずディスクキャッ
シュメモリの容量を考慮して複数倍読み出す構成として
もよい。
Note that in this embodiment, Transfer Length
Although the configuration is such that data with a length twice as long as the specified number of blocks is read from the disk, the configuration is not limited to double the length, but may be configured to read multiple times in consideration of the capacity of the disk cache memory.

また、本実施例では、SC3Iにおけるディスクキャッ
シュにつき説明したが、これに限らず、他のインタフェ
ースであっても同様の効果が得られる。
Further, in this embodiment, the disk cache in the SC3I has been described, but the present invention is not limited to this, and similar effects can be obtained with other interfaces.

〔発明の効果〕〔Effect of the invention〕

本発明の記す、a装置は、ディスクキャッシュメモリに
データが存在せずにディスクからデータを読み出す際、
そのデータを含む複数ブロックのデータを読み出してデ
ィスクキャッシュメモリに書き込むことにより、所要デ
ータがディスクキャッシュメモリに存在する確率が高ま
り、アクセスタイムが短縮され、ディスクキャソンユの
性能を向上させるという優れた効果を奏する。
According to the present invention, when reading data from a disk when no data exists in the disk cache memory,
By reading multiple blocks of data containing that data and writing them to the disk cache memory, the probability that the required data exists in the disk cache memory increases, the access time is shortened, and the performance of the disk cache is improved. be effective.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明に係るディスクキャッシュ制御装置の構
成を示ずブロック図、第2図はSC3IにおけるREA
D命令のコート形式を示す概念図、第3図は従来のディ
スクキャッシュ制御装置の構成を示すブロック図である
。 5・・・ディスクキャッシュメモリ 8・・・ディスク
装置 10・・・ディスクキャッシュ制御装置 20・
・・5C8Iバス 30・・・ホストシステム 101
・・・マイクロコンピュータ  102・・・小容量バ
ソファ・・・制御回路 104・・・デバイスインタフェース 回路 なお、 図中、 同一符号は同一、 又は相当部分を 示す。 代 理 人 大 イテ 増 雄
FIG. 1 is a block diagram showing the configuration of a disk cache control device according to the present invention, and FIG. 2 is a block diagram showing the configuration of a disk cache control device according to the present invention.
FIG. 3 is a conceptual diagram showing the code format of the D instruction. FIG. 3 is a block diagram showing the configuration of a conventional disk cache control device. 5... Disk cache memory 8... Disk device 10... Disk cache control device 20.
...5C8I bus 30...Host system 101
...Microcomputer 102...Small capacity bath sofa...Control circuit 104...Device interface circuit Note that in the figures, the same reference numerals indicate the same or equivalent parts. Agent Daiite Masuo

Claims (1)

【特許請求の範囲】[Claims] (1)第1記憶手段に記憶してあるデータの一部を、第
1記憶手段よりアクセスが高速に行われる第2記憶手段
に記憶しておき、第2記憶手段を優先的に検索する一方
、第2記憶手段に所要データが存在しない場合は、第1
記憶手段からデータを読み出して第2記憶手段に書き込
み、また所要データを装置外部へ転送する記憶装置にお
いて、 装置外部へ転送すべきデータ長の複数倍の データを第1記憶手段から読み出す手段と、読み出した
該データを第2記憶手段に書き 込む手段と を備えたことを特徴とする記憶装置。
(1) A part of the data stored in the first storage means is stored in a second storage means that can be accessed faster than the first storage means, and the second storage means is searched preferentially. , if the required data does not exist in the second storage means, the first
In a storage device that reads data from a storage device, writes it in a second storage device, and transfers the required data to the outside of the device, means for reading data from the first storage device that is multiple times the data length to be transferred to the outside of the device; A storage device comprising means for writing the read data into a second storage means.
JP63321570A 1988-12-19 1988-12-19 Memory device Pending JPH02165247A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63321570A JPH02165247A (en) 1988-12-19 1988-12-19 Memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63321570A JPH02165247A (en) 1988-12-19 1988-12-19 Memory device

Publications (1)

Publication Number Publication Date
JPH02165247A true JPH02165247A (en) 1990-06-26

Family

ID=18134038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63321570A Pending JPH02165247A (en) 1988-12-19 1988-12-19 Memory device

Country Status (1)

Country Link
JP (1) JPH02165247A (en)

Similar Documents

Publication Publication Date Title
US6115761A (en) First-In-First-Out (FIFO) memories having dual descriptors and credit passing for efficient access in a multi-processor system environment
JP2005535038A (en) Memory hub with internal row caching and access method.
EP1094392B1 (en) Method and apparatus for interfacing with a secondary storage system
US5293618A (en) Method for controlling access to a shared file and apparatus therefor
US8312216B2 (en) Data processing apparatus and data processing method
JPH02165247A (en) Memory device
US4628450A (en) Data processing system having a local memory which does not use a directory device with distributed resident programs and a method therefor
JPH01125644A (en) Data transfer equipment
JPS6331806B2 (en)
JP2964504B2 (en) Document processing device
JP2645477B2 (en) Microprocessor and its cache memory
JPH10254781A (en) Auxiliary storage
JPS61237145A (en) Controlling system for store buffer
JPS6135583B2 (en)
JPS635446A (en) Microcomputer system
JPS59172186A (en) Cache memory control system
JPS6243737A (en) Interrupt control method
JPS635432A (en) Microprocessor
JPS61193245A (en) Memory control system
JPS59231665A (en) Disk controller
JPH05282107A (en) External storage device
JPH02165248A (en) Disk cache controller
JPS5985563A (en) disk control device
JPH0567975B2 (en)
JPH01177661A (en) Data transferring device