JPH02165247A - 記憶装置 - Google Patents
記憶装置Info
- Publication number
- JPH02165247A JPH02165247A JP63321570A JP32157088A JPH02165247A JP H02165247 A JPH02165247 A JP H02165247A JP 63321570 A JP63321570 A JP 63321570A JP 32157088 A JP32157088 A JP 32157088A JP H02165247 A JPH02165247 A JP H02165247A
- Authority
- JP
- Japan
- Prior art keywords
- data
- disk
- disk cache
- cache memory
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、データ処理システム等にて、ディスクからの
データ読み出しを高速化すべく設けられたディスクキャ
ッシュメモリ等を備えた記憶装置に関する。
データ読み出しを高速化すべく設けられたディスクキャ
ッシュメモリ等を備えた記憶装置に関する。
一般に、コンピュータの主記憶装置は、演算処理装置に
比べ、特にアクセスが遅いので、これらの中間に高速の
バッファメモリ、所謂キャンシュメモリを設けて主記憶
装置による処理速度の低下を防いでいる。同様の考え方
は磁気ディスク装置（以下、単にディスクという）とコ
ンビューク本体との間にも適用され、両者間にバッフ１
メモリ、所謂ディスクキャッシュメモリを設けてアクセ
スタイムを実効的に短縮することが提案されている。
比べ、特にアクセスが遅いので、これらの中間に高速の
バッファメモリ、所謂キャンシュメモリを設けて主記憶
装置による処理速度の低下を防いでいる。同様の考え方
は磁気ディスク装置（以下、単にディスクという）とコ
ンビューク本体との間にも適用され、両者間にバッフ１
メモリ、所謂ディスクキャッシュメモリを設けてアクセ
スタイムを実効的に短縮することが提案されている。
第３図は、例えば特公昭６３−３１８０６号に開示され
た従来のディスクキャッシュシステムの構成を示すブロ
ック図である０図中１は演算処理装置であって、データ
読出しの命令を入出力処理装置２に与える。入出力処理
装置２は、与えられたデータ読出しの命令に応じてディ
スクキャッシュメモリ３を検索し、当該データをデータ
転送装置４を介して主記憶装置５へ転送する。また、入
出力処理装置２は、入出力チャネル６及びディスク制御
装置７を介してディスク装置８を起動し、データを読み
出してディスクキャッシュメモリ３に書き込み、該デー
タをデータ転送装置４を介して主記憶装置５へ転送する
。これら演算処理装置ｌ、入出力処理装置２及び入出力
チャネル６はそれぞれシステムインタフェース回路９を
介して主起１．ａ装置５にアクセスする。
た従来のディスクキャッシュシステムの構成を示すブロ
ック図である０図中１は演算処理装置であって、データ
読出しの命令を入出力処理装置２に与える。入出力処理
装置２は、与えられたデータ読出しの命令に応じてディ
スクキャッシュメモリ３を検索し、当該データをデータ
転送装置４を介して主記憶装置５へ転送する。また、入
出力処理装置２は、入出力チャネル６及びディスク制御
装置７を介してディスク装置８を起動し、データを読み
出してディスクキャッシュメモリ３に書き込み、該デー
タをデータ転送装置４を介して主記憶装置５へ転送する
。これら演算処理装置ｌ、入出力処理装置２及び入出力
チャネル６はそれぞれシステムインタフェース回路９を
介して主起１．ａ装置５にアクセスする。
次に、ディスクキャッシュの動作につき説明する。
入出力処理装置２は、演算処理装置ｌがらディスクデー
タ続出し命令を受は取ると、要求されているデータがデ
ィスクキャッシュメモリ３に存在するか否かを検索する
。要求されているデータが存在する場合は、そのデータ
を、データ転送装置４を介して主記憶装置５の指定記す
、Ｑ位置へ転送して一連の動作を終了する。
タ続出し命令を受は取ると、要求されているデータがデ
ィスクキャッシュメモリ３に存在するか否かを検索する
。要求されているデータが存在する場合は、そのデータ
を、データ転送装置４を介して主記憶装置５の指定記す
、Ｑ位置へ転送して一連の動作を終了する。
また、要求されているデータがディスクキャッシュメモ
リ３に存在していない場合、入出力処理装置２は入出力
チャネル６及びディスク制御装置７を介してディスク装
置８がら当該データを読み出して、ディスクキャッシュ
メモリ３に書き込む。
リ３に存在していない場合、入出力処理装置２は入出力
チャネル６及びディスク制御装置７を介してディスク装
置８がら当該データを読み出して、ディスクキャッシュ
メモリ３に書き込む。
その際、ディスクキャッシュメモリ３に空き領域がない
場合は、最も優先度が低いデータを消去して青き込むか
又はこれに市ね書きする。次に、要求されたデータをデ
ィスクキャッシュメモリ３がらデータ転送装置４を介し
て主記憶装置５の指定記憶位置へ転送して一連の動作を
終了する。以降、このデータに対する読出し要求があれ
ば、該データはディスクキャッシュメモリ３に存在して
いるのでアクセスタイムが短縮される。
場合は、最も優先度が低いデータを消去して青き込むか
又はこれに市ね書きする。次に、要求されたデータをデ
ィスクキャッシュメモリ３がらデータ転送装置４を介し
て主記憶装置５の指定記憶位置へ転送して一連の動作を
終了する。以降、このデータに対する読出し要求があれ
ば、該データはディスクキャッシュメモリ３に存在して
いるのでアクセスタイムが短縮される。
以上のような構成の従来のディスクキャッシュシステム
では、ディスク装置の所定アドレスからシーケンシャル
に読み出されたデータをディスクキャッシュメモリに記
す、１しておくのであって、必ずしも次にアクセスされ
る可能性の高いデータを選択してディスクキャッシュメ
モリに記号、ａしておらず、ディスクキャッシュの効率
が低いという問題があった。
では、ディスク装置の所定アドレスからシーケンシャル
に読み出されたデータをディスクキャッシュメモリに記
す、１しておくのであって、必ずしも次にアクセスされ
る可能性の高いデータを選択してディスクキャッシュメ
モリに記号、ａしておらず、ディスクキャッシュの効率
が低いという問題があった。
本発明はこのような問題を解決するためになされたもの
であって、ディスクキャッシュメモリ等、アクセスの高
速なメモリ内に所要データが存在する確率を高め、デー
タアクセスを高速化する記１ａ装置の提供を目的とする
。
であって、ディスクキャッシュメモリ等、アクセスの高
速なメモリ内に所要データが存在する確率を高め、デー
タアクセスを高速化する記１ａ装置の提供を目的とする
。
本発明の記憶装置は、外部装置へ転送すべきデータ長の
複数倍のデータを第１記４，１手段から読み出す手段と
、読み出した該データを第２記（，１手段に書き込む手
段とを備えたことを特徴とする。
複数倍のデータを第１記４，１手段から読み出す手段と
、読み出した該データを第２記（，１手段に書き込む手
段とを備えたことを特徴とする。
本発明の記す、ａ装置は、第２記↑、９手段を検索した
結果、所要データが第２記す、０手段に存在しない場合
は、第１記憶手段からデータを読み出して装置外部へ転
送する。さらに、装置外部へ転送するデータ長の複数倍
のデータを第１記憶手段から読み出し、読み出したデー
タを第２記憶手段に書き込む。
結果、所要データが第２記す、０手段に存在しない場合
は、第１記憶手段からデータを読み出して装置外部へ転
送する。さらに、装置外部へ転送するデータ長の複数倍
のデータを第１記憶手段から読み出し、読み出したデー
タを第２記憶手段に書き込む。
以下、本発明をその実施例を示す図面に基づき詳述する
。
。
第１図は本発明に係るディスクキャッシュ制御装置の構
成を示すブロック図である。図中ｌｏはディスクキャッ
シュ制御装置であって、５Ｃ３Ｉハス２０を介してホス
トシステム３ｏに接続される。ディスクキャッシュ制御
装置１ｏにおいて、マイクロコンビエータ１０１は、Ｓ
Ｃ３Ｉバス２ｏを介してホストシステム３０から与えら
れたデータを小容量ハソファ１０２．制御回路１０３又
はディスクキャッシュメモリ５に与える一方、小容量バ
ッファ１０２．制御回路１０３及びディスクキャッシュ
メモリ５のデータをＳＣ３Ｉハス２０を介してホストシ
ステム３ｏへ転送する。制御回路１０３は、ディスクキ
ャッシュ制御装置ＩＯに接続されたディスク装置８等の
周辺デバイスを、デバイスインタフェース回路１０４
ヲ介して制御する。小容量バッファ１０２は、ディスク
装置８からデバイスインタフェース回路１０４を介して
読み込まれたデータを一旦記１．ａシ、記１゜ａデータ
はマイクロコンピュータ１０１及びディスクキャッシュ
メモリ５に与えられる。
成を示すブロック図である。図中ｌｏはディスクキャッ
シュ制御装置であって、５Ｃ３Ｉハス２０を介してホス
トシステム３ｏに接続される。ディスクキャッシュ制御
装置１ｏにおいて、マイクロコンビエータ１０１は、Ｓ
Ｃ３Ｉバス２ｏを介してホストシステム３０から与えら
れたデータを小容量ハソファ１０２．制御回路１０３又
はディスクキャッシュメモリ５に与える一方、小容量バ
ッファ１０２．制御回路１０３及びディスクキャッシュ
メモリ５のデータをＳＣ３Ｉハス２０を介してホストシ
ステム３ｏへ転送する。制御回路１０３は、ディスクキ
ャッシュ制御装置ＩＯに接続されたディスク装置８等の
周辺デバイスを、デバイスインタフェース回路１０４
ヲ介して制御する。小容量バッファ１０２は、ディスク
装置８からデバイスインタフェース回路１０４を介して
読み込まれたデータを一旦記１．ａシ、記１゜ａデータ
はマイクロコンピュータ１０１及びディスクキャッシュ
メモリ５に与えられる。
第２図は、ＡＮＳ Ｉａ員会で規格化された５Ｃ３Ｉに
おける読込み命令（ＲＩＥＡＤコマンド）のコード形式
を示す概念図である。なお、ディスクキヤノンユメモリ
の構成単位はブロックと呼ばれ、各ブロックには、例え
ば４ワードのデータとこれらの管理情報とが記憶されて
いる。ＲＥＡＤコマンドは６ハイトからなり、０ｐｅｒ
ａｔｉｏｎ Ｃｏｄｅ （０８［１）は読込み命令（Ｒ
ＥＡＤ）のコート、Ｌｏｇｉｃａｌｔｌｎｉｔ Ｎｕｍ
ｂｅｒはディスクキャッシュ制御装置１０に接続された
ディスク装置８の論理番号、ｌｏｇｉｃａｌＢｌｏｃｋ
Ａｄｄｒｅｓｓはデータ読込みを開始するディスク上
のセクタの論理ブロックアドレス、Ｉ’ｒａｎｓｆｅｒ
Ｌｅｎｇ Ｌｈは読込みブロック数を意味する。Ｖｅｎ
ｄｏｒＵｎｉｑｕｅ、 Ｒｅ５ｅｒｖｅｄ、 Ｆｌａｇ
、いｎｋは本発明に関連しないので説明を省略する。
おける読込み命令（ＲＩＥＡＤコマンド）のコード形式
を示す概念図である。なお、ディスクキヤノンユメモリ
の構成単位はブロックと呼ばれ、各ブロックには、例え
ば４ワードのデータとこれらの管理情報とが記憶されて
いる。ＲＥＡＤコマンドは６ハイトからなり、０ｐｅｒ
ａｔｉｏｎ Ｃｏｄｅ （０８［１）は読込み命令（Ｒ
ＥＡＤ）のコート、Ｌｏｇｉｃａｌｔｌｎｉｔ Ｎｕｍ
ｂｅｒはディスクキャッシュ制御装置１０に接続された
ディスク装置８の論理番号、ｌｏｇｉｃａｌＢｌｏｃｋ
Ａｄｄｒｅｓｓはデータ読込みを開始するディスク上
のセクタの論理ブロックアドレス、Ｉ’ｒａｎｓｆｅｒ
Ｌｅｎｇ Ｌｈは読込みブロック数を意味する。Ｖｅｎ
ｄｏｒＵｎｉｑｕｅ、 Ｒｅ５ｅｒｖｅｄ、 Ｆｌａｇ
、いｎｋは本発明に関連しないので説明を省略する。
次に、ディスクキャッシュの動作について説明する。
ホストシステム３０がディスクデータを読み込む場合、
ＳＣ３Ｉバス２０を介して、第２図に示す如き読込み命
令をディスクキャッシュ制御装置１０に与える。ディス
クキャッシュ制ｔａｌｌ装置１０内のマイクロコンピュ
ータ１０１は、Ｌｏｇｉｃａｌ ＢＬｏｃｋ Ａｄｄｒ
ｅｓｓに基づいてディスクキャッシュメモリ５を検索シ
、データがディスクキャッシュメモリ５内に存在する場
合は、Ｔｒａｎｓｆｅｒ Ｌｅｎｇｔｈに基づいて読み
出したデータをＳＣ３Ｉバス２０を介してホストシステ
ム３０へ転送する。
ＳＣ３Ｉバス２０を介して、第２図に示す如き読込み命
令をディスクキャッシュ制御装置１０に与える。ディス
クキャッシュ制ｔａｌｌ装置１０内のマイクロコンピュ
ータ１０１は、Ｌｏｇｉｃａｌ ＢＬｏｃｋ Ａｄｄｒ
ｅｓｓに基づいてディスクキャッシュメモリ５を検索シ
、データがディスクキャッシュメモリ５内に存在する場
合は、Ｔｒａｎｓｆｅｒ Ｌｅｎｇｔｈに基づいて読み
出したデータをＳＣ３Ｉバス２０を介してホストシステ
ム３０へ転送する。
一方、要求データがディスクキャッシュメモリ５に存在
しない場合、マイクロコンピュータ１０１は、制御回路
１０３に指示を与え、制御回路１０３は、デバイスイン
タフェース回路１０４を介してディスク装置８に読出し
命令を与える。その際、マイクロコンピュータ１０１
は、Ｔｒａｎｓｆｅｒ Ｌｅｎｇｔｈで指定されたブロ
ック数の倍のデータ続出しを命令する。
しない場合、マイクロコンピュータ１０１は、制御回路
１０３に指示を与え、制御回路１０３は、デバイスイン
タフェース回路１０４を介してディスク装置８に読出し
命令を与える。その際、マイクロコンピュータ１０１
は、Ｔｒａｎｓｆｅｒ Ｌｅｎｇｔｈで指定されたブロ
ック数の倍のデータ続出しを命令する。
Ｓ売み出されたデータは、デバイスインクフェース回路
１０４を介して一旦小容母バソファ１０２に記憶される
。マイクロコンピュータ１０１ は、このデータをｓｃ
ｓ ｒバス２０を介してホストシステム３０へ転送する
が、ＳＣ３Ｉバス２０への転送は、ＴｒａｎｓｆｅｒＬ
ｅｎｇｔｈで指定されたデータ長のデータ転送が完了し
たときに終了する。
１０４を介して一旦小容母バソファ１０２に記憶される
。マイクロコンピュータ１０１ は、このデータをｓｃ
ｓ ｒバス２０を介してホストシステム３０へ転送する
が、ＳＣ３Ｉバス２０への転送は、ＴｒａｎｓｆｅｒＬ
ｅｎｇｔｈで指定されたデータ長のデータ転送が完了し
たときに終了する。
一方、ディスク装置８から読み出されたＴｒａｎｓｆｅ
ｒＬｅｎｇｔ＋１の２倍長のデータはディスクキャッシ
ュメモリ５へ転送されて書き込まれる。
ｒＬｅｎｇｔ＋１の２倍長のデータはディスクキャッシ
ュメモリ５へ転送されて書き込まれる。
即ち、連続的に実行するプログラムで用いられるデータ
は、隣接する位置を記憶位置とする場合が多いので、デ
ィスク装置からデータを読み出す機会をとらえて、要求
データのみならず、近隣のデータまでもディスクキャッ
シュメモリに書き込んでおけば、以降の処理で使用が予
想されるデータがディスクキャッシュメモリに存在する
確率が高まり、アクセスタイムが短縮される。
は、隣接する位置を記憶位置とする場合が多いので、デ
ィスク装置からデータを読み出す機会をとらえて、要求
データのみならず、近隣のデータまでもディスクキャッ
シュメモリに書き込んでおけば、以降の処理で使用が予
想されるデータがディスクキャッシュメモリに存在する
確率が高まり、アクセスタイムが短縮される。
なお、本実施例では、Ｔｒａｎｓｆｅｒ Ｌｅｎｇｔｈ
で指定されたブロック数の２倍長のデータをディスクか
ら読み出す構成としたが、２倍に限らずディスクキャッ
シュメモリの容量を考慮して複数倍読み出す構成として
もよい。
で指定されたブロック数の２倍長のデータをディスクか
ら読み出す構成としたが、２倍に限らずディスクキャッ
シュメモリの容量を考慮して複数倍読み出す構成として
もよい。
また、本実施例では、ＳＣ３Ｉにおけるディスクキャッ
シュにつき説明したが、これに限らず、他のインタフェ
ースであっても同様の効果が得られる。
シュにつき説明したが、これに限らず、他のインタフェ
ースであっても同様の効果が得られる。
本発明の記す、ａ装置は、ディスクキャッシュメモリに
データが存在せずにディスクからデータを読み出す際、
そのデータを含む複数ブロックのデータを読み出してデ
ィスクキャッシュメモリに書き込むことにより、所要デ
ータがディスクキャッシュメモリに存在する確率が高ま
り、アクセスタイムが短縮され、ディスクキャソンユの
性能を向上させるという優れた効果を奏する。
データが存在せずにディスクからデータを読み出す際、
そのデータを含む複数ブロックのデータを読み出してデ
ィスクキャッシュメモリに書き込むことにより、所要デ
ータがディスクキャッシュメモリに存在する確率が高ま
り、アクセスタイムが短縮され、ディスクキャソンユの
性能を向上させるという優れた効果を奏する。
第１図は本発明に係るディスクキャッシュ制御装置の構
成を示ずブロック図、第２図はＳＣ３ＩにおけるＲＥＡ
Ｄ命令のコート形式を示す概念図、第３図は従来のディ
スクキャッシュ制御装置の構成を示すブロック図である
。 ５・・・ディスクキャッシュメモリ ８・・・ディスク
装置 １０・・・ディスクキャッシュ制御装置 ２０・
・・５Ｃ８Ｉバス ３０・・・ホストシステム １０１
・・・マイクロコンピュータ １０２・・・小容量バ
ソファ・・・制御回路 １０４・・・デバイスインタフェース 回路 なお、 図中、 同一符号は同一、 又は相当部分を 示す。 代 理 人 大 イテ 増 雄
成を示ずブロック図、第２図はＳＣ３ＩにおけるＲＥＡ
Ｄ命令のコート形式を示す概念図、第３図は従来のディ
スクキャッシュ制御装置の構成を示すブロック図である
。 ５・・・ディスクキャッシュメモリ ８・・・ディスク
装置 １０・・・ディスクキャッシュ制御装置 ２０・
・・５Ｃ８Ｉバス ３０・・・ホストシステム １０１
・・・マイクロコンピュータ １０２・・・小容量バ
ソファ・・・制御回路 １０４・・・デバイスインタフェース 回路 なお、 図中、 同一符号は同一、 又は相当部分を 示す。 代 理 人 大 イテ 増 雄
Claims (1)
- （１）第１記憶手段に記憶してあるデータの一部を、第
１記憶手段よりアクセスが高速に行われる第２記憶手段
に記憶しておき、第２記憶手段を優先的に検索する一方
、第２記憶手段に所要データが存在しない場合は、第１
記憶手段からデータを読み出して第２記憶手段に書き込
み、また所要データを装置外部へ転送する記憶装置にお
いて、 装置外部へ転送すべきデータ長の複数倍の データを第１記憶手段から読み出す手段と、読み出した
該データを第２記憶手段に書き 込む手段と を備えたことを特徴とする記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63321570A JPH02165247A (ja) | 1988-12-19 | 1988-12-19 | 記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63321570A JPH02165247A (ja) | 1988-12-19 | 1988-12-19 | 記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02165247A true JPH02165247A (ja) | 1990-06-26 |
Family
ID=18134038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63321570A Pending JPH02165247A (ja) | 1988-12-19 | 1988-12-19 | 記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02165247A (ja) |
-
1988
- 1988-12-19 JP JP63321570A patent/JPH02165247A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6115761A (en) | First-In-First-Out (FIFO) memories having dual descriptors and credit passing for efficient access in a multi-processor system environment | |
| JP2005535038A (ja) | 内部ロウキャッシングを有するメモリハブおよびアクセス方法。 | |
| EP1094392B1 (en) | Method and apparatus for interfacing with a secondary storage system | |
| US5293618A (en) | Method for controlling access to a shared file and apparatus therefor | |
| US8312216B2 (en) | Data processing apparatus and data processing method | |
| JPH02165247A (ja) | 記憶装置 | |
| US4628450A (en) | Data processing system having a local memory which does not use a directory device with distributed resident programs and a method therefor | |
| JPH01125644A (ja) | データ転送装置 | |
| JPS6331806B2 (ja) | ||
| JP2964504B2 (ja) | 文書処理装置 | |
| JP2645477B2 (ja) | マイクロプロセッサ及びそのキャッシュメモリ | |
| JPH10254781A (ja) | 補助記憶装置 | |
| JPS61237145A (ja) | ストアバツフアの制御方式 | |
| JPS6135583B2 (ja) | ||
| JPS635446A (ja) | マイクロコンピユ−タシステム | |
| JPS59172186A (ja) | キヤツシユ・メモリ制御方式 | |
| JPS6243737A (ja) | 割り込み制御方式 | |
| JPS635432A (ja) | マイクロプロセツサ | |
| JPS61193245A (ja) | 記憶制御方式 | |
| JPS59231665A (ja) | デイスク制御装置 | |
| JPH05282107A (ja) | 外部記憶装置 | |
| JPH02165248A (ja) | ディスクキャッシュ制御装置 | |
| JPS5985563A (ja) | デイスクコントロ−ル装置 | |
| JPH0567975B2 (ja) | ||
| JPH01177661A (ja) | データ転送装置 |