JPH02165685A - 半導体発光装置の製造方法 - Google Patents
半導体発光装置の製造方法Info
- Publication number
- JPH02165685A JPH02165685A JP31961888A JP31961888A JPH02165685A JP H02165685 A JPH02165685 A JP H02165685A JP 31961888 A JP31961888 A JP 31961888A JP 31961888 A JP31961888 A JP 31961888A JP H02165685 A JPH02165685 A JP H02165685A
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- layer
- type
- film
- cladding layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
埋め込みへテロ構造を有する半導体レーザを製造する方
法の改良に関し、 半導体レーザに於けるストライプ状のメサ部分とそれを
埋め込む電流ブロック層との界面に電流パスが生成され
ないようにし、高温雰囲気など、劣悪な環境でも容易に
発振できるように、また、安定した発光効率が得られる
ようにすることを目的とし、 一導電型半導体基板上に一導電型クラッド層、活性層、
反対導電型クラッド層を順に成長させる工程と、次いで
、ストライプ状のマスク膜を形成し前記反対導電型クラ
ッド層の表面から前記一導電型クラッド層に達する選択
的エツチングを行ってストライブ状のメサ部分を形成す
る工程と、次いで、該メサ部分の側面を覆うマスク膜を
形成する工程と、次いで、前記メサ部分の表面及び側面
を覆うマスク膜を残した状態で前記一導電型クランド層
及び一導電型半導体基板の一部を更にエツチングして前
記メサ部分を高くする工程と、次いで、前記マスク膜を
全て残した状態でｐｎ接合面が前記メサ部分の一導電型
クラッド層に於ける厚さの間に存在するよう電流ブロッ
ク層を成長させる工程と、次いで、前記マスク膜を全て
除去してから反対導電型平坦化層を成長させる工程とが
含まれてなるよう構成する。
法の改良に関し、 半導体レーザに於けるストライプ状のメサ部分とそれを
埋め込む電流ブロック層との界面に電流パスが生成され
ないようにし、高温雰囲気など、劣悪な環境でも容易に
発振できるように、また、安定した発光効率が得られる
ようにすることを目的とし、 一導電型半導体基板上に一導電型クラッド層、活性層、
反対導電型クラッド層を順に成長させる工程と、次いで
、ストライプ状のマスク膜を形成し前記反対導電型クラ
ッド層の表面から前記一導電型クラッド層に達する選択
的エツチングを行ってストライブ状のメサ部分を形成す
る工程と、次いで、該メサ部分の側面を覆うマスク膜を
形成する工程と、次いで、前記メサ部分の表面及び側面
を覆うマスク膜を残した状態で前記一導電型クランド層
及び一導電型半導体基板の一部を更にエツチングして前
記メサ部分を高くする工程と、次いで、前記マスク膜を
全て残した状態でｐｎ接合面が前記メサ部分の一導電型
クラッド層に於ける厚さの間に存在するよう電流ブロッ
ク層を成長させる工程と、次いで、前記マスク膜を全て
除去してから反対導電型平坦化層を成長させる工程とが
含まれてなるよう構成する。
本発明は、埋め込みへテロ構造（ｂｕｒｉｅｄｈｅｔｅ
ｒｏｓｔｒｕｃｔｕｒｅ：ＢＨ）を有する半導体発光装
置を製造する方法の改良に関する。
ｒｏｓｔｒｕｃｔｕｒｅ：ＢＨ）を有する半導体発光装
置を製造する方法の改良に関する。
現在、発光波長が１．３〔μｍ〕帯にある半導体発光装
置は、その波長の光を伝播させる為の優れた光導波路が
存在することから、ＬＡＮ （１。
置は、その波長の光を伝播させる為の優れた光導波路が
存在することから、ＬＡＮ （１。
ｃａｔ ａｒｅａ ｎｅｔｗｏｒｋ）などの民生用
二ニー・メディアへの適用が有望視されていて、将来の
マーケットは大幅に拡大されることが予想されている。
二ニー・メディアへの適用が有望視されていて、将来の
マーケットは大幅に拡大されることが予想されている。
半導体レーザが、民生用機器に多用されるようになると
、様々な環境で使用されることになるから、その場合の
耐性を向上させておくことが必要であり、そのうち温度
特性も重要な一つになっていて、少なくとも１００（”
Ｃ）程度までは安定な動作が保証されなければならない
。
、様々な環境で使用されることになるから、その場合の
耐性を向上させておくことが必要であり、そのうち温度
特性も重要な一つになっていて、少なくとも１００（”
Ｃ）程度までは安定な動作が保証されなければならない
。
そのような温度特性を実現するには、リーク電流を低減
し、注入された電流が殆ど活性層を流れるようにするこ
とで、温度上昇があっても、安定な動作を可能にするこ
とが望まれる。
し、注入された電流が殆ど活性層を流れるようにするこ
とで、温度上昇があっても、安定な動作を可能にするこ
とが望まれる。
また、半導体レーザのような発振を行わないＬＥＤ （
ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ）のよ
うな半導体発光装置に於いても動作の安定化や高効率化
が要求されている。
ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ）のよ
うな半導体発光装置に於いても動作の安定化や高効率化
が要求されている。
第８図は従来のＢＨ型半導体レーザを説明する為の要部
切断正面図を表している。
切断正面図を表している。
図に於いて、３１はｐ＋型１ｎＰ基板、３２はｐ型１ｎ
Ｐクラッド層、３３はｐ″″型Ｇａ Ｉ ｎＡｓＰ活性
層（λ−１，３（、ｃｚｍ））、３４はｎ型ＩｎＰクラ
ッド層、３５はｐ１型ＩｎＰ層、３６はｎ＋型ＩｎＰ層
、３７はｐ ４−型ＩｎＰ１ｉ、３８はｎ＋製型１ｎＰ 梨型ＧａｎＡｓＰコンタクト層、４１はＡｕＧｅＮｉ膜
、４２は二酸化シリコン（Ｓｉ０２）からなる絶縁膜、
４３はＴｉ膜、４４はｐｔ膜、４５はＡｕ１１、４６は
ＡｕＺｎ膜、４７はＴｉ膜、４８はｐｔ膜、４９はＡｕ
膜をそれぞれ示し′ている。
Ｐクラッド層、３３はｐ″″型Ｇａ Ｉ ｎＡｓＰ活性
層（λ−１，３（、ｃｚｍ））、３４はｎ型ＩｎＰクラ
ッド層、３５はｐ１型ＩｎＰ層、３６はｎ＋型ＩｎＰ層
、３７はｐ ４−型ＩｎＰ１ｉ、３８はｎ＋製型１ｎＰ 梨型ＧａｎＡｓＰコンタクト層、４１はＡｕＧｅＮｉ膜
、４２は二酸化シリコン（Ｓｉ０２）からなる絶縁膜、
４３はＴｉ膜、４４はｐｔ膜、４５はＡｕ１１、４６は
ＡｕＺｎ膜、４７はＴｉ膜、４８はｐｔ膜、４９はＡｕ
膜をそれぞれ示し′ている。
この従来例では、ｐ型１ｎＰクラッド層３２、ｐ−型Ｇ
ａ１ｎＡｓＰ活性層３３、ｎ型１ｎＰクラッド層３４で
ＤＨ （ｄｏｕｂｌｅ ｈｅｔｅｒｏｓｔｒｕｃｔｕ
ｒｅ）構造を構成し、また、ｐ＋型１ｎＰ層３５、ｎ＋
型ＩｎＰ層３６、ｐ＋型ＩｎＰＨ３１、ｎ＋型１ｎＰ層
３８で電流ブロック層を構成し、更にまた、ＡｕＧｅＮ
ｉ膜４１、Ｔｉ膜４３、Ｐｔ膜４４、Ａｕ膜４５でｎ側
電極を、そして、ＡｕＺｎ膜４６、Ｔｉ膜４７、Ｐｔ１
ｌｉ４８、Ａｕ膜４９でｐ側電極をそれぞれ構成してい
る。
ａ１ｎＡｓＰ活性層３３、ｎ型１ｎＰクラッド層３４で
ＤＨ （ｄｏｕｂｌｅ ｈｅｔｅｒｏｓｔｒｕｃｔｕ
ｒｅ）構造を構成し、また、ｐ＋型１ｎＰ層３５、ｎ＋
型ＩｎＰ層３６、ｐ＋型ＩｎＰＨ３１、ｎ＋型１ｎＰ層
３８で電流ブロック層を構成し、更にまた、ＡｕＧｅＮ
ｉ膜４１、Ｔｉ膜４３、Ｐｔ膜４４、Ａｕ膜４５でｎ側
電極を、そして、ＡｕＺｎ膜４６、Ｔｉ膜４７、Ｐｔ１
ｌｉ４８、Ａｕ膜４９でｐ側電極をそれぞれ構成してい
る。
図示のＢＨ型半導体レーザを製造するには、液相エピタ
キシャル成長（ｌ １ｑｕｉｄ 、ｐｈａｓｅ ｅ
ｐｉｔａｘｙ：ＬＰＥ）法を通用することに依り、ｐ＋
型１ｎＰ基板３１上にｐ型ＩｎＰクラッド層３２、ｐ−
型Ｇａ１ｎＡｓＰ活性層３３、ｎ型１ｎＰクラッド層３
４を順に成長させる。
キシャル成長（ｌ １ｑｕｉｄ 、ｐｈａｓｅ ｅ
ｐｉｔａｘｙ：ＬＰＥ）法を通用することに依り、ｐ＋
型１ｎＰ基板３１上にｐ型ＩｎＰクラッド層３２、ｐ−
型Ｇａ１ｎＡｓＰ活性層３３、ｎ型１ｎＰクラッド層３
４を順に成長させる。
次いで、化学気相堆積（ｃｈｅｍｉｃａｌ ｖａｐｏ
ｒ ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）法を通用するこ
とに依り、例えば厚さ３０００ （人〕程度のＳ ｉ
Ｏ ２膜を形成し、通常のフォト・リソグラフィ技術を
適用することに依り、該Ｓ ｉ Ｏ ２膜をパターニン
グして中央に幅ｌ 〔μｍ〕前後のストライブを形成す
る。
ｒ ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）法を通用するこ
とに依り、例えば厚さ３０００ （人〕程度のＳ ｉ
Ｏ ２膜を形成し、通常のフォト・リソグラフィ技術を
適用することに依り、該Ｓ ｉ Ｏ ２膜をパターニン
グして中央に幅ｌ 〔μｍ〕前後のストライブを形成す
る。
次いで、前記のストライブ状５ｉ０２膜をマスクとして
ｎ型１ｎＰクラッド層３４０表面からｐ＋型１ｎＰ基板
３１に達するエツチングを行ってストライブ状メサ部分
を形成する。
ｎ型１ｎＰクラッド層３４０表面からｐ＋型１ｎＰ基板
３１に達するエツチングを行ってストライブ状メサ部分
を形成する。
次いで、再びＬＰＥ法を適用することに依り、ｐ＋型Ｉ
ｎＰ層３５、ｎ＋型１ｎＰ層３６、ｐ＋型１ｎＰ層３７
、ｎ＋型ＩｎＰ層３８を成長させる。
ｎＰ層３５、ｎ＋型１ｎＰ層３６、ｐ＋型１ｎＰ層３７
、ｎ＋型ＩｎＰ層３８を成長させる。
次いで、前記マスクとして用いた５ｉｎ２膜を除去して
から、更にＬＰＥ法を適用することに依り、表面平坦化
の為のｎ＋型１ｎＰ層３９、ｎ＋梨型ＧａｎＡｓＰコン
タクト層４０を順に成長させてＢＨ槽構造得られる。
から、更にＬＰＥ法を適用することに依り、表面平坦化
の為のｎ＋型１ｎＰ層３９、ｎ＋梨型ＧａｎＡｓＰコン
タクト層４０を順に成長させてＢＨ槽構造得られる。
次いで、通常の技法を適用することに依り、絶縁膜４２
、ｎ側電極、ｐ側電極を形成し、合金化の熱処理を行っ
て完成する。
、ｎ側電極、ｐ側電極を形成し、合金化の熱処理を行っ
て完成する。
尚、前記構成のＢＨ型半導体レーザの共振器両端に無反
射コートを施すとＬＥＤとして動作させることができる
。
射コートを施すとＬＥＤとして動作させることができる
。
第８図について説明した従来技術に依るＢＨ型半導体レ
ーザに於いては、電流の閉じ込めにかなりの効果を奏す
ることができる。
ーザに於いては、電流の閉じ込めにかなりの効果を奏す
ることができる。
然しなから、この点については未だ改良すべきところが
多い。即ち、図では若干誇張して描いであるが、ストラ
イブ状のメサ部分と電流ブロック層との界面に矢印で示
しであるように電流パスＡが生成され、本来、ｎ″″型
１ｎＧａＡｓＰ活性層３３に注入されるべき電流がパス
Ａを通ってリークする旨の問題がある。
多い。即ち、図では若干誇張して描いであるが、ストラ
イブ状のメサ部分と電流ブロック層との界面に矢印で示
しであるように電流パスＡが生成され、本来、ｎ″″型
１ｎＧａＡｓＰ活性層３３に注入されるべき電流がパス
Ａを通ってリークする旨の問題がある。
通常、半導体レーザは高温になると発振し難い傾向があ
り、それに加えて前記したリーク電流があると、発振開
始に大きく影響し、前記したように民生用機器に組み込
まれて環境が悪い状態で使用される場合、例えば１００
（’Ｃ）前後の高温になると全く発振しないことがある
。
り、それに加えて前記したリーク電流があると、発振開
始に大きく影響し、前記したように民生用機器に組み込
まれて環境が悪い状態で使用される場合、例えば１００
（’Ｃ）前後の高温になると全く発振しないことがある
。
また、半導体レーザのような発振を行わないＬＥＤに於
いても、発光効率が低下して光出力が不安定になる場合
があり、センサの光源として使用する際、動作の信頼性
が低下する。
いても、発光効率が低下して光出力が不安定になる場合
があり、センサの光源として使用する際、動作の信頼性
が低下する。
本発明は、半導体発光装置に於けるストライブ状のメサ
部分とそれを埋め込む電流ブロック層との界面に電流パ
スが生成されないようにし、高温雰囲気など、劣悪な環
境でも容易に発振できるように、また、安定した発光効
率が得られるようにする。
部分とそれを埋め込む電流ブロック層との界面に電流パ
スが生成されないようにし、高温雰囲気など、劣悪な環
境でも容易に発振できるように、また、安定した発光効
率が得られるようにする。
本発明に依る半導体発光装置を製造する方法では、一導
電型半導体基板（例えばｐ＋型１ｎＰ基板１）上に一導
電型りラッドＮ（例えばｐ型！ｎＰクラフト層２）、活
性層（例えばｐ−型１ｎＧａＡｓＰ活性層３）、反対導
電型クラッド層（例えばｎ型ＴｎＰクラッド層４）を順
に成長させる工程と、次いで、ストライブ状のマスク膜
（例えばＳｉＯ２膜５）を形成し前記反対導電型クラッ
ド層の表面から前記一導電型クラッド層に達する選択的
エツチングを行ってストライブ状のメサ部分を形成する
工程と、次いで、該メサ部分の側面を覆うマスク膜（例
えばＳ ｉ Ｏ２膜６）を形成する工程と、次いで、前
記メサ部分の表面並びに側面を覆うマスク膜を残した状
態で前記一導電型クラッド層及び一導電型半導体基板の
一部を更にエツチングして前記メサ部分を高くする工程
と、次いで、前記マスク膜を全て残した状態でｐｎ接合
面が前記メサ部分の一導電型クラッド層に於ける厚さの
間に存在するよう電流ブロック層（例えばｎ型ＩｎＰ層
７、ｐ型１ｎＰＪｉ８、ｎ型１ｎＰＩＩｉ９など）を成
長させる工程と、次いで、前記マスク膜を除去してから
反対導電型平坦化層（例えばｎ＋型１ｎＰ層１０）を成
長させる工程とが含まれている。
電型半導体基板（例えばｐ＋型１ｎＰ基板１）上に一導
電型りラッドＮ（例えばｐ型！ｎＰクラフト層２）、活
性層（例えばｐ−型１ｎＧａＡｓＰ活性層３）、反対導
電型クラッド層（例えばｎ型ＴｎＰクラッド層４）を順
に成長させる工程と、次いで、ストライブ状のマスク膜
（例えばＳｉＯ２膜５）を形成し前記反対導電型クラッ
ド層の表面から前記一導電型クラッド層に達する選択的
エツチングを行ってストライブ状のメサ部分を形成する
工程と、次いで、該メサ部分の側面を覆うマスク膜（例
えばＳ ｉ Ｏ２膜６）を形成する工程と、次いで、前
記メサ部分の表面並びに側面を覆うマスク膜を残した状
態で前記一導電型クラッド層及び一導電型半導体基板の
一部を更にエツチングして前記メサ部分を高くする工程
と、次いで、前記マスク膜を全て残した状態でｐｎ接合
面が前記メサ部分の一導電型クラッド層に於ける厚さの
間に存在するよう電流ブロック層（例えばｎ型ＩｎＰ層
７、ｐ型１ｎＰＪｉ８、ｎ型１ｎＰＩＩｉ９など）を成
長させる工程と、次いで、前記マスク膜を除去してから
反対導電型平坦化層（例えばｎ＋型１ｎＰ層１０）を成
長させる工程とが含まれている。
前記の手段を採ることに依って得られたＢＨ型半導体発
光装置では、メサ部分と電流ブロック層との界面に電流
パスが形成される虞はな（、注入された電流は殆どがス
トライブ状の活性層を通過することになり、従って、例
えば１００（’Ｃ）程度の高温雰囲気など劣悪な使用環
境で動作させる必要がある場合でも良好に発振させるこ
とが可能であり、また、安定した発光効率が得られる。
光装置では、メサ部分と電流ブロック層との界面に電流
パスが形成される虞はな（、注入された電流は殆どがス
トライブ状の活性層を通過することになり、従って、例
えば１００（’Ｃ）程度の高温雰囲気など劣悪な使用環
境で動作させる必要がある場合でも良好に発振させるこ
とが可能であり、また、安定した発光効率が得られる。
第１図乃至第７図は本発明一実施例を解説する為の工程
要所に於けるＢＨ槽構造有する半導体レーザの要部切断
正面図であり、以下、これ等の図を参照しつつ説明する
。
要所に於けるＢＨ槽構造有する半導体レーザの要部切断
正面図であり、以下、これ等の図を参照しつつ説明する
。
第１図参照
（１）ＬＰＥ法を適用することに依り、ｐ＋梨型ＩｎＰ
基板ｌ上ｐ型１ｎＰクラッド層２、ｐ−型ＩｎＧａＡｓ
Ｐ活性層３、ｎ型１ｎＰクラッド層４を成長させる。
基板ｌ上ｐ型１ｎＰクラッド層２、ｐ−型ＩｎＧａＡｓ
Ｐ活性層３、ｎ型１ｎＰクラッド層４を成長させる。
前記各部分の主要データを例示すると次の通りである。
ｔａ＞ 基板１について
不純物：ｚｎ
不純物濃度： ５ Ｘ １０Ｉ８（ｅｌｍ−”）（ｂ）
クラッド層２について 厚さ２０．３Ｃμｍ〕 不純物：Ｃｄ 不純物濃度： ５ Ｘ Ｉ ０１７（Ｃ１１−”）（Ｃ
） 活性層３について 厚さ：０．１２（μｍ〕 不純物：Ｚｎ 不純物濃度： ４ Ｘ ｌ ０Ｉ７（Ｃ１１−’）＋ｄ
） クラッド層４につい・て 厚さ７０．４Ｃμｍ〕 不純物：Ｓｎ 不純物濃度： Ｉ Ｘ １０１’ （ｃｌｌｌ”３）
＋２１ＣＶＤ法を適用することに依り、厚さが例えば３
０００ ［人］程度の５ｉｏｚ膜５を形成する。
クラッド層２について 厚さ２０．３Ｃμｍ〕 不純物：Ｃｄ 不純物濃度： ５ Ｘ Ｉ ０１７（Ｃ１１−”）（Ｃ
） 活性層３について 厚さ：０．１２（μｍ〕 不純物：Ｚｎ 不純物濃度： ４ Ｘ ｌ ０Ｉ７（Ｃ１１−’）＋ｄ
） クラッド層４につい・て 厚さ７０．４Ｃμｍ〕 不純物：Ｓｎ 不純物濃度： Ｉ Ｘ １０１’ （ｃｌｌｌ”３）
＋２１ＣＶＤ法を適用することに依り、厚さが例えば３
０００ ［人］程度の５ｉｏｚ膜５を形成する。
第２図参照
（３）通常のフォト・リングラフィ技術に於けるレジス
ト・プロセス及びエツチング・ガスをＣＦ４とする反応
性イオン・エツチング（ｒ ａ ａ ｃ ｔｉｖｅ
ｉｏｎ ｅｔｃｈｉｎｇ：ＲＩＥ）法を適用すること
に依り、５ｉＯｚ膜５をパターニングし、幅が例えばｌ
〔μｍ〕以下であるストライプ状にする。
ト・プロセス及びエツチング・ガスをＣＦ４とする反応
性イオン・エツチング（ｒ ａ ａ ｃ ｔｉｖｅ
ｉｏｎ ｅｔｃｈｉｎｇ：ＲＩＥ）法を適用すること
に依り、５ｉＯｚ膜５をパターニングし、幅が例えばｌ
〔μｍ〕以下であるストライプ状にする。
（４）エッチャントをＨＣｌ ＋ Ｈ２０（ｎ型ＩｎＰ
用）及びＨ２ＳＯ４＋Ｈ２Ｏ２＋Ｈ２０（ｐ型１ｎＧａ
ＡｓＰ用）とするウェット・エツチング法を適用するこ
とに依り、Ｓ ｉｏｇ膜５をマスクとしてクラッド層４
の表面から基板１内に達するエツチングを行ってメサ部
分を形成する。
用）及びＨ２ＳＯ４＋Ｈ２Ｏ２＋Ｈ２０（ｐ型１ｎＧａ
ＡｓＰ用）とするウェット・エツチング法を適用するこ
とに依り、Ｓ ｉｏｇ膜５をマスクとしてクラッド層４
の表面から基板１内に達するエツチングを行ってメサ部
分を形成する。
第３図参照
（５） マグネトロン・スパッタリング法を適用する
ことに依り、厚さ例えば３０００ （人〕程度の５ｉＯ
ｚｌｉ６を形成する。
ことに依り、厚さ例えば３０００ （人〕程度の５ｉＯ
ｚｌｉ６を形成する。
第４図参照
（６） エツチング・ガスをＣＦ、とするＲＩＥ法を
適用することに依り、５ｉＯｚ膜６の異方性エツチング
を行ってメサ部分の側面に被着されたもの以外を除去す
る。
適用することに依り、５ｉＯｚ膜６の異方性エツチング
を行ってメサ部分の側面に被着されたもの以外を除去す
る。
第５図参照
（７） エッチャントをＨＣｊ！＋Ｈ２０ｚとするウ
ェット・エツチング法を適用することに依り、メサ部分
をマスクとしてｐ型１ｎＰクラッド層２及びｐ＋型Ｉｎ
Ｐ基板の一部を選択的にエツチングしてメサ部分を更に
高くする。
ェット・エツチング法を適用することに依り、メサ部分
をマスクとしてｐ型１ｎＰクラッド層２及びｐ＋型Ｉｎ
Ｐ基板の一部を選択的にエツチングしてメサ部分を更に
高くする。
第６図参照
（８）ＬＰＥ法を適用することに依り、ｎ型１ｎＰ電流
ブロツクＮ７、ｐ型１ｎＰ電流ブロック層８、ｐ型１ｎ
Ｐ電流ブロック層９を成長させる。
ブロツクＮ７、ｐ型１ｎＰ電流ブロック層８、ｐ型１ｎ
Ｐ電流ブロック層９を成長させる。
前記各部分の主要データを例示すると次の通りである。
Ｃａｌ を流ブロック層７について
厚さ：０．７（μｍ〕
不純物：Ｔｅ
不純物濃度： １． ４ Ｘ １０１” （ｃｍ−’）
（ｂ） 電流ブロック層８について 厚さ：０．５（μｍ）（最大値） 不純物：Ｚｎ 不純物濃度： ２Ｘ Ｉ Ｑ ” （ａｍ−’）（Ｃ１
電流ブロックＮ９について 厚さ：０．３Ｃμｍ）（最大値） 不純物二Ｔｅ 不純物濃度： ４ Ｘ ｌ Ｏ１２（（Ｊ−’）第７図
参照 （９） エッチャントをＨＦ＋ １ ＯＮＨ，Ｆとす
る浸漬法を適用することに依り、ＳｉＯ２膜６及び５を
除去する。
（ｂ） 電流ブロック層８について 厚さ：０．５（μｍ）（最大値） 不純物：Ｚｎ 不純物濃度： ２Ｘ Ｉ Ｑ ” （ａｍ−’）（Ｃ１
電流ブロックＮ９について 厚さ：０．３Ｃμｍ）（最大値） 不純物二Ｔｅ 不純物濃度： ４ Ｘ ｌ Ｏ１２（（Ｊ−’）第７図
参照 （９） エッチャントをＨＦ＋ １ ＯＮＨ，Ｆとす
る浸漬法を適用することに依り、ＳｉＯ２膜６及び５を
除去する。
α（Ｉ ＬＰＥ法を適用することに依り、ｎ＋型Ｉｎ
Ｐ平坦化層１０及びｎ＋梨型１ｎＧａＡｓＰ極コンタク
ト層１１を形成する。
Ｐ平坦化層１０及びｎ＋梨型１ｎＧａＡｓＰ極コンタク
ト層１１を形成する。
前記各部分の主要データを例示すると次の通りである。
平坦化層１０の主要データを例示すると次の＋８）
平坦化層１０について 厚さ：１．０（μｍ）（最小値） 不純物：Ｔｅ 不純物濃度： ３ Ｘ １０” （Ｃａｌ−’）ｆｂ
） 電極コンタクト層１１について厚さ：０．５Ｃμ
ｍ〕 不純物：Ｔｅ 不純物濃度： ５ Ｘ １０１ｅ（ａｍ−’）ａυ 通
常の技法を適用することに依り、ＡｕＧｅＮｉ膜１２、
絶縁膜１３、Ｔｉ膜１４、ｐｔ膜１５、Ａｕ膜１６、Ａ
ｕＺｎ膜１７膜下７膜１８、ｐｔ膜１９、Ａｕ膜２０を
それぞれ形成する。尚、ＡｕＧｅＮｔ膜１２、Ｔｉ膜１
４、ｐｔ膜１５、Ａｕ膜１６がｎ側電極を、また、Ａｕ
Ｚｎ膜１７膜下７膜１８、ｐｔ膜１９、Ａｕ膜２０がｐ
側電極を構成することは云うまでもない。
平坦化層１０について 厚さ：１．０（μｍ）（最小値） 不純物：Ｔｅ 不純物濃度： ３ Ｘ １０” （Ｃａｌ−’）ｆｂ
） 電極コンタクト層１１について厚さ：０．５Ｃμ
ｍ〕 不純物：Ｔｅ 不純物濃度： ５ Ｘ １０１ｅ（ａｍ−’）ａυ 通
常の技法を適用することに依り、ＡｕＧｅＮｉ膜１２、
絶縁膜１３、Ｔｉ膜１４、ｐｔ膜１５、Ａｕ膜１６、Ａ
ｕＺｎ膜１７膜下７膜１８、ｐｔ膜１９、Ａｕ膜２０を
それぞれ形成する。尚、ＡｕＧｅＮｔ膜１２、Ｔｉ膜１
４、ｐｔ膜１５、Ａｕ膜１６がｎ側電極を、また、Ａｕ
Ｚｎ膜１７膜下７膜１８、ｐｔ膜１９、Ａｕ膜２０がｐ
側電極を構成することは云うまでもない。
第７図に見られるＢＨ型半導体し一部では第８図に見ら
れるＢＨ型半導体レーザに於けるような電流パスＡが存
在しないことは明らかである。
れるＢＨ型半導体レーザに於けるような電流パスＡが存
在しないことは明らかである。
また、前記したＢＨ型半導体レーザ、をＬＥＤとして使
用する場合には、共振器端面に無反射コートを施せば良
い。その無反射コートは、例えばプラズマＣＶＤ法を適
用し、厚さ約１８００ （人〕程度のＳ ｉ０２膜を被
着させて実現することができる。ＬＥＤとして動作させ
た場合には、前記したように、リーク電流のパスがない
ことから、高い発光効率が得られ、また、温度の変化に
対する安定性も向上する。
用する場合には、共振器端面に無反射コートを施せば良
い。その無反射コートは、例えばプラズマＣＶＤ法を適
用し、厚さ約１８００ （人〕程度のＳ ｉ０２膜を被
着させて実現することができる。ＬＥＤとして動作させ
た場合には、前記したように、リーク電流のパスがない
ことから、高い発光効率が得られ、また、温度の変化に
対する安定性も向上する。
本発明に依る半導体発光装置の製造方法に於いては、一
導電型半導体基板上に一導電型クラッド層、活性層・、
反対導電型クラッド層を順に成長させ、前記反対導電型
クラッド層の表面から前記一導電型クラッド層に達する
選択的エツチングを行ってストライブ状のメサ部分を形
成し、該メサ部分の表面及び側面を覆うマスク膜が存在
する状態で前記一導電型クラッド層及び一導電型半導体
基板の一部をエツチングして前記メサ部分を高（し、同
じく前記マスク膜が存在する状態でｐｎ接合面が前記メ
サ部分の一導電型クラッド層に於ける厚さの間に存在す
るよう電流ブロック層を成長させるようにしている。
導電型半導体基板上に一導電型クラッド層、活性層・、
反対導電型クラッド層を順に成長させ、前記反対導電型
クラッド層の表面から前記一導電型クラッド層に達する
選択的エツチングを行ってストライブ状のメサ部分を形
成し、該メサ部分の表面及び側面を覆うマスク膜が存在
する状態で前記一導電型クラッド層及び一導電型半導体
基板の一部をエツチングして前記メサ部分を高（し、同
じく前記マスク膜が存在する状態でｐｎ接合面が前記メ
サ部分の一導電型クラッド層に於ける厚さの間に存在す
るよう電流ブロック層を成長させるようにしている。
前記の手段を採ることに依って得られたＢＨ型半導体レ
ーザでは、メサ部分と電流ブロック層との界面に電流パ
スが形成される虞はなく、注入された電流は殆どがスト
ライプ状の活性層を通過することになり、従って、例え
ば１００（’Ｃ）程度の高温雰囲気など劣悪な使用環境
の下で動作させる必要がある場合でも良好に発振させる
ことができる。
ーザでは、メサ部分と電流ブロック層との界面に電流パ
スが形成される虞はなく、注入された電流は殆どがスト
ライプ状の活性層を通過することになり、従って、例え
ば１００（’Ｃ）程度の高温雰囲気など劣悪な使用環境
の下で動作させる必要がある場合でも良好に発振させる
ことができる。
また、ＬＥＤとして構成した場合には、安定した発光効
率が得られ、センサの光源として使用する場合、動作の
信転性が向上する。
率が得られ、センサの光源として使用する場合、動作の
信転性が向上する。
第１図乃至第７図は本発明一実施例を説明する為の工程
要所に於ける半導体レーザの要部切断正面図、第８図は
従来例を説明する為の工程要所に於ける半導体レーザの
要部切断正面図をそれぞれ表している。 図に於いて、１はｐ＋型１ｎＰ基板、２はｐ型ＩｎＰク
ラッド層、３はｐ−型１ｎＧａＡｓＰ活性層、４はｎ型
１ｎＰクラッド層、５は５ｔｏ２膜、６は５ｉ０２膜、
７はｎ型ＩｎＰ電流ブｏ７り層、８はｐ型ＩｎＰ電流ブ
ロック層、９はｎ型ＩｎＰ電流ブロック層、１０はｎ＋
型ＩｎＰ平坦化層、１１はｎ＋梨型１ｎＧａＡｓＰ極コ
ンタクト層をそれぞれ示している。
要所に於ける半導体レーザの要部切断正面図、第８図は
従来例を説明する為の工程要所に於ける半導体レーザの
要部切断正面図をそれぞれ表している。 図に於いて、１はｐ＋型１ｎＰ基板、２はｐ型ＩｎＰク
ラッド層、３はｐ−型１ｎＧａＡｓＰ活性層、４はｎ型
１ｎＰクラッド層、５は５ｔｏ２膜、６は５ｉ０２膜、
７はｎ型ＩｎＰ電流ブｏ７り層、８はｐ型ＩｎＰ電流ブ
ロック層、９はｎ型ＩｎＰ電流ブロック層、１０はｎ＋
型ＩｎＰ平坦化層、１１はｎ＋梨型１ｎＧａＡｓＰ極コ
ンタクト層をそれぞれ示している。
Claims (1)
- 【特許請求の範囲】 一導電型半導体基板上に一導電型クラッド層、活性層、
反対導電型クラッド層を順に成長させる工程と、 次いで、ストライプ状のマスク膜を形成し前記反対導電
型クラッド層の表面から前記一導電型クラッド層に達す
る選択的エッチングを行ってストライプ状のメサ部分を
形成する工程と、 次いで、該メサ部分の側面を覆うマスク膜を形成する工
程と、 次いで、前記メサ部分の表面及び側面を覆うマスク膜を
残した状態で前記一導電型クラッド層及び一導電型半導
体基板の一部を更にエッチングして前記メサ部分を高く
する工程と、 次いで、前記マスク膜を全て残した状態でｐｎ接合面が
前記メサ部分の一導電型クラッド層に於ける厚さの間に
存在するよう電流ブロック層を成長させる工程と、 次いで、前記マスク膜を全て除去してから反対導電型平
坦化層を成長させる工程と が含まれてなることを特徴とする半導体発光装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31961888A JPH02165685A (ja) | 1988-12-20 | 1988-12-20 | 半導体発光装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31961888A JPH02165685A (ja) | 1988-12-20 | 1988-12-20 | 半導体発光装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02165685A true JPH02165685A (ja) | 1990-06-26 |
Family
ID=18112295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31961888A Pending JPH02165685A (ja) | 1988-12-20 | 1988-12-20 | 半導体発光装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02165685A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04239792A (ja) * | 1991-01-22 | 1992-08-27 | Mitsubishi Electric Corp | 半導体レーザ |
-
1988
- 1988-12-20 JP JP31961888A patent/JPH02165685A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04239792A (ja) * | 1991-01-22 | 1992-08-27 | Mitsubishi Electric Corp | 半導体レーザ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6898226B2 (en) | Surface emitting semiconductor laser and process for producing the same | |
| JP2000216492A (ja) | 半導体光素子、その製造方法及び半導体光学装置 | |
| JP4443094B2 (ja) | 半導体発光素子 | |
| JPH02165685A (ja) | 半導体発光装置の製造方法 | |
| JP2002057409A (ja) | 半導体レーザ及びその製造方法 | |
| JP4056717B2 (ja) | 半導体レーザおよびその製造方法 | |
| JP4090337B2 (ja) | 半導体レーザ素子および半導体レーザ素子の製造方法 | |
| WO2019208697A1 (ja) | 光半導体素子およびその製造方法ならびに光集積半導体素子およびその製造方法 | |
| JP6942261B1 (ja) | 光半導体装置の製造方法 | |
| JPH09205250A (ja) | 横方向電流注入型面発光半導体レーザ装置およびその製造方法 | |
| JP4497606B2 (ja) | 半導体レーザ装置 | |
| JP3440977B2 (ja) | 面発光半導体レーザおよびその製造方法 | |
| JP2004022934A (ja) | 半導体レーザ素子及びその製造方法 | |
| JPH07176830A (ja) | 半導体発光素子の製造方法 | |
| JPS6124839B2 (ja) | ||
| JPS6244440B2 (ja) | ||
| JP2708949B2 (ja) | 半導体レーザ装置の製造方法 | |
| JPH11346033A (ja) | 半導体レ―ザ装置及びその製造方法 | |
| JP3887733B2 (ja) | 光半導体素子の製造方法 | |
| JPH1140897A (ja) | 半導体レーザ素子及びその製造方法 | |
| JPH0629617A (ja) | 半導体発光素子 | |
| JPH11251678A (ja) | 半導体レーザ及びその製造方法 | |
| JPH03185889A (ja) | 半導体レーザ素子およびその製造方法 | |
| JPH06318760A (ja) | 面発光レーザ及びその製造方法 | |
| WO2023281741A1 (ja) | 半導体光素子 |