JPH02166517A - 除算方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 １丘豆！ 本発明は除算方式に関し、特に浮動小数点データの桁合
せに要する処理を高速に実行する除算方式に関する。

良米及ｌ 従来、浮動小数点データの除算を実行する際には以下の
ようなオペランドの桁合せが必要とされている。

除数と被除数との仮数部同士を比較し、被除数の仮数部
の大きさが除数の仮数部の大きさより大きい場合には、
被除数の仮数部が除数の仮数部よりも小さくなるまで右
シフトを行い、同時に被除数の指数部に上記右シフト量
を加算する６次に、除数が２進正規形となるまで除数と
被除数を同量左シフトする。

上記のような桁合せは例えば第２図のような構成で実行
されている。第２図を用いたオペランドの桁合せは以下
のようになる。なお、ここでは指数の基数が２すなわち
指数が２″″　（ｎ：整数）のｎをあられす場合に限っ
て説明する。

（１）指数レジスタＡｌｌに被除数の指数部、指数レジ
スタＢ１２に除数の指数部、固定小数点レジスタＡ２に
被除数Ω仮数部、固定小数点レジスタＢ３と仮数レジス
タＢ２１とに被除数の仮数部を格納する。

（２）固定小数点比較器７において、固定小数点レジス
タＡ２と固定小数点レジスタＢ３との内容の大きさを比
較する。同時にシフトオペランドセレクタ８を通して固
定小数点レジスタＢ３の出力をリーディングサイン検出
回路２３に入力し、このリーディングサイン検出回路２
３にて固定小数点レジスタＢ３の内容を２進正規形にす
るのに必要なシフト量を求める。また除数チェック回路
４において、除数が２進正規形か否かをチェックし、指
数減算器１３で指数レジスタＡｌｌの内容から指数レジ
スタＢ１２の内容を減算した結果を指数リザルトレジス
タ１５に格納する。

（３）■除数チェック回路４において、除数が２進正規
形であると判断されかつ固定小数点比較器７において被
除数が除数より小さいと判断された場合には、オペラン
ドセレクタ８を通して固定小数点レジスタＡ２の内容を
仮数レジスタＡ１９に格納し、指数補正値レジスタ１８
に“０″を格納し後の（１０）を実行する。

■除数チェック回路４において、除数が２進正規形であ
ると判断されかつ固定小数点比較器７において被除数が
除数よりも大きいと判断された場合には、シフトカウン
トレジスタ６、指数補正値レジスタ１８に“１″を格納
して次の（４）を実行する。

■除数チェック回路４において、除数が２進正規形でな
いと判断された場合には、リーディングサイン検出回路
２３の出力をリーディングサインレジスタＡ２４に格納
し、同時にシフトオペランドセレクタ８を通して固定小
数点レジスタＡ２の出力をリーディングサイン検出回路
２３に入力し、後の（５）を実行する。

（４）■シフトオペランドセレクタ８を通してシフタ９
に固定小数点レジスタＡ２の内容を入力し、シフトカウ
ントレジスタ６の値に応じて右シフトした結果を、オペ
ランドセレクタ１０を通して仮数レジスタＡ１９、固定
小数点レジスタ２に夫々格納する。

■前記■の結果、固定小数点比較器７において右シフト
した被除数が除数よりも小さいと判断された場合には、
そのまま（１０）を実行し、大きいと判断された場合に
は指数補正値レジスタ１８に“２″を格納し、シフタ９
において固定小数点レジスタＡ２の内容をシフトカウン
トレジスタ６の値に応じて再び右シフトした結果を、オ
ペランセレクタ１０を通して仮数レジスタＡ１９に格納
して（１０）を実行する。

（５）リーディングサインレジスタＢ２５にリーディン
グサイン検出回路２３の出力を格納し、リーディングサ
インレジスタＡ２４の内容をシフトカウントレジスタ６
に格納したのち、シフタ６において固定小数点レジスタ
３の内容をシフトカウントレジスタ６の内容に応じて左
シフトした結果を、オペランドセレクタ１０を通して仮
数レジスタ２１に格納し次の（６）を実行する。

（６）■固定小数点比較器７において、被除数が除数よ
り小さいと判断された場合には、シフタ９において固定
小数点レジスタＡ２の内容をシフトカウントレジスタ６
の内容に応じて左シフトした結果を仮数レジスタＡ１９
に格納し、指数補正値レジスタ１８にＯｎを格納して（
１０）を実行する。

■固定小数点比較器７において、被除数が除数より大き
いと判断された場合には、シフト量生成回路２８におい
てリーディングサインレジスタＡ２４の内容からリーデ
ィングサインレジスタＢ２５の内容を減じた結果を、シ
フトカウントレジスタ６と指数補正値レジスタ１８に格
納し次の（７）を実行する。

（７）指数リザルトレジスタ１５と指数補正値レジスタ
１８との内容を指数補正回路１６において加算したのち
、再び指数リザルトレジスタ１５に格納して指数補正値
レジスタ１８の内容を“０′にする。同時に、シフタ９
において固定小数点レジスタＡ２の内容をシフトカウン
トレジスタ６の内容に応じて右シフトした結果を、オペ
ランドセレクタ１０を通して固定小数点レジスタＡ２に
再び格納し次の（８）を実行する。

（８）■固定小数点比較器７において、右シフトした被
除数が除数より小さいと判断された場合には、シフトカ
ウントレジスタ６にリーディングサインレジスタＡ２４
の内容を再び入力し、シフタ９において固定小数点レジ
スタＡ２の内容をシフトカウントレジスタ６の内容に応
じて左シフトした結果を、オペランドセレクタ１０を通
して仮数レジスタＡ１９に格納して（１０）を実行する
。

■固定小数点比較器７において、右シフトした被除数が
除数より大きいと判断された場合には、シフトカウント
レジスタ６、指数補正値レジスタ１８に“１“を夫々格
納し、シフタ９において固定小数点レジスタＡ２の内容
をシフトカウントレジスタ６の内容に応じて右シフトし
、再びオペランドセレクタ１０を通して固定小数点レジ
スタＡ２に格納し次の（９）を実行する。

（９）■固定小数点比較器７において、再び右シフトし
た被除数が除数よりも小さいと判断された場合には、シ
フトカウントレジスタ６にリーディングサインレジスタ
Ａ２４の内容を再び入力し、シフタ９において固定小数
点レジスタＡ２の内容をシフトカウントレジスタ６の内
容に応じて左シ′フトした結果を、オペランドセレクタ
１０を通して仮数レジスタＡ１９に格納して（１０）を
実行する。

■固定小数点比較器７において、再び右シフトした被除
数が除数よりも大きいと判断された場合には、指数補正
値レジスタ１８に“２″を格納し〜シフタ９において固
定小数点レジスタＡ２の内容をシフトカウントレジスタ
６の値に応じて右シフトした結果を、再び固定小数点レ
ジスタＡ２に入力し、さらにシフトカウントレジスタ６
に再びリーディングサインレジスタ２４の内容を格納し
たのち、再びシフタ９において固定小数点レジスタＡ２
の内容をシフトカウントレジスタ６の値に応じて左シフ
トし、その結果をオペランドセレクタ３８を通して仮数
レジスタＡ１９に格納して（１０）を実行する。

（１０）指数リザルトレジスタ１５の出力と指数補正値
レジスタ１８の出力を指数補正回路１６において加算し
た結果を、再び指数リザルトレジスタ１５に入力する。

また、仮数レジスタＡ１９、仮数レジスタＢ２１の出力
を用いて除算器２２により除算を実行し、結果を仮数リ
ザルトレジスタ５１へ入力する。

ここで示した従来例においては、指数が２島のｎをあら
れす場合について示したものであるが、指数が１６”の
ｎをあられすような場合でも同様である。なお後者のよ
うな場合、被除数の右シフトは４ビット単位となるので
本従来例とは多少異った方式となる。

上述した従来の除算方式を用いると、その制御をハード
ウェアで実施する場合には金物社が、ファームウェアで
実施する場合にはステップ数が、夫々大量となりかつ複
雑となる。また被除数の仮数部が２進正規形でかつ除数
の仮数部が被除数の仮数部の大きさよりも大きい場合に
は、除算をすぐに開始することができるが、それ以外の
ケース特に除数の仮数部が２進（指数の基数が２４＝１
６の場合には１６道）正規形でない場合でかつ被除数の
仮数部が除数の仮数部よりも大きい場合には、前処理に
かかる時間が非常に長くなるといった欠点がある。

一般的に、浮動小数点命令は演算の後に正規形にする処
理を行っているため、プログラム中で用いられる演算デ
ータの大半は正規形になっていることが多い、従って後
者のようなケースは被除数が正規形で除数が正規形でな
い場合として比較的多くでてくるケースであるため、平
均的な命令実行時間に与える影響が少くない。

１肌塁１」 本発明の目的は、特に従来の除算方式において除数が正
規形でなくかつ被除数の仮数部が除数のそれより大なる
場合のオペランドの桁合せ処理を簡潔かつ高速化し、平
均的な除算命令実行時間を短くすることである。

１匪五璽羞 本発明による除算方式は、除数が正規形か否かを判定す
る除数チェック手段と、前記除数と被除数との仮数部の
絶対値の大きさを比較するオペランド比較手段と、前記
被除数の仮数部を右シフトし前記被除数のビット幅より
も下位側に、指数の基数より規定される２桁分だけビッ
ト幅を拡張した出力を有する拡張右シフタと、前記除数
と前記被除数との仮数部の除算を実行して商を出力する
除算手段と、前記拡張右シフタと同一のビット幅を有し
前記除算手段へ入力される被除数を保持する拡張仮数レ
ジスタと、前記除算手段へ入力される除数を保持し前記
除数と同一のビット幅を有する仮数レジスタと、前記除
算手段の商出力を指数の基数により規定される桁だけ左
シフトして出力する仮数リザルトセレクタとを設け、前
記除数チェック手段において前記除数が正規形でないと
判定されかつ前記オペランド比較手段により前記被除数
の仮数部が前記除数の仮数部よりも大きいと判定された
とき、前記除数の仮数部を正規形となるまで左シフトし
、その結果を前記仮数レジスタへ格納し、前記被除数の
仮数部を前記拡張右シックにおいて前記被除数と前記除
数との仮数部のリーディングサインカウントの差と指数
の基数より規定される右シフト数より２桁分多いビット
数だけ右シフトし、更にこの右シフト結果を前記除数を
正規形にするに必要なビット数だけ左シフトした結果を
前記拡張仮数レジスタに格納して前記除算手段により除
算を実行し、しかる後に前記拡張右シックにおいて前記
被除数の仮数部を前記被除数と前記除数との仮数部のリ
ーディングサインカウントの差と前記基数により規定さ
れる右シフト数だけシフトし、その結果が前記オペラン
ド比較手段により前記除数の仮数部よりも小であると判
定された場合には、前記除算手段の商出力を前記仮数リ
ザルトセレクタにおいて２桁左シフトして除算結果を出
力し、大であると判定された場合には、更に当該右シフ
ト結果を１桁分のビット数だけ前記拡張右シフタにより
シフトし、この右シフト結果が前記オペランド比較手段
により前記除数の仮数部よりも小であると判定された場
合、前記除算手段の商出力を前記仮数リザルトセレクタ
において１桁左シフトし、大であると判定された場合に
は、０桁左シフトして夫々除算結果を出力するようにし
たことを特徴とする。

Ｘｌ１ 次に、本発明の実施例について添付図面を参照しながら
説明する。

第１図は本発明の一実施例を示す図であり、第２図と同
等部分は同一符号にて示す、第１図において、拡張シフ
タ９は２，３．２１の各仮数レジスタのビット幅よりも
下位側に８ビツト拡張したシフタであり、拡張オペラン
ドセレクタ１０は拡張シフタ９と同じビット幅をもつセ
レクタであり、拡張仮数レジスタＡ１９は拡張シフタ９
と同様のビット幅をもち被除数の仮数部を保持するレジ
スタである。

また、除算回路２２は拡張仮数レジスタＡ１９と仮数レ
ジスタＢ２１とに格納された仮数の除算を実行し、仮数
リザルトセレクタ２９は除算回路２２出力をそのままも
しくは指数の基数にもとづき１桁もしくは２桁分左シフ
トしたデータを出力する。リーディングサイン減算器２
６はリーディングサインレジスタＡ２４の内容からリー
ディングサインレジスタＢ２５の内容を引いた結果を用
いて指数の基数にもとづき仮数部の桁合わせに必要な右
シフト量を生成して出力する。

指数補正値生成回路２７はリーディングサイン減算器２
６の出力を桁数にＰＡ算した後“＋２”して指数補正値
セレクタ１７へ出力し、シフト数生成回路２８へは２桁
分のシフト量を加算したシフト量を出力する。またシフ
ト数生成回路２８は指数補正値生成回路２７の出力から
リーディングサインレジスタＡ２４出力を減算する。

第１図を用いたオペランドの桁合せは以下のように行わ
れる。

（１）指数レジスタＡｌｌに被除数の仮数部、指数レジ
スタＢ１２に除数の指数部、固定小数点レジスタＡ２に
被除数の仮数部、固定小数点レジスタＢ３に除数の仮数
部を夫々格納して次の（２）を実行する。

（２）指秋減算器１３の出力を指数リザルトレジスタ１
５に格納し、またシフトオペランドセレクタ８において
固定小数点レジスタＢ３の出力を選択し、リーディング
サイン検出回路２３の出力をリーディングサインレジス
タＡ２４に格納する。

（３）■除数チエラフ回路４において、除数が２進正規
形であると判断されかつ固定小数点比較器７において被
除数の仮数部が除数の仮数部より小さいと判断された場
合には、拡張オペランドセレクタ９を通して固定小数点
レジスタＡ２の出力をそのまま仮数レジスタ１９に格納
し次の（４）を実行する。

■除数チエラフ回路４において、除数が２進正規形であ
ると判断されかつ固定小数点比較器７において被除数の
仮数部が除数の仮数部より大きいと判断された場合には
、指数補正値レジスタ１８に“２”、シフトカウントレ
ジスタ６に指数の基数に対応する２桁の右シフト量を夫
々格納し、指数補正回路１６において指数リザルトレジ
スタ１５の出力を補正した値を再び指数リザルトレジス
タ１５に格納する。さらに拡張シフタ９において固定小
数点レジスタＡ２の出力をシフトカウントレジスタ６の
出力に従い右２桁シフトし、拡張シフタ９の出力を全ビ
ットそのまま拡張仮数レジスタＡ１９に格納し後の（５
）を実行する。

■除数チエラフ回路４において除数が２進正規形でない
と判断された場合には、シフトオペランドセレクタ８に
おいて固定小数点レジスタＡ２を選択し、リーディング
サイン検出回路２３の出力をリーディングサインレジス
タ２５に格納し、同時にリーディングサインレジスタＡ
２４の出力をシフトカウントレジスタ６へ格納する。そ
ののち、拡張シフタ９において固定小数点レジスタＢ３
の出力をシフトカウントレジスタ６の出力に応じて左シ
フトした結果を、拡張部は切捨てて仮数レジスタ２１へ
格納して後の（６）を実行する。

（４）除算回路２２において拡張仮数レジスタＡ１９の
出力と仮数レジスタＢ２１の出力を用いて除算を実行し
、仮数リザルトセレクタ２つを通して、除算回路２２の
出力をそのまま出力する。

また指数の演算結果は指数リザルトレジスタ１５に格納
されている。

（５）除算回路２２において、拡張仮数レジスタＡ１９
の出力と仮数レジスタＢ２１の出力とを用いて除算を実
行する。除算と並行して以下の処理を実行する。すなわ
ち、シフトカウントレジスタ６に指数の基数に応じた１
桁のシフト量を格納して固定数小数点レジスタＡ２の内
容を拡張シフタ９において右シフトを実行し、再びその
結果の拡張部を切捨てて拡張オペランドセレクタ１０を
通して固定小数点レジスタＡ２に格納する。固定小数点
比較器７において、固定小数点レジスタＡ２の内容が固
定小数点レジスタＢ３の内容より大きいと判断された場
合には、仮数リザルトセレクタ２９をスルーのモードと
する。また、大きくないと判断された場合には、仮数リ
ザルトセレクタ２９を１桁左シフトモードすると同時に
指数補正値に−１を格納し、指数リザルトレジスタ１５
の出力を指数補正回路１６にて補正した結果を、再び指
数リザルトレジスタ１５へ格納し最終的な指数演算結果
とする。しかるのち、除算終了後仮数リザルトセレクタ
２９を通して除算回路２２の出力をスルーもしくはシフ
トして出力することにより仮数演算結果が得られる。

（６）指数補正値レジスタ１８に指数補正値生成回路２
７出力を格納し、指数補正回ｖ＠１６において指数リザ
ルトレジスタ１５の出力を補正した結果を、再び指数リ
ザルトレジスタ１５に格納する。さらにシフトカウント
レジスタ６にシフト数生成回路２８の出力を格納したの
ち、拡張シフタ９において固定小数点レジスタＡ２の出
力を右シフトした結果を、そのまま拡張仮数レジスタＡ
１９に格納し除算を開始する。除算と並行して以下の処
理を実行する。

すなわち、リーディングサイン減算器２６の出力をシフ
トカウントレジスタ６に格納し、拡張シフタ９において
固定小数点レジスタＡ２の出力を右シフトした結果を再
び固定小数点レジスタＡ２に格納する。この時固定小数
点比較器７において固定小数点レジスタＡ２の内容が固
定小数点レジスタＢ３の内容より小さいと判断された場
合ｊこは、仮数リザルトセレクタ２９を左２桁シフトモ
ードとすると同時に、指数補正値レジスタ１８に“２”
を格納し、指数補正回路１６において指数リザルトレジ
スタ１５の出力を補正し、再び指数リザルトレジスタ１
５に格納する。

また大きいと判断された場合には、シフトカウントレジ
スタ６に指数の基数に応じた１桁のシフト址を格納し、
拡張シフタ９において固定小数点レジスタＡ２の出力を
右シフト結果を、再び固定小数点レジスタＡ２に格納す
る。

ここで再び、固定小数点比較器７において固定小数点レ
ジスタＡ２の内容が固定小数点レジスタＢ３の内容より
大きいと判断された場合には、仮数リザルトセレクタ２
９をスルーモードとし、小さいと判断された場合には仮
数リザルトセレクタ２９を左１桁シフトモードにすると
同時に指数補正値レジスタに′−１″を格納し指数補正
回路１６において指数リザルトレジスタ１５の出力を補
正し再びその結果を指数リザルトレジスタ１５へ格納す
る。しかるのち除算終了後仮数リザルトセレクタ２９を
通して除算回路２２の出力を、スルーもしくはシフトし
て出力することにより仮数演算結果が得らえる。

以上のことかられかるように、第１図の実施例によれば
、従来のリーディングサインの差もしくは基数にもとづ
く１桁のシフト量を用いて被除数を右シフトした後の桁
合せ処理は、全て除算の実行中に行うことができること
になり、除算の平均的実行時間を短縮することができる
のである。

魚朋ヱＬ１里 軟土の如く、本発明によれば、被除数を右シフトした後
の桁合せ処理は全て除算の実行中に行うことができるの
で、特に除数が正規形でなくかつ被除数の仮数部が除数
のそれよりも大なるときの如く、従来では前処理に極め
て大きい時間を要するケースの除算に対し効果がある。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロック図、第２図は従
来の除算方式を示すブロック図である。 主要部分の符号の説明 ２・・・・・・固定小数点レジスタＡ ３・・・・・・固定小数点レジスタＢ ４・・・・・・除数チェック回路 ５・・・・・・シフトカウントセレクタ６・・・・・・
シフトカウントレジスタ７・・・・・・固定小数点比較
器 ８・・・・・・シフトオペランドセレクタ９・・・・・
・拡張シフタ １０・・・・・・拡張オペランドセレクタ１・・・・・
・指数レジスタＡ ２・・・・・・指数レジスタＢ ３・・・・・・指数減算器 ４・・・・・・指数リザルトセレクタ ５・・・・・・指数リザルトレジスタ ６・・・・・・指数補正回路 ７・・・・・・指数補正値セレクタ ８・・・・・・指数補正値レジスタ ９・・・・・・拡張仮数レジスタＡ Ｏ・・・・・・仮数セレクタ ト・・・・・仮数レジスタＢ　　　２２・・・・・・除
算回路３・・・・・・リーディングサイン検出回路４・
・・・・・リーディングサインレジスタＡ５・・・・・
・リーディングサインレジスタＢ６・・・・・・リーデ
ィングサイン減算器７・・・・・・指数補正値生成回路 ８・・・・・・シフト数生成回路 ９・・・・・・仮数リザルトセレクタ

Claims (1)

【特許請求の範囲】
1. （１）除数が正規形か否かを判定する除数チェック手段
   と、前記除数と被除数との仮数部の絶対値の大きさを比
   較するオペランド比較手段と、前記被除数の仮数部を右
   シフトし前記被除数のビット幅よりも下位側に、指数の
   基数より規定される２桁分だけビット幅を拡張した出力
   を有する拡張右シフタと、前記除数と前記被除数との仮
   数部の除算を実行して商を出力する除算手段と、前記拡
   張右シフタと同一のビット幅を有し前記除算手段へ入力
   される被除数を保持する拡張仮数レジスタと、前記除算
   手段へ入力される除数を保持し前記除数と同一のビット
   幅を有する仮数レジスタと、前記除算手段の商出力を指
   数の基数により規定される桁だけ左シフトして出力する
   仮数リザルトセレクタとを設け、前記除数チェック手段
   において前記除数が正規形でないと判定されかつ前記オ
   ペランド比較手段により前記被除数の仮数部が前記除数
   の仮数部よりも大きいと判定されたとき、前記除数の仮
   数部を正規形となるまで左シフトし、その結果を前記仮
   数レジスタへ格納し、前記被除数の仮数部を前記拡張右
   シフタにおいて前記被除数と前記除数との仮数部のリー
   ディングサインカウントの差と指数の基数より規定され
   る右シフト数より２桁分多いビット数だけ右シフトし、
   更にこの右シフト結果を前記除数を正規形にするに必要
   なビット数だけ左シフトした結果を前記拡張仮数レジス
   タに格納して前記除算手段により除算を実行し、しかる
   後に前記拡張右シフタにおいて前記被除数の仮数部を前
   記被除数と前記除数との仮数部のリーディングサインカ
   ウントの差と前記基数により規定される右シフト数だけ
   シフトし、その結果が前記オペランド比較手段により前
   記除数の仮数部よりも小であると判定された場合には、
   前記除算手段の商出力を前記仮数リザルトセレクタにお
   いて２桁左シフトして除算結果を出力し、大であると判
   定された場合には、更に当該右シフト結果を１桁分のビ
   ット数だけ前記拡張右シフタによりシフトし、この右シ
   フト結果が前記オペランド比較手段により前記除数の仮
   数部よりも小であると判定された場合、前記除算手段の
   商出力を前記仮数リザルトセレクタにおいて１桁左シフ
   トし、大であると判定された場合には、０桁左シフトし
   て夫々除算結果を出力するようにしたことを特徴とする
   除算方式。