JPH02166573A - 隠れ面処理装置 - Google Patents
隠れ面処理装置Info
- Publication number
- JPH02166573A JPH02166573A JP63322636A JP32263688A JPH02166573A JP H02166573 A JPH02166573 A JP H02166573A JP 63322636 A JP63322636 A JP 63322636A JP 32263688 A JP32263688 A JP 32263688A JP H02166573 A JPH02166573 A JP H02166573A
- Authority
- JP
- Japan
- Prior art keywords
- depth
- value
- frame memory
- pixel
- values
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Generation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は３次元多面体物体を２次元スクリーン上に投影
して表示する３次元コンピュータグラフィックス装置内
の隠れ面処理装置に関するものである。
して表示する３次元コンピュータグラフィックス装置内
の隠れ面処理装置に関するものである。
従来の技術
３次元物体を２次元スクリーン上に投影して表示する場
合、手前に存在する物体が、それより奥にある物体の一
部又はすべてを隠してしまう現象を何らかの方法で処理
しなければいけない。−船釣にハードウェアで実現する
ときは、１画面分の奥行き（Ｚ）値を格納するＺバッフ
ァを用いて処理する２バツフア法が知られている。
合、手前に存在する物体が、それより奥にある物体の一
部又はすべてを隠してしまう現象を何らかの方法で処理
しなければいけない。−船釣にハードウェアで実現する
ときは、１画面分の奥行き（Ｚ）値を格納するＺバッフ
ァを用いて処理する２バツフア法が知られている。
このＺバッファ法を用いた従来の隠れ面処理装置として
は、例えば、幾見他「３２ビット３次元グラフィックプ
ロセッサ」（情報処理学会集積回路研究会報告、Ｉ Ｃ
Ｄ８８−３６．Ｐ７１〜７３゜１９８８）に示されてい
る。
は、例えば、幾見他「３２ビット３次元グラフィックプ
ロセッサ」（情報処理学会集積回路研究会報告、Ｉ Ｃ
Ｄ８８−３６．Ｐ７１〜７３゜１９８８）に示されてい
る。
第２図はこの従来の隠れ面処理装置のブロック図である
。第２図において、１は凸多角形（ポリゴン）を入力し
、スキャンライン類でかつ水平スキャン方向の各画素単
位に順次Ｘ、Ｙ座標と共に奥行き（Ｚ）と輝度（Ｉ）を
計算して出力する画素演算器、４はシリアル入力ポート
とランダム出力ポートの２ポートを有し、１画面分の奥
行き（Ｚ）値を格納するフレームメモリ、５はシリアル
入力ポートとランダム出力ポートの２ポートを有し、１
画面分の輝度（Ｉ）値を格納するフレームメモリ、６は
奥行き（Ｚ）値を２クロツク分遅延させて出力するバッ
ファ、７は輝度（Ｉ）値を２クロツク分遅延させて出力
するバッファ、８は画素演算器１とフレームメモリ４か
ら、それぞれ奥行き（Ｚ）値を各画素単位で入力して比
較し、画素演算器１から出力された奥行き（Ｚ）値の方
が小さいときのみ、フレームメモリ４に奥行き（Ｚ）値
を、フレームメモリ５に輝度（Ｉ）値を書き込む制御を
する比較器、７はフレームメモリ５に格納された輝度（
Ｉ）を表示するＣＲＴである。
。第２図において、１は凸多角形（ポリゴン）を入力し
、スキャンライン類でかつ水平スキャン方向の各画素単
位に順次Ｘ、Ｙ座標と共に奥行き（Ｚ）と輝度（Ｉ）を
計算して出力する画素演算器、４はシリアル入力ポート
とランダム出力ポートの２ポートを有し、１画面分の奥
行き（Ｚ）値を格納するフレームメモリ、５はシリアル
入力ポートとランダム出力ポートの２ポートを有し、１
画面分の輝度（Ｉ）値を格納するフレームメモリ、６は
奥行き（Ｚ）値を２クロツク分遅延させて出力するバッ
ファ、７は輝度（Ｉ）値を２クロツク分遅延させて出力
するバッファ、８は画素演算器１とフレームメモリ４か
ら、それぞれ奥行き（Ｚ）値を各画素単位で入力して比
較し、画素演算器１から出力された奥行き（Ｚ）値の方
が小さいときのみ、フレームメモリ４に奥行き（Ｚ）値
を、フレームメモリ５に輝度（Ｉ）値を書き込む制御を
する比較器、７はフレームメモリ５に格納された輝度（
Ｉ）を表示するＣＲＴである。
以上のように構成された従来の隠れ面処理装置について
、以下その動作を説明する。
、以下その動作を説明する。
まず画素演算器１には第３図に示すようなポリゴンが入
力される。画素演算器１では、ＹＳからＹ６までスキャ
ンライン類に処理が進行し、各スキャンライン内では水
平スキャン方向に１画素ずつ、Ｘ、Ｙ座標値と共に奥行
き（Ｚ）値と輝度（Ｉ）値を計算して、順次出力する。
力される。画素演算器１では、ＹＳからＹ６までスキャ
ンライン類に処理が進行し、各スキャンライン内では水
平スキャン方向に１画素ずつ、Ｘ、Ｙ座標値と共に奥行
き（Ｚ）値と輝度（Ｉ）値を計算して、順次出力する。
一方画素演算器１から出力されたＸ、Ｙ座標値が奥行き
（Ｚ）値を格納するフレームメモリ４に読み出し先頭ア
ドレスとして入力され、フレームメモリ４のシリアル出
力ポートから各画素に対応した奥行き（Ｚ）値を順次出
力する。そして、比較器８では、各画素単位に画素演算
器１とフレームメモリ４とから出力された奥行き（Ｚ）
値の比較を行ない、比較結果が画素演算器１から出力さ
れた奥行き（Ｚ）値の方が小さいときのみ、フレームメ
モリ４，５に出力する書き込み制御信号をイネーブルに
する。そして、画素演算器１から出力された奥行き（Ｚ
）値と輝度（Ｉ）値はバッファ６．７を介して、それぞ
れフレームメモリ４．５のランダムポートから高速ベー
ジモードで順次格納される。この一連の各画素の隠れ面
処理は、奥行き（Ｚ）値の読み出し、比較。
（Ｚ）値を格納するフレームメモリ４に読み出し先頭ア
ドレスとして入力され、フレームメモリ４のシリアル出
力ポートから各画素に対応した奥行き（Ｚ）値を順次出
力する。そして、比較器８では、各画素単位に画素演算
器１とフレームメモリ４とから出力された奥行き（Ｚ）
値の比較を行ない、比較結果が画素演算器１から出力さ
れた奥行き（Ｚ）値の方が小さいときのみ、フレームメ
モリ４，５に出力する書き込み制御信号をイネーブルに
する。そして、画素演算器１から出力された奥行き（Ｚ
）値と輝度（Ｉ）値はバッファ６．７を介して、それぞ
れフレームメモリ４．５のランダムポートから高速ベー
ジモードで順次格納される。この一連の各画素の隠れ面
処理は、奥行き（Ｚ）値の読み出し、比較。
書き込みの３つの処理が１クロツクずつ遅れてパイプラ
インで行なわれる。Ｙ＝Ｙｃのときの処理の流れを第４
図に示す。
インで行なわれる。Ｙ＝Ｙｃのときの処理の流れを第４
図に示す。
このようにして一画面分のポリゴンが入力され終えると
、フレームメモリ４には各画素の一番小さい奥行き（Ｚ
）値が格納されると共にフレームメモリ５には隠れ面処
理結果の輝度（Ｉ）値が格納される。そして、フレーム
メモリ５のシリアル出力ポートを介してＣＲＴ９に３次
元画像が表示される。
、フレームメモリ４には各画素の一番小さい奥行き（Ｚ
）値が格納されると共にフレームメモリ５には隠れ面処
理結果の輝度（Ｉ）値が格納される。そして、フレーム
メモリ５のシリアル出力ポートを介してＣＲＴ９に３次
元画像が表示される。
発明が解決しようとする課題
しかしながら上記のような構成では、フレームメモリ４
，５への奥行き（Ｚ）値、輝度（Ｉ）値の書き込みはラ
ンダムポートから行っていたため、フレームメモリへの
書き込み速度が処理速度の限界になっていた。
，５への奥行き（Ｚ）値、輝度（Ｉ）値の書き込みはラ
ンダムポートから行っていたため、フレームメモリへの
書き込み速度が処理速度の限界になっていた。
本発明はかかる点に鑑み、高速なＺバッファの更新によ
る高速な隠れ面処理が可能な隠れ面処理装置を提供する
ことを目的とする。
る高速な隠れ面処理が可能な隠れ面処理装置を提供する
ことを目的とする。
課題を解決するための手段
本発明は、凸多角形（ポリゴン）を入力し、スキャンラ
イン類で、かつ水平スキャン方向の各画素単位に順次奥
行き（Ｚ）と輝度（りを計算して出力する画素演算器と
、前記画素演算器の結果の奥行き（Ｚ）値を水平スキャ
ン方向に格納するダブルバッファ構成の第１．第２の先
入れ先出しメモリ（以後、ＦＩＦＯメモリと称す）と、
前記画素演算器の結果の輝度（Ｉ）値を水平スキャン方
向に格納するダブルバッファ構成の第３．第４のＦＩＦ
Ｏメモリと、シリアル入力ポートとシリアル出力ボ−ト
の２ポートを有し、１画面分の奥行き（Ｚ）［を格納す
る第１のフレームメモリと、シリアル入力ポートとシリ
アル出力ポートの２ポートを有し、１画面分の輝度（Ｉ
）値を格納する第２のフレームメモリと、前記第１又は
第２のＦＩＦＯメモリと前記第１のフレームメモリから
、それぞれの奥行き（Ｚ）値を水平スキャン方向に各画
素単位で順次入力して比較を行ない、第１又は第２のＦ
ＩＦＯメモリ内の奥行き（Ｚ）値の方が小さいときにの
み、前記第１又は第２のＦＩＦＯメそりから前記第１の
フレームメモリに奥行き（Ｚ）値を、前記第３又は第４
のＦＩＦＯメモリから前記第２のフレームメモリに輝度
（Ｉ）値を、それぞれ書き込む制御をする比較器とを偏
えた隠れ面処理装置である。
イン類で、かつ水平スキャン方向の各画素単位に順次奥
行き（Ｚ）と輝度（りを計算して出力する画素演算器と
、前記画素演算器の結果の奥行き（Ｚ）値を水平スキャ
ン方向に格納するダブルバッファ構成の第１．第２の先
入れ先出しメモリ（以後、ＦＩＦＯメモリと称す）と、
前記画素演算器の結果の輝度（Ｉ）値を水平スキャン方
向に格納するダブルバッファ構成の第３．第４のＦＩＦ
Ｏメモリと、シリアル入力ポートとシリアル出力ボ−ト
の２ポートを有し、１画面分の奥行き（Ｚ）［を格納す
る第１のフレームメモリと、シリアル入力ポートとシリ
アル出力ポートの２ポートを有し、１画面分の輝度（Ｉ
）値を格納する第２のフレームメモリと、前記第１又は
第２のＦＩＦＯメモリと前記第１のフレームメモリから
、それぞれの奥行き（Ｚ）値を水平スキャン方向に各画
素単位で順次入力して比較を行ない、第１又は第２のＦ
ＩＦＯメモリ内の奥行き（Ｚ）値の方が小さいときにの
み、前記第１又は第２のＦＩＦＯメそりから前記第１の
フレームメモリに奥行き（Ｚ）値を、前記第３又は第４
のＦＩＦＯメモリから前記第２のフレームメモリに輝度
（Ｉ）値を、それぞれ書き込む制御をする比較器とを偏
えた隠れ面処理装置である。
作用
本発明は前記した構成により、水平スキャン方向に連続
した各画素の奥行き（Ｚ）値をＦＩＦＯメモリとフレー
ムメモリからそれぞれシリアルに比較器に人力し、比較
結果により、画素演算器の出力である奥行き（Ｚ）値の
方が小さいときのみ、フレームメモリのシリアル入力ポ
ートをイネーブルにして、奥行き（Ｚ）値と共に輝度（
Ｉ）値もフレームメモリの入力ポートから格納すること
ができ、隠れ面処理が実行できる。
した各画素の奥行き（Ｚ）値をＦＩＦＯメモリとフレー
ムメモリからそれぞれシリアルに比較器に人力し、比較
結果により、画素演算器の出力である奥行き（Ｚ）値の
方が小さいときのみ、フレームメモリのシリアル入力ポ
ートをイネーブルにして、奥行き（Ｚ）値と共に輝度（
Ｉ）値もフレームメモリの入力ポートから格納すること
ができ、隠れ面処理が実行できる。
実施例
第１図は本発明の実施例における隠れ面処理装置のブロ
ック図を示すものである。第１図において、１は画素演
算器、６は奥行き（Ｚ）用バッファ、７は輝度（Ｉ）用
バッファ、８は比較器、９はＣＲＴで、これらは第２図
に示した従来例と同じ構成である。また、２はシリアル
入力ポートとシリアル出力ポートの２ポートを有し、１
画面分の奥行きく２＞値を格納するフレームメモリ、３
はシリアル入力ポートとシリアル出力ポートの２ポート
を有し、１画面分の輝度（Ｉ）値を格納するフレームメ
モリ、１１．１２は画素演算器１の出力である奥行き（
Ｚ）値を水平スキャン方向に格納するダブルバッファ構
成のＦＩＦＯメモリ、１３．１４は画素演算器１の出力
である輝度（Ｊ）値を水平スキャン方向に格納するダブ
ルバッファ構成のＦＩＦＯメモリである。
ック図を示すものである。第１図において、１は画素演
算器、６は奥行き（Ｚ）用バッファ、７は輝度（Ｉ）用
バッファ、８は比較器、９はＣＲＴで、これらは第２図
に示した従来例と同じ構成である。また、２はシリアル
入力ポートとシリアル出力ポートの２ポートを有し、１
画面分の奥行きく２＞値を格納するフレームメモリ、３
はシリアル入力ポートとシリアル出力ポートの２ポート
を有し、１画面分の輝度（Ｉ）値を格納するフレームメ
モリ、１１．１２は画素演算器１の出力である奥行き（
Ｚ）値を水平スキャン方向に格納するダブルバッファ構
成のＦＩＦＯメモリ、１３．１４は画素演算器１の出力
である輝度（Ｊ）値を水平スキャン方向に格納するダブ
ルバッファ構成のＦＩＦＯメモリである。
以上のように構成された本実施例の隠れ面処理装置につ
いて、以下その動作を説明する。
いて、以下その動作を説明する。
まず画素演算器１には第３図に示すようなポリゴンが入
力される。画素演算器１では、Ｙ、からＹ、までスキャ
ンライン順に処理が進行し、各スキャンライン内では水
平スキャン方向に１画素ずつ、Ｘ、Ｙ座標値と共に奥行
き（Ｚ）値と輝度（Ｉ）値を計算して、順次出力する。
力される。画素演算器１では、Ｙ、からＹ、までスキャ
ンライン順に処理が進行し、各スキャンライン内では水
平スキャン方向に１画素ずつ、Ｘ、Ｙ座標値と共に奥行
き（Ｚ）値と輝度（Ｉ）値を計算して、順次出力する。
画素演算器１から出力された奥行き（Ｚ）値および輝度
（Ｉ）値は、水平スキャン方向に連続してＦ■ＦＯメモ
リ１１（又は１２）および１３（又は１４）に−時格納
される。そして、もう一方のＦＩＦＯメモリ１２（又は
１１）および１４（又は１３）からは、１スキヤンライ
ン前に格納された奥行き（Ｚ）値と輝度（Ｉ）値を順次
出力する。一方１スキャンライン前に画素演算器１から
出力されたＸ、Ｙ座標値が奥行き（Ｚ）値を格納するフ
レームメモリ２に読み出し先頭アドレスとして入力され
、フレームメモリ２のシリアル出力ポートから各画素に
対応した奥行き（Ｚ）値を順次出力する。そして、比較
器８では、各画素単位にＦＩＦＯメモリ１２（又は１１
）とフレームメモリ２とから出力された奥行き（Ｚ）値
の比較を行ない、比較結果が画素演算器１から出力され
てＦＩＦＯメモリ１２（又は１１〉に−時格納されてい
た奥行き（Ｚ）値の方が小さいときのみ、フレームメモ
リ２，３に出力するシリアル入力ポートの制御信号をイ
ネーブルにする。
（Ｉ）値は、水平スキャン方向に連続してＦ■ＦＯメモ
リ１１（又は１２）および１３（又は１４）に−時格納
される。そして、もう一方のＦＩＦＯメモリ１２（又は
１１）および１４（又は１３）からは、１スキヤンライ
ン前に格納された奥行き（Ｚ）値と輝度（Ｉ）値を順次
出力する。一方１スキャンライン前に画素演算器１から
出力されたＸ、Ｙ座標値が奥行き（Ｚ）値を格納するフ
レームメモリ２に読み出し先頭アドレスとして入力され
、フレームメモリ２のシリアル出力ポートから各画素に
対応した奥行き（Ｚ）値を順次出力する。そして、比較
器８では、各画素単位にＦＩＦＯメモリ１２（又は１１
）とフレームメモリ２とから出力された奥行き（Ｚ）値
の比較を行ない、比較結果が画素演算器１から出力され
てＦＩＦＯメモリ１２（又は１１〉に−時格納されてい
た奥行き（Ｚ）値の方が小さいときのみ、フレームメモ
リ２，３に出力するシリアル入力ポートの制御信号をイ
ネーブルにする。
そして、画素演算器１から出力された奥行き（Ｚ）値と
輝度（Ｉ）値はＦＩＦＯメモリ１２（又は１１）。
輝度（Ｉ）値はＦＩＦＯメモリ１２（又は１１）。
１４（又は１３）を介した後、バッファ６．７を介して
、それぞれフレームメモリ２，３のシリアル入力ポート
から順次格納される。この一連の各画素の隠れ面処理は
、従来例と同様に奥行き（Ｚ）値の読み出し、比較、書
き込みの３つの処理が１クロツクずつ遅れてパイプライ
ンで行なわれる。
、それぞれフレームメモリ２，３のシリアル入力ポート
から順次格納される。この一連の各画素の隠れ面処理は
、従来例と同様に奥行き（Ｚ）値の読み出し、比較、書
き込みの３つの処理が１クロツクずつ遅れてパイプライ
ンで行なわれる。
このようにして一画面分のポリゴンが入力され終えると
、フレームメモリ２には各画素の一番小さい奥行き（Ｚ
）値が格納されると共に共にフレ−ムメモリ３には隠れ
面処理結果の輝度（Ｉ）値が格納される。そして、フレ
ームメモリ３のシリアル出力ポートを介してＣＲＴ９に
３次元画像が表示される。
、フレームメモリ２には各画素の一番小さい奥行き（Ｚ
）値が格納されると共に共にフレ−ムメモリ３には隠れ
面処理結果の輝度（Ｉ）値が格納される。そして、フレ
ームメモリ３のシリアル出力ポートを介してＣＲＴ９に
３次元画像が表示される。
以上のように本実施例によれば、ダブルバッファ構成の
ＦＩＦＯメモリを設けることにより、フレームメモリ３
のシリアル入力ポートから奥行き（Ｚ）値と輝度（Ｉ）
値を書き込むことができる。
ＦＩＦＯメモリを設けることにより、フレームメモリ３
のシリアル入力ポートから奥行き（Ｚ）値と輝度（Ｉ）
値を書き込むことができる。
なお、本実施例において輝度（Ｉ）値を格納するフレー
ムメモリ３は１つとしたが、これを２つにしてダブルバ
ッファ構成にしてもよい。また、ＦＩＦＯメモリ１１．
１２，１３．１４の容量はハード量と処理時間の関係で
何画素分にしてもよい。
ムメモリ３は１つとしたが、これを２つにしてダブルバ
ッファ構成にしてもよい。また、ＦＩＦＯメモリ１１．
１２，１３．１４の容量はハード量と処理時間の関係で
何画素分にしてもよい。
発明の詳細
な説明したように、本発明によれば、フレームメモリの
シリアル入力ポートから連続して奥行き（Ｚ）値と輝度
（Ｉ）値の書き込みが可能となり、結果としてＺバッフ
ァの更新を速（して隠れ面処理を高速化することができ
、その実用的効果は大きい。
シリアル入力ポートから連続して奥行き（Ｚ）値と輝度
（Ｉ）値の書き込みが可能となり、結果としてＺバッフ
ァの更新を速（して隠れ面処理を高速化することができ
、その実用的効果は大きい。
第１図は本発明における一実施例の隠れ面処理装置のブ
ロック図、第２図は従来の隠れ面処理装置のブロック図
、第３図は本発明と従来のものに共通な入力データの概
念図、第４図は本発明と従来のものに共通な処理の流れ
図である。 １・・・・・・画素演算器、２・・・・・・（奥行き用
）フレームメモリ、３・・・・・・（輝度用）フレーム
メモリ、８・・・・・・比較器、１１．１２・・・・・
・（奥行き用）ＦＩＦＯメモリ、１３．１４・・・・・
・（輝度用）ＦＩＦＯメモ」。 代理人の氏名 弁理士 粟野重孝 ほか１名１ 図 第２図 弔 図 几４図 鳴−１山楽の処ツ〕１猪
ロック図、第２図は従来の隠れ面処理装置のブロック図
、第３図は本発明と従来のものに共通な入力データの概
念図、第４図は本発明と従来のものに共通な処理の流れ
図である。 １・・・・・・画素演算器、２・・・・・・（奥行き用
）フレームメモリ、３・・・・・・（輝度用）フレーム
メモリ、８・・・・・・比較器、１１．１２・・・・・
・（奥行き用）ＦＩＦＯメモリ、１３．１４・・・・・
・（輝度用）ＦＩＦＯメモ」。 代理人の氏名 弁理士 粟野重孝 ほか１名１ 図 第２図 弔 図 几４図 鳴−１山楽の処ツ〕１猪
Claims (1)
- 凸多角形を入力し、スキャンライン順で、かつ水平スキ
ャン方向の各画素単位に順次奥行き（Ｚ）と輝度（Ｉ）
とを計算して出力する画素演算器と、前記画素演算器の
結果の奥行き（Ｚ）値を水平スキャン方向に格納するダ
ブルバッファ構成の第１、第２の先入れ先出しメモリと
、前記画素演算器の結果の輝度（Ｉ）値を水平スキャン
方向に格納するダブルバッファ構成の第３、第４の先入
れ先出しメモリと、シリアル入力ポートとシリアル出力
ポートの２ポートを有し、１画面分の奥行き（Ｚ）値を
格納する第１のフレームメモリと、シリアル入力ポート
とシリアル出力ポートの２ポートを有し、１画面分の輝
度（Ｉ）値を格納する第２のフレームメモリと、前記第
１、第２の先入れ先出しメモリと、前記第１のフレーム
メモリからそれぞれの奥行き（Ｚ）値を水平スキャン方
向に各画素単位で順次入力して比較を行ない、第１又は
第２のＦＩＦＯメモリ内の奥行き（Ｚ）値の方が小さい
時にのみ、前記第１又は第２のＦＩＦＯメモリから前記
第１のフレームメモリに奥行き（Ｚ）値を、前記第３、
第４の先入れ先出しメモリから前記第２のフレームメモ
リに輝度（Ｉ）値を、それぞれ書き込む制御をする比較
器とを備えたことを特徴とする隠れ面処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63322636A JPH02166573A (ja) | 1988-12-21 | 1988-12-21 | 隠れ面処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63322636A JPH02166573A (ja) | 1988-12-21 | 1988-12-21 | 隠れ面処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02166573A true JPH02166573A (ja) | 1990-06-27 |
Family
ID=18145920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63322636A Pending JPH02166573A (ja) | 1988-12-21 | 1988-12-21 | 隠れ面処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02166573A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04363774A (ja) * | 1990-07-20 | 1992-12-16 | Toshiba Corp | 図形処理装置 |
-
1988
- 1988-12-21 JP JP63322636A patent/JPH02166573A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04363774A (ja) * | 1990-07-20 | 1992-12-16 | Toshiba Corp | 図形処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6885378B1 (en) | Method and apparatus for the implementation of full-scene anti-aliasing supersampling | |
| US5898437A (en) | Method for fast rendering of three-dimensional objects by generating lists of like-facing coherent primitives | |
| JPH096973A (ja) | データ同期装置 | |
| CA2298081C (en) | Image processing apparatus and method of same | |
| US6219062B1 (en) | Three-dimensional graphic display device | |
| US6445386B1 (en) | Method and apparatus for stretch blitting using a 3D pipeline | |
| US6850244B2 (en) | Apparatus and method for gradient mapping in a graphics processing system | |
| JP4505866B2 (ja) | 画像処理装置および映像信号処理方法 | |
| JPH07182526A (ja) | グラフィックス表示装置の表示方法 | |
| JPH096988A (ja) | 色に奥行き指示を与える装置 | |
| US20050024377A1 (en) | Programmable multiple texture combine circuit for a graphics processing system and method for use thereof | |
| KR0165464B1 (ko) | 그래픽을 위한 스팬렌더링방법 및 장치 | |
| JPH02166573A (ja) | 隠れ面処理装置 | |
| JPH0652051A (ja) | 階層メモリ制御 | |
| KR100544803B1 (ko) | 영상 프리미티브의 고속 처리 | |
| JPS61187083A (ja) | 画素情報記憶装置 | |
| KR100848687B1 (ko) | 3차원 그래픽 처리 장치 및 그것의 동작 방법 | |
| US6377279B1 (en) | Image generation apparatus and image generation method | |
| JP4386124B2 (ja) | 映像信号処理装置および映像信号処理方法 | |
| JPH02132572A (ja) | 画像表示装置 | |
| JPH11203486A (ja) | 半透明オブジェクトの表示方法及び、これを用いる画像表示装置 | |
| JP3074912B2 (ja) | ３次元画像生成装置 | |
| JP4333793B2 (ja) | 映像信号処理装置および映像信号処理方法 | |
| JPH11195136A (ja) | 三次元モデルのアニメーション方法及びアニメーション作成装置 | |
| JPS61159688A (ja) | Ｃｒｔディスプレイ装置の３次元カ−ソル表示回路 |