JPH02168598A - インターロック動作順序判別回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】

この発明は、加速器や核融合装置等の所定装置における
一連の動作にしたがって発生するインク−ロック信号の
発生順序から、インター口・ツク動作順序を判別するイ
ンターロック動作順序判別回路に関するものである。

【従来の技術】

第２図は、従来のインターロック動作順序判別回路の回
路図であり、図において、２は一連のインターロックに
応じて出力するＮ個のインターロック信号１１〜ＩＮ（
但し、発生順序は、この信号の番号にしたがったもので
はないとする）が入力するＯＲ回路、３はこのＯＲ回路
２の出力信号により反転する起動回路としてのフリップ
フロップ、９は前記Ｎ個のインターロック信号１１〜Ｉ
Ｎに夫々対応して設けられ、前記フリップフロップ３の
出力（起動信号）により開閉制御されるＡＮＤ回路であ
る。 次に動作を説明する。インターロック信号ＩＩ〜ＩＮに
対応するインターロックの１つでも動作し、そのインタ
ーロック信号が発生すると、フリップフロップ３は該イ
ンターロック信号がＯＲ回路２を介し印加されることに
よって反転し、その出力は“０″°信号となってＮ個の
ＡＮＤ回路９をすべて閉成する。しかるに、今、例えば
インターロック信号１１に対応するインターロックが動
作したと仮定すると、このインターロック信号１１はそ
の動作を前まで開成していた対応するＡＮＤ回路９を介
し、該動作時にそのＡＮＤ回路から出力され、図示しな
いＣＰＵへ送出される。即ち、最初に動作したインター
ロックのインターロック信号（１発註のインターロック
信号）についてのみ、そのインターロックの動作が判別
される。

【発明が解決しようとする課題】

従来のインターロック動作順序判別回路は以上のように
構成されているので、一番最初に動作発生したインター
ロックのみしか判別できず、したがって以下に続く他の
インターロックの動作順序は知ることができない問題点
があった。しかして、近年では加速器や核融合等の各装
置の規模は大きく、複雑になっており、異常時に連動し
て多数。 短時間のうちに発生する一連のインターロックの動作順
序を知ることは、故障解析のためには是非とも必要で、
そのようなインターロック動作順序判別回路の実現が望
まれている。 この発明は上記のような問題点を解消するためになされ
たもので、一連のインターロック動作順序をすべて知る
ことができるインターロック動作順序判別回路を得るこ
とを目的とする。

【課題を解決するための手段】

この発明に係るインターロック動作順序判別回路は、一
番最初に動作したインターロックのインターロック信号
発生時から起動されて、該１発註のインターロック信号
以降のすべてのインターロック信号を発生順に順次記録
手段に記録してゆき、そしてその記録内容からインター
ロック動作順序を判別手段によって判別するようにした
ものである。

【作　用】

この発明における記録手段は、一番最初に動作したイン
ターロックのインターロック信号が順次、すべてのイン
ターロック信号を記録してゆき、その後、判別手段はこ
の記録手段への記録内容を順次続出して判別し、インタ
ーロック動作順序を判別する。

【実施例】

以下、この発明の一実施例を図について説明する。第１
図において、１はＮ個の一連のインターロック信号１１
〜ＩＮを入力してデコードするデコーダ、２は前記ＯＲ
回路、３は前記フリップフロップ、４は前記デコーダｌ
のデコード出力を入力して前記インターロック信号１〜
Ｎを順次記録してゆく記録手段としてのメモリ、５はフ
リップフロップ３の出力である起動信号により切換え動
作を行う切換回路、６はクロックジェネレータ７からの
クロックをカウントし、そのカウント値をメモリ４のア
ドレス信号として与える等の動作を行うカウンタ、８は
第１図に示すこの実施例のインターロック動作順序判別
回路の全動作を制御すると共に、メモリ４の記録内容か
ら前記インターロック動作順序を判別する判別手段とし
てのＣＰＵである。 次に動作を説明する。Ｎ個のインターロックのうち、例
えばいま、インターロック信号１３に対応するインター
ロックが動作したと仮定すると、そのインターロック信
号１３が発生し、デコーダ１に入力してデコードされ、
そのデコード出力がメモリ４のデータ入力端子に与えら
れる。同時に、前記インターロック信号１３は、ＯＲ回
路２に入力してフリップフロップ３を駆動し、その出力
である起動信号を反転させて°“ｌ　”とし、それによ
り、切換回路５はメモリ４のアドレス入力端子への接続
をＣＰＯ３側からカウンタ６側へと切換える。同時にフ
リップフロップ３の起動信号″ビ″によりカウンタ６が
駆動されてクロックジェネレータ７からのクロックのカ
ウント動作を開始する。 更に同時に、メモリ４の入力端子Ｒ／Ｗにはう・イト信
号が与えられる。 したがって以後は、メモリ４のアドレス入力端子へはカ
ウンタ６のカウント値がアドレス信号として入力し、そ
のアドレス信号にしたがって、前記最初に発生した１発
註のインターロック信号１３から順次、以後発生するイ
ンターロック信号がメモリ４に記録されてゆく。 次いで、カウンタ６のカウント値がメモリ４の容量分ま
でカウントアツプしてゆくと、カウンタ６はそのカウン
トアツプ信号によりフリップフロップ３をリセットし、
またＣＰＵ８には前記カウントアツプ信号が割り込み信
号として印加される。 そして切換回路５はフリップフロップ３の反転により切
換動作を行い、メモリ４へのアドレス入力端子の接続を
ＣＰＬＩＢ側に切換える。またメモリ４の入力端子Ｒ／
Ｗにはリード信号が与えられる。 したがって以後はＣＰＵ８からのアドレス信号がメモリ
４に供給されてメモリ４の記録内容が順次読み出され、
ｃｐｕｓに送られる。ＣＰＵ８はこのインターロック動
作状態を示すデータから、特にインターロック動作が変
化した最初に発生したインターロックのインターロック
信号（いまの例ではインターロック信号１３）の動作発
生時間に注目して、一連のインターロックの動作順序を
判別処理する。そしてその判別結果は、例えば表示装置
（図示しない）に表示されたり、印字装置にプリント出
力されたりする。

【発明の効果】

以上のように、この発明によれば、インターロック動作
順序判別回路を、一番最初に動作したインターロックの
インターロック信号発生時から起動されて、該１発註の
インターロック信号以降のすべてのインターロック信号
を発生順に順次記録手段に記録してゆき、その後、その
記録内容を読出して判別手段によりインターロック動作
順序を判別するように構成したので、装置の異常時の故
障解析に絶大な威力を発揮できる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例によるインターロック動作
順序判別回路の回路図、第２図は従来のインターロック
動作順序判別回路の回路図である。 ３はフリップフロップ（起動回路）、４はメモリ（記録
手段）、８はＣＰＬＪ　（判別手段）。 なお、図中、同一符号は同一、または相当部分を示す。 第１図 第２１！１

Claims (1)

【特許請求の範囲】
1. 加速器や核融合装置等の所定装置における一連の動作に
   したがって発生するインターロック信号の発生順序から
   インターロック動作順序を判別するインターロック動作
   順序判別回路において、１発目に発生したインターロッ
   ク信号により駆動され、起動信号を発生する起動回路と
   、この起動回路の前記起動信号により起動されて前記１
   発目のインターロック信号以降のすべてのインターロッ
   ク信号を順次記録してゆく記録手段と、この記録手段の
   記録内容からインターロック動作順序を判別する判別手
   段とを備えたことを特徴とするインターロック動作順序
   判別回路。