JPH0710420Y2

JPH0710420Y2 - 実行経過記憶装置

Info

Publication number: JPH0710420Y2
Application number: JP1985070757U
Authority: JP
Inventors: 勝生駒
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1985-05-15
Filing date: 1985-05-15
Publication date: 1995-03-08
Anticipated expiration: 2000-05-15
Also published as: JPS61189348U

Description

【考案の詳細な説明】「産業上の利用分野」本考案は、プログラムの実行中、その実行経過を所定量
記憶する実行経過記憶装置に関する。

「従来の技術」近年、マイクロプロセッサは、あらゆる分野において使
用されるに至っている。このマイクロプロセッサは、こ
れと一緒に組み込んだリード・オンリ・メモリ（ROM）
素子等に書き込まれたプログラムに従って所定のプログ
ラムを実行する。このプログラムの開発段階では、プロ
グラムの作成とこれをROMやPROM（プログラマブルROM）
に書き込む作業およびシュミレーションによるプログラ
ムのデバッグ作業がくり返し行われる。

通常プログラムは、種々のサブルーチンを組み合わせて
構成されており、外部条件によって、その実行経過が多
種多様に変化する。従って、特定の外部条件に対してプ
ログラムがどのように実行されたか、その詳細な実行経
過をプリンタ等を用いてプリントしこれを見ながらデバ
ッグ作業が行われる。

また、実際にユーザーが使用中の装置に故障等が生じた
ような場合、これを修理しようとすると、どのような外
部条件に対して誤動作が生じたかを調べる必要がある。
このときには、一定の外部条件を与えて実際にプログラ
ムを実行させその実行経過をプリントしたり、ディスプ
レイに表示し、その内容をチェックする作業を行う。

「考案が解決しようとする問題点」第７図は、既知のマイクロプロセッサに組み込まれた、
マイクロプログラムを実行するための回路のブロック図
である。

マイクロプログラムは、一定の命令例えば加算、乗算等
の演算命令を実行するための、数個から数十個のマイク
ロコードから成る一連のプログラムで、このような各種
のマイクロプログラムがマイクロプログラムメモリ１に
格納されている。マイクロプロセッサの動作を進めるプ
ログラムは多数の命令を組み合わせて構成されている。
そのうちの特定の一連の作業に係わる部分がサブルーチ
ンである。これに対して、マイクロプログラムは、これ
らに使用される各命令の実行の場合に１回ずつ実行され
る更に小単位のサブルーチンともいえる。このサブルー
チンが多数このメモリ１に格納されている。例えば乗算
命令の実行の際には、その命令を処理するマイクロプロ
グラムの先頭のアドレス信号３がマイクロプログラムメ
モリ１のアドレス端子に入力する。これによってこのマ
イクロプログラムメモリ１からマイクロコード４が出力
されるが、これとあわせて次にマイクロプログラムメモ
リ１から読み出すべきマイクロコードのアドレス信号５
が出力される。マイクロコード４とアドレス信号５とは
レジスタ２にラッチされ、その次のタイミングでここか
ら出力される。マイクロプログラムメモリ１にはこのア
ドレス信号５が入力し次のマイクロコード４が出力され
る。こうした一連の動作によってマイクロプログラムが
実行される。

このような装置において、例えば特定の命令が入力して
これに対応するマイクロプログラムが実行される間、あ
るいは次に別の特定の命令が入力してこれに対応するマ
イクロプログラムが実行を開始されるとき、装置の各部
にラッチされたデータや端子に出力されるデータが種々
に変化する。そのうちの特定のデータ変化の有無等をチ
ェックすることは、プログラムの動作を調べる上で有効
である。しかしこのチェックをしようとすると、例えば
レジスタ２の出力をマイクロプログラムの各実行ステッ
プごとにプリンタ等にプリントさせることになる。そし
て、その中から必要なデータ等を探し出す作業を行う必
要が生じる。

しかしながら、このようなすべてのステップでのデータ
等を順にプリントすると、その量は膨大なものとなり、
その中から必要なデータを探し出すのは容易ではない。
また、保守点検や修理のためにその都度プリンタを持参
することは実際的でない。従って、必要なステップでの
状態変化だけを選択的にチェックできるしかも小型で簡
便な装置の開発が要求されていた。

また、例えばドアの開閉監視装置のような場合、そのド
アが何時にどのような条件のもとに開閉されたか、チェ
ックしたい場合がある。これには例えばドアをテレビカ
メラで撮影しエンドレスのビデオテープに録画しておく
方法がある。しかし、これは直接そのドアの制御装置の
動作の実行経過を記憶させたものではない。従ってこれ
では装置の動作を直接正確にチェックすることはできな
い。しかし、この装置にプリンタ等を接続してその動作
経過をプリントアウトするのは実際上不可能な場合があ
りまた、小容量のメモリを用いてそこに実行経過を格納
しておくような手段をとろうとすると通常の方法では記
憶容量が十分でないという難点があった。

これに対処するに、例えば特開昭56−42866号公報に
は、変遷の履歴を捕らえたい記憶装置の番地をアドレス
・レジスタにセットし、プロセッサによる記憶装置への
書き込み毎にプロセッサより出力されるアドレスとアド
レス・レジスタの内容とを比較し両者の一致を検出した
ときに、プロセッサより記憶装置に与えられる書き込み
内容を記憶するようにした技術が示されている。また、
特開昭54−152941号公報には、記憶すべき実行命令のコ
ードを指定し、この指定したコードと実行中の命令のコ
ードとを比較して両者の一致を検出したときに、実行中
の命令の番地情報を記憶するようにした技術が示されて
いる。これら各公報に示される技術を用いれば、データ
の記憶を必要とする場合にのみデータを記憶することが
可能となる。

しかしながら、上記各公報に示される技術では、データ
の記憶を必要とする特定命令を指定する手段や、実行中
の命令と指定した特定命令とを比較して両者の一致を検
出する手段が必要となり、構成および処理が複雑になる
という問題点がある。

本考案は以上の点に着目してなされたもので、簡単な構
成および処理で、データの記憶を必要とする一定の場合
に限りデータを記憶することができるようにした実行経
過記憶装置を提供することを目的とするものである。

「問題点を解決するための手段」本考案の実行経過記憶装置は昇順あるいは降順にカウン
トを進めてアドレス信号を出力するアドレスカウンタ
と、アドレス信号を受け入れてそのアドレスに格納され
たデータを出力しあるいはそのアドレスにデータを書き
込む実行経過メモリと、プログラムとこのプログラム実
行中のステップの移行のうちデータの記憶を必要とする
ステップの移行の際にのみその内容が切り換わる記憶制
御信号とを記憶し、これらを同時に出力するプログラム
格納手段と、このプログラム格納手段から出力される記
憶制御信号を受け入れて、この記憶制御信号が切り換わ
ったときにアドレスカウンタがカウントを進めるようカ
ウントタイミング信号を出力し同時に実行経過メモリが
データの書き込みを行うようデータ書き込み信号を出力
する記憶制御回路とから構成されたことを特徴とするも
のである。

例えばこの記憶制御回路は、記憶制御信号を所定のクロ
ック信号の１周期分シフトさせるフリップフロップと、
シフトされない記憶制御信号とシフトされた記憶制御信
号との排他的論理和をとりこれを反転させて出力するカ
ウントタイミング信号出力回路と、このカウントタイミ
ング信号とクロック信号との論理和をとってデータ書き
込み信号を出力するデータ書き込み信号出力回路とを有
する構成とする。

また、実行経過メモリに記憶されたデータの読み出し時
には、アドレスカウンタはデータ書き込み時の逆の順に
カウントを進めてアドレス信号を実行経過メモリに出力
するようにする。

「作用」この実行経過記憶装置には、プログラムが実行されると
き、その各ステップの状態例えば、そのときの特定のデ
ータの内容やそのとき実行された命令コード等を記憶す
る実行経過メモリが設けられている。この実行経過メモ
リは、その記憶容量で制限される一定数のステップのデ
ータ等を記憶することができる。そして、本考案の実行
経過記憶装置の場合、プログラム格納手段からプログラ
ムと同時に記憶制御信号が出力され、この記憶制御信号
に基づいて記憶制御回路によってアドレスカウンタと実
行経過メモリとが制御され、プログラム実行中のステッ
プの移行のうちデータの記憶を必要とするステップの移
行の際にのみ実行経過メモリにデータの書き込みが行わ
れる。

こうして実行経過メモリに記憶されたプログラムの実行
経過は、必要に応じてこのメモリから読み出すことがで
きる。その読み出しの際には、アドレスカウンタが、先
に書き込みを行ったと反対にカウントを進めてそのアド
レス信号の出力をする。これによって、最後に記憶され
たステップを含みそれ以前の一定数のステップでのデー
タの内容を読み、プログラムの主な実行経過のチェック
等に利用することができる。

「実施例」（ブロックの説明）第１図は、本考案の実行経過記憶装置の実施例を示すブ
ロック図である。

この実行経過記憶装置は、アドレスカウンタ10と、実行
経過メモリ11と記憶制御回路12とから構成されている。

アドレスカウンタ10は、そのU/D端子に入力する、カウ
ント順を切り換えるための切り換え信号13が、例えば
“H"のとき昇順にカウントを行い、“L"のとき降順にカ
ウントを行うカウンタである。そのカウント値はアドレ
ス信号14とし、実行経過メモリ11に対して出力される。
このカウント開始時に、LD端子に入力するリセット信号
16が“H"になると、カウント値がゼロクリアされて、
“0"からカウントが開始され、またリセット信号16が
“L"のときはそのときのカウント値からカウントが開始
される。また、このアドレスカウンタ10には、一定の周
期でCK端子からクロックパルス17が入力するが、このク
ロックパルス17とEN端子に入力するカウントタイミング
信号18の両方が“L"のときのみカウントアップあるいは
カウントダウンしてカウントを進め、それ以外のときは
カウントを停止する構成となっている。

また、実行経過メモリ11は、ランダム・アクセス・メモ
リ素子等から構成されるもので、WE端子に入力するデー
タ書き込み信号19が“H"のとき、アドレス信号が入力す
ると、ライン21上のデータをそのアドレスに書き込み、
OE端子に入力する読み出し要求信号22が“H"のときはラ
イン21上にそのアドレスに書き込まれたデータを出力す
るものである。このライン21には、記憶を必要とする各
種の信号が所定のタイミングで図示しない外部回路から
入力する。記憶制御回路12は、上記アドレスカウンタ10
と実行経過メモリ11に対して必要な信号を出力する回路
で、１個のフリップフロップ12₁と、出力側に信号を反
転するインバータ12₂₁を設けたイクスクルーシブオア回
路12₂と、オア回路12₃と入力側に２つの入力信号を反転
するインバータ12₄₁を設けたノア回路12₄とで構成され
ている。この記憶制御回路12は、そのフリップフロップ
のＤ端子に、記憶制御信号26を受け入れる。この記憶制
御信号26は、プログラムの実行中、そのデータ等の記憶
を行う必要のあるステップの前後で“H"から“L"あるい
は“L"から“H"へ切り換える信号である。フリップフロ
ップ12₁はこの信号を、そのCK端子に入力するクロック
パルス17の１周期分蓄積してＱ端子に出力する回路であ
る。

このフリップフロップ12₁の出力する、クロックパルス
の１周期分シフトされた記憶制御信号26′は、もとの記
憶制御信号26と、イクスクルーシブオア回路12₂で排他
的論理和をとられ更に反転されて出力する。そしてこの
反転されたイクスクルーシブオア回路12₂の出力はオア
回路12₃でクロックパルス17と論理和をとられてデータ
書き込み信号19とされる。

また、反転されたイクスクルーシブオア回路12₂の出力
は、オア回路12₄を通じてアドレスカウンタ10に入力
し、カウントタイミング信号18とされる。このカウント
タイミング信号18は実行経過の書き込みの際に使用され
る。実行経過の読み出しの際には、読み出し制御信号27
がこのオア回路12₄を経てアドレスカウンタ10に入力す
るよう構成されている。

（記憶制御信号の説明）第２図は、本考案の実行経過記憶装置にそのプログラム
の実行経過を記憶させるのに適する装置のブロック図で
ある。

この装置は、第７図で説明したものとほぼ同様の構成を
しており、同一部分は同一符号で示し、その重複部分の
説明を省略する。ここで、第２図の装置は、マイクロプ
ログラムメモリ１から出力される信号に、記憶制御信号
26が付加されている点が第７図のものと相違している。
すなわちこのマイクロプログラムメモリ１はマイクロコ
ード４と次に出力すべきマイクロコードのアドレス信号
５と、記憶制御信号26とを同時に出力する。ここで、記
憶制御信号26は例えば１ビットとする。

この一連のマイクロプログラムあるいは第２図の装置を
組み込んだマイクロプロセッサ本体のプログラムの実行
過程において、例えば第３図に示すように、４種の代表
的な状態S₀〜S₃があると仮定する。そして、プログラム
中、各状態から他の状態への変化の可能性は、図の矢印
に示した方向しか存在しないとする。このとき、状態変
化が、S₀→S₁、S₁→S₂、S₂→S₃、S₃→S₀そしてS₀→S₃と
いう５種の場合のそれぞれについて、その状態が変化し
た直後のレジスタ２（第２図）の出力と図示しない所定
のセンサの出力とを記憶しておきたい場合、この５種の
状態変化が生じたときにのみ記憶制御信号26の内容を変
化させるようにする。具体的には、状態S₀とS₂のときは
常に記憶制御信号26を“L"レベルとし、状態S₁とS₃のと
きは“H"レベルとなるようにする。こうしたデータの作
成は、マイクロプログラム作成の際に同時に行いマイク
ロプログラムメモリに書き込んでおけばよい。

（回路動作の説明）＜実行経過の書き込み＞第４図は第１図に示した実施例の回路動作を示すタイミ
ングチャートである。

この第４図（ａ）には、第１図の回路全体の動作のタイ
ミングを制御するクロックパルス17を示した。このクロ
ックパルスは第２図に示した回路にも入力し、記憶制御
信号26（第４図ｃ）がその状態変化（第４図ｂ）に応じ
て出力されている。すなわち、この実施例では、状態が
S₀→S₁とS₂→S₃のとき記憶制御信号26が“L"から“H"に
変化し、状態がS₁→S₂とS₃→S₀のとき記憶制御信号26が
“H"から“L"に変化している。

ここで、第１図のフリップフロップ12₁を通った記憶制
御信号26′は、クロックパルス17の１周期分シフトして
いる（第４図ｄ）。このシフトした記憶制御信号26′と
シフトしていない記憶制御信号26とがイクスクルーシブ
オア回路12₂を通過し反転すると第４図（ｅ）に示すよ
うな信号となり、これがノア回路12₄を経てカウントタ
イミング信号18としてアドレスカウンタ10（第１図）の
EN端子に入力する。

アドレスカウンタ10は、クロックパルス17とこのカウン
トタイミング信号18のいずれもが“L"となったときカウ
ントを進めるので、その結果は第４図（ｇ）に示すよう
に、“n"、“ｎ＋1"、“ｎ＋2"……“ｎ＋6"と所定のタ
イミングでカウントアップしてアドレス信号14を出力す
る。また、このカウントタイミング信号18とクロックパ
ルスとの論理和がオア回路12₃から出力されてデータ書
き込み信号19とされるがこの内容は第４図（ｆ）に示し
たものとなる。

すなわち、実行経過メモリ11のアドレス端子に第４図
（ｇ）に示したアドレス信号が入力し、またそのWE端子
にデータ書き込み信号19が入力する。このとき、この実
行経過メモリ11は、第４図（ｆ）に示したように、デー
タ書き込み信号19の立上りでライン21上のデータをその
該当アドレスに書き込む。この結果、アドレス“n"に状
態S₁のデータが書き込まれ、アドレス“ｎ＋1"に状態
S₂、アドレス“ｎ＋2"に状態、S₁、アドレス“ｎ＋3"に
状態S₂、アドレス“ｎ＋4"に状態S₃、そしてアドレス
“ｎ＋5"に状態S₀のデータが書き込まれる。これで第４
図（ｃ）の記憶制御信号26が変化した直後の状態S₁、
S₂、S₁、S₂、S₃、S₀でのデータが実行経過メモリ11にそ
のアドレス順に書き込まれたことになる。もちろん、記
憶制御信号26の内容の変化しない状態S₂→S₀のようなタ
イミングではデータの書き込みは行われない。

これによって、必要とする場合にのみデータの書き込み
が行われ、限られた容量のメモリを有効に活用すること
ができる。ここで、この実行経過メモリ11のアドレス
を、第５図に示すように“1"から“2048"までとする
と、この実行経過メモリ11を使用すれば過去2048回の状
態変化の際のデータの記憶を行うことができる。そし
て、アドレス“2048"まで記憶を行った後は、アドレス
カウンタのカウント値を“0"にもどし、先に記憶したデ
ータを順に消去しながらそのアドレスに順に次の状態の
データを書き込んでいく。これによってエンドレスの記
憶を行うことができる。

＜実行経過の読み出し＞ここで、仮に第４図（ｇ）に示したアドレス“ｎ＋5"に
状態S0のデータを書き込んだ後、この実行経過メモリ11
（第５図）に書き込んだデータを遡ってチェックしよう
とする場合、第６図に示したようなタイミングで読み出
し動作が行われる。

第１図において、まずカウント順の切り換え信号13を
“L"に切り換えてアドレスカウンタを降順にカウントす
る状態にする。第６図（ａ）に示すように、クロックパ
ルス17がアドレスカウンタ10に入力する。次に、図示し
ないマニュアルで作動するオン・オフスイッチを用いて
読み出し制御信号27（第６図ｂ）をアドレスカウンタ10
に送る。これによって、アドレスカウンタ10の出力する
アドレス信号14は第４図（ｃ）に示すように、“ｎ＋
5"、“ｎ＋4"、“ｎ＋3"と降順に変化していく。そし
て、読み出し制御信号27が“L"のときに、“L"から“H"
に立上るようにタイミングを調整した読み出し要求信号
22を作成し、実行経過メモリ11（第１図）のOE端子に入
力する。

これによって、アドレス“ｎ＋5"に書き込まれた状態S0
のデータ、アドレス“ｎ＋4"の状態S3のデータというよ
うに順にその内容がライン21（第１図）に出力される
（第６図ｅ）。この読み出しは第５図に示したように、
書き込み順（矢印30）とは反対の方向（矢印31）に行わ
れる。すなわち、この実行経過記憶装置によればプログ
ラムの動作をエンドレスで連続的に記憶し、かつ任意の
時間にそのときから遡って一定量の記憶内容をチェック
することができる。

「考案の効果」以上説明したように本考案によれば、プログラム実行中
のステップの移行のうち、データの記憶を必要とするス
テップの移行の際にのみデータを記憶することができ、
メモリの記憶容量が少なくて済むと共に、必要なデータ
のみを選択的にチェックすることが容易になるという効
果がある。しかも、単に、プログラム格納手段からプロ
グラムと同時に出力される記憶制御信号が切り換わった
ことを検出して記憶制御を行えば良いので、構成および
処理が簡単であるという効果がある。

また、本考案の実行経過記憶装置を所定のプログラムを
実行する装置にとり付ければ、いつでも、その直前に実
行されたステップ以前の主要なステップでのデータ等を
チェックすることができるので、例えば故障診断等に大
きな威力を発揮することができる。

また、これ以外にも、プログラムのデバック作業や、エ
ンドレスの作業記憶用等各種の用途に利用することがで
きる。そして、この装置自体が、簡潔な構成であって小
型化が容易であるため、各種の装置に一体に組み込むこ
とも容易である。

【図面の簡単な説明】

第１図は本考案の実行経過記憶装置の実施例を示すブロ
ック図、第２図はこの実行経過記憶装置に記憶制御信号
を供給する装置のブロック図、第３図は状態変化の説明
図、第４図は本考案の実行経過記憶装置の書き込み動作
を説明するタイミングチャート、第５図は実行経過メモ
リの構成を示す説明図、第６図は本考案の実行経過記憶
装置の読み出し動作を説明するタイミングチャート、第
７図は従来のマイクロプログラム実行のための装置のブ
ロック図である。 10……アドレスカウンタ、11……実行経過メモリ、12…
…記憶制御回路、18……カウントタイミング信号、19…
…データ書き込み信号、26……記憶制御信号、26′……
シフトされた記憶制御信号。

Claims

【実用新案登録請求の範囲】

【請求項１】昇順あるいは降順にカウントを進めてアド
レス信号を出力するアドレスカウンタと、前記アドレス信号を受け入れてそのアドレスに格納され
たデータを出力しあるいはそのアドレスにデータを書き
込む実行経過メモリと、プログラムとこのプログラム実行中のステップの移行の
うちデータの記憶を必要とするステップの移行の際にの
みその内容が切り換わる記憶制御信号とを記憶し、これ
らを同時に出力するプログラム格納手段と、このプログラム格納手段から出力される前記記憶制御信
号を受け入れて、この記憶制御信号が切り換わったとき
に前記アドレスカウンタがカウントを進めるようにカウ
ントタイミング信号を出力し同時に前記実行経過メモリ
がデータの書き込みを行うようデータ書き込み信号を出
力する記憶制御回路とから構成されたことを特徴とする実行経過記憶装置。
【請求項２】記憶制御回路は、記憶制御信号を所定のク
ロック信号の１周期分シフトさせるフリップフロップ
と、シフトされない記憶制御信号とシフトされた記憶制
御信号との排他的論理和をとりこれを反転させて出力す
るカウントタイミング信号出力回路と、このカウントタ
イミング信号と前記クロック信号との論理和をとってデ
ータ書き込み信号を出力するデータ書き込み信号出力回
路とを有することを特徴とする実用新案登録請求の範囲
第１項記載の実行経過記憶装置。
【請求項３】実行経過メモリに記憶されたデータの読み
出し時には、アドレスカウンタはデータ書き込み時の逆
の順にカウントを進めてアドレス信号を実行経過メモリ
に出力することを特徴とする実用新案登録請求の範囲第
１項または第２項記載の実行経過記憶装置。