JPH02168664A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02168664A JPH02168664A JP63322064A JP32206488A JPH02168664A JP H02168664 A JPH02168664 A JP H02168664A JP 63322064 A JP63322064 A JP 63322064A JP 32206488 A JP32206488 A JP 32206488A JP H02168664 A JPH02168664 A JP H02168664A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- tantalum
- high dielectric
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は、絶縁膜に誘電率の高い遷移金属酸化膜を用い
た半導体装置の製造方法に関する。
た半導体装置の製造方法に関する。
（従来の技術）
従来より半導体装置の１つで、キャパシタとトランジス
タを組み合わせて情報の記憶動作を行う装置としてＤ
ＲＡＭ （Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓ
ｓ ｒｅａｄ ｗｒｉｔｅ Ｍｅｍｏｒｙ）がある。こ
の装置では通常キャパシタ電極と半導体基板との間に形
成されるキャパシタ絶縁膜とじて５ｉｎ２膜が用いられ
ている。
タを組み合わせて情報の記憶動作を行う装置としてＤ
ＲＡＭ （Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓ
ｓ ｒｅａｄ ｗｒｉｔｅ Ｍｅｍｏｒｙ）がある。こ
の装置では通常キャパシタ電極と半導体基板との間に形
成されるキャパシタ絶縁膜とじて５ｉｎ２膜が用いられ
ている。
しかしながら、急速な素子の集積化に伴い、ＳｉＯ□膜
を薄膜化の一途をたどっており、Ｉ Ｍｂｉｔ ＤＲＡ
Ｍにおいては、１００Ａに切るに至っている。更に４
Ｍｂｉｔ Ｄ ＲＡ Ｍにおいては、従来の平面キャパ
シタに代わって、実効的なキャパシタ面積を稼ぐために
、シリコン表面に溝を掘るトレンチキャパシタや積み上
げ型のスタックドキャパシタが用いられようとしている
。しかし、よりいっそうの集積化に対しては構造的な工
夫だけでは不十分であり、キャパシタ絶縁膜としてＳｉ
ｎ、膜に代わり、Ｓｉｎ、膜よりも誘電率の大きいシリ
コン窒化膜や遷移金属酸化膜が検討されている。この様
な高誘電率をもつ誘電体膜として、代表的にはタンタル
酸化膜があげられ、その誘電率はおよそ２７であり、Ｓ
ｉＯ□膜を比べて７倍程度大きい６しかしながら、逆に
ＳｉＯ□膜に比べて著しくリーク電流が増大するため、
絶縁耐圧が劣化する問題が生じ、メモリ素子としての保
持特性を著しく劣化させることになる。このようなリー
ク電流の増大の原因としては、本質的な問題として一般
にＴａ２Ｏ，をはじめとして高誘電率を持つ遷移金属酸
化膜ではＳｉｎ、に比べてバンドギャップが小さいこと
が上げられる。しかし、これ以外の大きな問題として５
例えばＴａ、Ｏ。
を薄膜化の一途をたどっており、Ｉ Ｍｂｉｔ ＤＲＡ
Ｍにおいては、１００Ａに切るに至っている。更に４
Ｍｂｉｔ Ｄ ＲＡ Ｍにおいては、従来の平面キャパ
シタに代わって、実効的なキャパシタ面積を稼ぐために
、シリコン表面に溝を掘るトレンチキャパシタや積み上
げ型のスタックドキャパシタが用いられようとしている
。しかし、よりいっそうの集積化に対しては構造的な工
夫だけでは不十分であり、キャパシタ絶縁膜としてＳｉ
ｎ、膜に代わり、Ｓｉｎ、膜よりも誘電率の大きいシリ
コン窒化膜や遷移金属酸化膜が検討されている。この様
な高誘電率をもつ誘電体膜として、代表的にはタンタル
酸化膜があげられ、その誘電率はおよそ２７であり、Ｓ
ｉＯ□膜を比べて７倍程度大きい６しかしながら、逆に
ＳｉＯ□膜に比べて著しくリーク電流が増大するため、
絶縁耐圧が劣化する問題が生じ、メモリ素子としての保
持特性を著しく劣化させることになる。このようなリー
ク電流の増大の原因としては、本質的な問題として一般
にＴａ２Ｏ，をはじめとして高誘電率を持つ遷移金属酸
化膜ではＳｉｎ、に比べてバンドギャップが小さいこと
が上げられる。しかし、これ以外の大きな問題として５
例えばＴａ、Ｏ。
の場合では、形成した膜の組成が化学量論的な値からず
れ、酸素欠損が生じる問題がある。すなわち、酸素欠損
に起因する微視的な構造欠陥によってリーク電流が増大
する。ところで、いっそうの高集積化を実現するために
は、トレンチキャパシタあるいはスタックドキャパシタ
と高誘電率遷移金属酸化膜とを組み合わせて用いる必要
がある。
れ、酸素欠損が生じる問題がある。すなわち、酸素欠損
に起因する微視的な構造欠陥によってリーク電流が増大
する。ところで、いっそうの高集積化を実現するために
は、トレンチキャパシタあるいはスタックドキャパシタ
と高誘電率遷移金属酸化膜とを組み合わせて用いる必要
がある。
このためには、絶縁膜の形成方法として段差被覆性にす
ぐれるＣＶＤ法が必要不可欠である。しかしながら、化
学気相成長（ＣＶＤ）法により形成したタンタル酸化膜
では、本来の化学量論比の２＝５から大きく酸素欠損の
方向にずれ、そのため。
ぐれるＣＶＤ法が必要不可欠である。しかしながら、化
学気相成長（ＣＶＤ）法により形成したタンタル酸化膜
では、本来の化学量論比の２＝５から大きく酸素欠損の
方向にずれ、そのため。
より著しいリーク電流の増大が生じることになる。
（発明が解決しようとする１１１題）
本発明は、タンタルとジルコニウムの酸化物を同時に含
むことによって、高誘電体絶縁膜の絶縁特性を向上する
ことにある。これによって、ＤＲＡＭなどの素子特性の
向上を可能とした半導体装置の製造方法を提供すること
を目的とする。
むことによって、高誘電体絶縁膜の絶縁特性を向上する
ことにある。これによって、ＤＲＡＭなどの素子特性の
向上を可能とした半導体装置の製造方法を提供すること
を目的とする。
（発明の構成〕
（課題を解決するための手段）
本発明では、化学気相成長法（ＣＶＤ法）で高ｍ電体絶
縁膜を形成する際に、タンタルとジルコニウムの酸化物
を同時に含むことによって、絶縁膜中に酸素欠損に起因
する微視的な構造欠陥が生じないようにする。
縁膜を形成する際に、タンタルとジルコニウムの酸化物
を同時に含むことによって、絶縁膜中に酸素欠損に起因
する微視的な構造欠陥が生じないようにする。
（作 用）
本発明によれば、リーク電流が少なく絶縁耐圧にすぐれ
る高誘電体絶縁膜を形成することができる。上述のよう
にＴａ、Ｏ３の場合では、形成した膜の組成が化学量論
的な値からずれ、酸素欠損が生じ、このため微視的な構
造欠陥が生じやすくなり、リーク電流の増大を引き起こ
す。このようなリーク電流の増大の機構としては、酸素
欠損による構造欠陥においてはドナー電子が製出され、
電流が流れやなくなると考えられている。また、特にＣ
ＶＤ法で形成した場合、この酸素欠損が増すことが指摘
されている。
る高誘電体絶縁膜を形成することができる。上述のよう
にＴａ、Ｏ３の場合では、形成した膜の組成が化学量論
的な値からずれ、酸素欠損が生じ、このため微視的な構
造欠陥が生じやすくなり、リーク電流の増大を引き起こ
す。このようなリーク電流の増大の機構としては、酸素
欠損による構造欠陥においてはドナー電子が製出され、
電流が流れやなくなると考えられている。また、特にＣ
ＶＤ法で形成した場合、この酸素欠損が増すことが指摘
されている。
このように、タンタル酸化膜単独では組成が化学量論的
な値からずれ、酸素欠損が生じた場合に。
な値からずれ、酸素欠損が生じた場合に。
リーク電流増大をもたらす構造欠陥に容易になり易く、
プロセス上の安定性を欠きやすく、素子特性の劣化を招
くことになる。したがって、逆に酸素欠損が構造欠陥に
至らないことが必要である。
プロセス上の安定性を欠きやすく、素子特性の劣化を招
くことになる。したがって、逆に酸素欠損が構造欠陥に
至らないことが必要である。
タンタルは化学量論的には５価であり、ジルコニウムは
４価である。したがって、酸素欠損に起因する構造欠陥
を価数の小さいＺｒが補償し、ドナー電子を抑制する。
４価である。したがって、酸素欠損に起因する構造欠陥
を価数の小さいＺｒが補償し、ドナー電子を抑制する。
このように価数の異なる２種の元素を含むことによって
、上記の観点における安定性が期待できる。さらに、ジ
ルコニウムの酸化物ｚｒＯ２の誘電率は約２３であり、
Ｔａ、０．の２７に比べてやや小さいものの、それ自
体高誘電率を有しているため、混合酸化膜についても高
誘電率が期待できる。
、上記の観点における安定性が期待できる。さらに、ジ
ルコニウムの酸化物ｚｒＯ２の誘電率は約２３であり、
Ｔａ、０．の２７に比べてやや小さいものの、それ自
体高誘電率を有しているため、混合酸化膜についても高
誘電率が期待できる。
これによって、リーク電流の少なくかつ高誘電率を有す
る絶縁膜を段差被覆性よく形成することができ、もって
、平面構造だけでなくトレンチ、スタックドキャパシタ
といった立体構造を有する場合にも、すぐれた素子特性
を得ることができる。
る絶縁膜を段差被覆性よく形成することができ、もって
、平面構造だけでなくトレンチ、スタックドキャパシタ
といった立体構造を有する場合にも、すぐれた素子特性
を得ることができる。
（実 施 例）
以下１本発明による一実施例を図面を参照して詳細に説
明する。第１図はその実施例として熱酸化膜をキャパシ
タ絶縁膜として利用したスタックドキャパシタセルを有
するＤＲＡＭの製造工程を示す断面図である。
明する。第１図はその実施例として熱酸化膜をキャパシ
タ絶縁膜として利用したスタックドキャパシタセルを有
するＤＲＡＭの製造工程を示す断面図である。
先ず、第１図（ａ）に示すように比抵抗１０Ω・国を有
し、表面が（１００）面であるｐ型のシリコン基板■上
に、素子間分離を行うための例えば熱酸化膜■を選択的
に形成し、その後ゲート酸化膜となる薄い熱酸化膜■を
形成し続いてゲート電極となる第１のｎ中型ｐｏｌｙｓ
ｉ膜（イ）を形成した後、通常の写真食刻工程を経てパ
ターニングを行う。その後、前記ゲートに対して自己整
合的にイオン注入法によりｎ−型層■を形成する。
し、表面が（１００）面であるｐ型のシリコン基板■上
に、素子間分離を行うための例えば熱酸化膜■を選択的
に形成し、その後ゲート酸化膜となる薄い熱酸化膜■を
形成し続いてゲート電極となる第１のｎ中型ｐｏｌｙｓ
ｉ膜（イ）を形成した後、通常の写真食刻工程を経てパ
ターニングを行う。その後、前記ゲートに対して自己整
合的にイオン注入法によりｎ−型層■を形成する。
次に第１図（ｂ）に示すように厚いＣＶＤＩ！！化膜０
を全面に形成した後、通常の写真食刻工程を経て前記ｎ
−型層０の一部と接続する開口部■を形成する。
を全面に形成した後、通常の写真食刻工程を経て前記ｎ
−型層０の一部と接続する開口部■を形成する。
先に第１図（ｃ）に示すように全面に第２のｎ中型ｐｏ
ｌｙｓｉ膜（ハ）を形成する。
ｌｙｓｉ膜（ハ）を形成する。
しかる後に、第１図（ｄ）に示すように通常の写真食刻
工程を経て、ｎ中型ｐｏｌｙｓｉ膜（８）を所望のパタ
ーンにバターニングし、その後、キャパシタ絶縁膜とな
るタンタルとジルコニウムの酸化膜を含む絶縁膜■をペ
ンタエトキシタンタルおよびテトラエトキシジルコニウ
ムの熱分解によるＣＶＤ法によって厚さ２００人に形成
する。
工程を経て、ｎ中型ｐｏｌｙｓｉ膜（８）を所望のパタ
ーンにバターニングし、その後、キャパシタ絶縁膜とな
るタンタルとジルコニウムの酸化膜を含む絶縁膜■をペ
ンタエトキシタンタルおよびテトラエトキシジルコニウ
ムの熱分解によるＣＶＤ法によって厚さ２００人に形成
する。
最後に、第１図（ｅ）に示すようにキャパシタ電極とな
る第３のｎ中型ｐｏｌｙｓｉ膜（１０）を全面に形成後
、通常の写真食刻工程を経てパターニングすることによ
って図に示す如くメモリセルを完成する。
る第３のｎ中型ｐｏｌｙｓｉ膜（１０）を全面に形成後
、通常の写真食刻工程を経てパターニングすることによ
って図に示す如くメモリセルを完成する。
この実施例によれば、タンタルとジルコニウムの酸化物
を同時に含むＣＶＤ高誘電体絶縁膜において、絶縁特性
を著しく向上させ、もって素子の信頼性を大きく向上さ
せることが可能となる。第２図は第１図の発明の実施例
により形成したキャパシタ（ａ）とタンタル酸化物のみ
からなるＣＶＤ高誘電体絶縁膜によって構成された従来
のキャパシタ（ｂ）におけるＩ−Ｖ特性の比較の結果を
示す特性図である。これから２本発明によってリーク電
流の低減が図られていることがわかる。
を同時に含むＣＶＤ高誘電体絶縁膜において、絶縁特性
を著しく向上させ、もって素子の信頼性を大きく向上さ
せることが可能となる。第２図は第１図の発明の実施例
により形成したキャパシタ（ａ）とタンタル酸化物のみ
からなるＣＶＤ高誘電体絶縁膜によって構成された従来
のキャパシタ（ｂ）におけるＩ−Ｖ特性の比較の結果を
示す特性図である。これから２本発明によってリーク電
流の低減が図られていることがわかる。
なお、上記実施例ではＤＲＡＭにおけるスタクトキャパ
シタセルについて、タンタルあるいはジルコニウムのエ
チレート化合物の熱分解によるＣＶＤ法について述べた
が、これに限定されるものではなく、例えばトレンチキ
ャパシタセルにも適用でき、ＣＶＤ材料化合物について
も例えば塩化物等を用いてもよいし、単にこれらの熱分
解に限らず、光または、プラズマを利用したＣＶＤ法を
用いてもよい。
シタセルについて、タンタルあるいはジルコニウムのエ
チレート化合物の熱分解によるＣＶＤ法について述べた
が、これに限定されるものではなく、例えばトレンチキ
ャパシタセルにも適用でき、ＣＶＤ材料化合物について
も例えば塩化物等を用いてもよいし、単にこれらの熱分
解に限らず、光または、プラズマを利用したＣＶＤ法を
用いてもよい。
本発明により、リーク電流の小さい高誘電体絶縁膜を段
差被覆性よく形成することができる。これによって、優
れた特性を有する半導体装置を提供することができる。
差被覆性よく形成することができる。これによって、優
れた特性を有する半導体装置を提供することができる。
第１図は本発明による一実施例を示す製造工程断面図、
第２図は本発明による実施例の効果を説明するための幸
手図である。 １・・・シリコン基板、 ２・・・素子分離用酸化
膜、３・・・ゲート酸化膜、 ４・・・第１のｎ中型多結晶シリコン膜、５・・・ｎ′
″型層、 ６・・・ＣＶＤ酸化膜、７・・・
開口部、 ８・・・第２のｎ中型多結晶シリコン膜、９・・・キャ
パシタ絶縁膜。 １０・・・第３のｎ中型多結晶シリコン膜。 代理人 弁理士 則 近 憲 佑 同 松山光之 第１図
第２図は本発明による実施例の効果を説明するための幸
手図である。 １・・・シリコン基板、 ２・・・素子分離用酸化
膜、３・・・ゲート酸化膜、 ４・・・第１のｎ中型多結晶シリコン膜、５・・・ｎ′
″型層、 ６・・・ＣＶＤ酸化膜、７・・・
開口部、 ８・・・第２のｎ中型多結晶シリコン膜、９・・・キャ
パシタ絶縁膜。 １０・・・第３のｎ中型多結晶シリコン膜。 代理人 弁理士 則 近 憲 佑 同 松山光之 第１図
Claims (1)
- キャパシタ絶縁膜の少なくとも一部に、タンタルおよび
ジルコニウムの酸化物を同時に含む絶縁膜を化学気相成
長法によって形成することを特徴とする半導体装置の製
造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63322064A JPH02168664A (ja) | 1988-12-22 | 1988-12-22 | 半導体装置の製造方法 |
| KR1019890002719A KR920010201B1 (ko) | 1988-03-04 | 1989-03-04 | 반도체 장치 및 그 제조방법 |
| US07/683,132 US5189503A (en) | 1988-03-04 | 1991-04-10 | High dielectric capacitor having low current leakage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63322064A JPH02168664A (ja) | 1988-12-22 | 1988-12-22 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02168664A true JPH02168664A (ja) | 1990-06-28 |
Family
ID=18139512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63322064A Pending JPH02168664A (ja) | 1988-03-04 | 1988-12-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02168664A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4337889A1 (de) * | 1992-11-07 | 1994-05-26 | Gold Star Electronics | Verfahren zum Herstellen eines Kondensators in einer Halbleiterspeichervorrichtung |
| JP2012517004A (ja) * | 2009-02-06 | 2012-07-26 | ヘレーウス ゼンゾール テクノロジー ゲゼルシャフト ミット ベシュレンクテル ハフツング | 非導電性の二酸化ジルコニウム |
-
1988
- 1988-12-22 JP JP63322064A patent/JPH02168664A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4337889A1 (de) * | 1992-11-07 | 1994-05-26 | Gold Star Electronics | Verfahren zum Herstellen eines Kondensators in einer Halbleiterspeichervorrichtung |
| DE4337889B4 (de) * | 1992-11-07 | 2006-01-12 | Lg Semicon Co. Ltd., Cheongju | Verfahren zum Herstellen eines Kondensators in einer Halbleiterspeichervorrichtung |
| JP2012517004A (ja) * | 2009-02-06 | 2012-07-26 | ヘレーウス ゼンゾール テクノロジー ゲゼルシャフト ミット ベシュレンクテル ハフツング | 非導電性の二酸化ジルコニウム |
| US8730002B2 (en) | 2009-02-06 | 2014-05-20 | Heraeus Sensor Technology Gmbh | Non-conducting zirconium dioxide |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5130885A (en) | Dram cell in which a silicon-germanium alloy layer having a rough surface morphology is utilized for a capacitive surface | |
| US4882649A (en) | Nitride/oxide/nitride capacitor dielectric | |
| KR950006472B1 (ko) | 반도체기억장치 | |
| JPH01154551A (ja) | 半導体メモリ集積回路装置及びその製造方法 | |
| JPH0294471A (ja) | 半導体記憶装置およびその製造方法 | |
| JP2829023B2 (ja) | 半導体集積回路用キャパシタ | |
| JPS60153158A (ja) | キャパシタ誘電体膜の製造方法 | |
| JP2731611B2 (ja) | キャパシタと集積回路の製法 | |
| US5292679A (en) | Process for producing a semiconductor memory device having memory cells including transistors and capacitors | |
| JP3633873B2 (ja) | 集積回路アセンブリとその製造方法 | |
| TWI299193B (en) | Method for fabricating a layer arrangement, layer arrangement and memory arrangement | |
| CA1232365A (en) | Dual electron injection structure and process with self-limiting oxidation barrier | |
| US6228701B1 (en) | Apparatus and method for minimizing diffusion in stacked capacitors formed on silicon plugs | |
| US5459095A (en) | Method for making capacitor for use in DRAM cell using triple layers of photoresist | |
| KR920010695B1 (ko) | 디램셀 및 그 제조방법 | |
| JPH06216336A (ja) | 半導体装置の製造方法 | |
| JPH02168664A (ja) | 半導体装置の製造方法 | |
| JPH0513706A (ja) | 半導体装置 | |
| JPS62193275A (ja) | ３次元１トランジスタ・セル装置およびその製造方法 | |
| JPH02129956A (ja) | 半導体メモリ素子の製造方法 | |
| US6465300B2 (en) | Method for forming a lower electrode for use in a semiconductor device | |
| JPH03259566A (ja) | メモリ装置の製造方法 | |
| JPH04179265A (ja) | 半導体装置の製造方法 | |
| JPS62219659A (ja) | Ｍｏｓ型半導体記憶装置 | |
| JP2004527111A (ja) | 電荷蓄積のための電極配置およびその製造法 |