JPH021697A - 電荷蓄積型の光電変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、電荷蓄積型の光電変換装置に関するものであ
り、複数の焦点検出領域を有する自動焦点カメラの焦点
検出素子として特に適するものである。

［従来の技術１ 従来、ＣＣＤラインセンサーのような電荷蓄積型の光電
変換素子をカメラの焦点検出素子として用いることが提
案されている。ＣＣＤラインセンサーは、受光素子列と
、受光素子列から得られる電荷を蓄積する電荷蓄積素子
列と、電荷蓄積素子列の蓄積電荷を並列的に移送され転
送りロックに従って直列的に読み出す電荷転送素子列を
含み、受光素子列が配列されたライン上の輝度分布を検
出することができ、輝度分布データを自己走査型で読み
出すことができるので、焦点検出素子としては極めて好
適なものである。しかしながら、ＣＣＤラインセンサー
は受光した光の絶対量を検出しているものではなく、電
荷蓄積素子列に蓄積された電荷の相対値を見ることによ
り、受光素子列に照射された光の輝度分布を知るように
なっており、受光する光が強ずぎると電荷蓄積素子列か
らの出力が飽和して出力信号が歪み、また、受光する光
が弱ずぎると電荷蓄積素子列からの出力が低くなって、
Ｓ／Ｎ比が悪くなるという問題がある。

そこで、輝度モニター用の受光素子を、受光素子列の近
傍に、より好ましくは各受光素子の間に配して、その輝
度モニター出力に応じて電荷蓄積素子列への電荷の蓄積
時間を制御し、輝度が高いときには電荷の蓄積時間を短
くし、輝度が低いときには電荷の蓄積時間を長くして、
電荷の蓄積量が適当な値となるように制御することが提
案されている。

また、特開昭６０−２５６２７９号公報には、１ライン
のＣＣＤラインセンサーについて、受光素子列を複数の
ブロックに分け、各ブロック毎に光量モニターを配置し
、最も明るいブロックについて電荷蓄積時間の制御を行
うことが提案されているが、各ブロックは離散的に配置
されているものではなく、■ライン上に近接して配置さ
れているものであり、ブロック間の光量差は余り大きく
ない。また、各ブロック毎に電荷蓄積時間の制御を行う
ものではない。

［発明が解決しようとする課題］ ところで、複数の焦点検出領域を有する自動焦点カメラ
では、複数のＣＣＤラインセンサーを離散的に配置する
必要がある。この場合、各焦点検出領域では異なる被写
体を捕らえていることになるので、各ＣＣＤラインセン
サーに結像される被写体像も夫々異なり、その輝度も夫
々異なることになる。したがって、画面全体の平均輝度
に応じて各ＣＣＤラインセンサーの電荷蓄積時間を制御
していると、電荷蓄積時間が適正値よりも長過ぎて出力
が飽和したり、短過ぎてＳ／Ｎ比が低下したりすること
があった。そして、このように、ＣＣＤラインセンサー
の出力が飽和したり、Ｓ／Ｎ比が低下したりすると、正
確な自動焦点検出ができなくなるという問題があり、誤
焦点検出となることがあった。

本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、複数の光電変換素子列の電荷蓄
積時間を適正に制御できるようにした電荷蓄積型の光電
変換装置を提供することにある。

［課題を解決するための手段］ 本発明に係る電荷蓄積型の光電変換装置にあっては、上
記の課題を解決するために、第１図に示すように、複数
の受光素子列１ａ〜１ｃと、各受光素子列１ａ〜１ｃに
対応して設けられた複数の電荷蓄積素子列２ａ〜２ｃと
、各受光素子列１８〜１ｃがら対応する電荷蓄積素子列
２ａ〜２ｃへの電荷流入を遮断可能な複数のゲート素子
列３ａ〜３ｃと、各電荷蓄積素子列２ａ〜２ｃの蓄積電
荷を直列的に読み出すための走査手段４８〜４ｃと、各
受光素子列１ａ〜１ｃに入射する光量に応じて対応する
ゲート素子列３８〜３Ｃを遮断状態に制御することによ
り各受光素子列１ａ〜ＩＣ毎に個別に電荷蓄積時間を制
御する蓄積時間制御手段５ａ〜５Ｃとを備えて成るもの
である。

なお、走査手段４ａ〜４Ｃとしては、電荷蓄積素子列２
８〜２ｃの蓄積電荷を並列的に移送されて、転送りロッ
クに従って直列的に読み出す電荷転送レジスタを使用す
ることが好ましいが、スイッチング回路による順次読出
回路を用いても良い。

［作用］ 以下、本発明の作用を第１図により説明する。

各受光素子列１１〜ＩＣは入射光量に応じた光電流を発
生する。この光電流はゲート素子列３ａ〜３Ｃを介して
電荷蓄積素子列２ａ〜２ｃに流入し、電荷情報として蓄
積される。各電荷蓄積素子列２ａ〜２ｃにおける電荷蓄
積速度は各受光素子列１ａ〜１ｃに入射する光量に応じ
て増大する。そこで、本発明にあっては、蓄積時間制御
手段５ａ〜５Ｃにより、各受光素子列１ａ〜１ｃに入射
する光量に応じて対応するゲート素子列３ａ〜３ｃを遮
断状態に制御し、各受光素子列１ａ〜１ｃ毎に個別に電
荷蓄積時間を制御するようにしている。その電荷蓄積時
間は出力が飽和しない限度内において長く設定される。

本発明の光電変換装置は、受光素子列１ａ〜１ｃが設け
られた部分のＡ変分布を相対的に検出するものであるか
ら、出力が飽和しない限度内において電荷蓄積時間を長
く設定することにより、Ｓ／Ｎ比が改善され、輝度分布
のデータを正確に検出することができる。電荷蓄積素子
列２ａ〜２ｃは、電荷蓄積動作が終了した後、走査手段
４ａ〜４ｃにより蓄積電荷を直列的に読み出されるまで
の間、蓄積電荷を保持しながら待機していることになる
が、このとき、電荷蓄積素子列２ａ〜２ｃは受光素子列
１ａ〜１ｃから遮断されているので、電荷蓄積素子列２
８〜２ｃのポテンシャルを高く設定すれば、暗時電荷の
発生を少なくすることができ、待機中に蓄積された暗時
電荷によりＳ／Ｎ比が劣化する恐れは少ない。

なお、本発明に対する比較例力して、光電変換により得
られた電荷情報を走査手段４８〜４ｃに蓄積し、走査信
号を停止させた状態で保持し、各走査手段４ａ〜４ｃに
走査信号を順次供給する方式（特願昭６２−．１１９８
３８号参照）も考えられるが、第１１図に例示するよう
に、走査手段４ａ〜４Ｃを構成するシフトレジスタＳＲ
は電荷蓄積部ＳＴよりも１画素当たりの面積が大きい。

そして、熱励起による暗電流や、遮光膜に生じたピンホ
ールによる光励起は、この面積に比例して増大し、雑音
電荷の発生は走査手段４ａ〜４Ｃの方が多い。したがっ
て、本発明のように、暗時電荷の発生が少ない電荷蓄積
素子列２８〜２Ｃを設けて、電荷蓄積動作が終了した後
、蓄積電荷が読み出されるまでの間は電荷蓄積素子列２
ａ〜２ｃを他の素子列から遮断ｉ−ておくことが好まし
い。

［実施例］ 本発明の光電変換装置を用いた自動焦点検出機能付きの
一眼レフカメラにおける焦点検出用光学系について第２
図及び第３図により説明する。−眼レフカメラのカメラ
本体には、光軸１０上に撮影レンズ１１が設けられ、該
撮影レンズ１１の後方に主ミラー１２が上向き４５度に
設けられ、主ミラー１２の後方にフィルム露光面１３が
設けられていて、撮影レンズ１１を通過した撮影用光束
が主ミラー１２で上方に反射されて、焦点板で結像され
、ペンタプリズムを介してファインダー光学系に導かれ
るようになっている。

主ミラー１２は、少なくとも一部がハーフミラ−に形成
されていて、主ミラー１２のハーフミラ一部とフィルム
露光面１３との間には、主ミラー１２の背面部に回動軸
が枢着された副ミラー１４が下向き４５度に設けられ、
主ミラー１２のハーフミラ一部を透過した焦点検出用光
束を副ミラー１４で下方に反射して、カメラ本体のミラ
ーボックス下部に配置された焦点検出装置１５に導くよ
うになる。

撮影時には、主ミラー１２及び副ミラー１４は、前上方
に回動されて光軸１０上から退避し、撮影レンズ１１を
通過した撮影用光束はフィルム露光面１３に結像して、
フィルム露光面１３に画像的露光を与えるようになる。

上記焦点検出装置１５には、３個の光電変換素子列１６
ａ、１６ｂ、１６ｃを備えるＡＰセンサー１７が設けら
れている。光電変換素子列１６ａ〜１６ｃのうち、１個
の光電変換素子列１６ａは、光軸１０を含む水平位置に
配置され、２個の光電変換素子列１６ｂ、１６ｃは、光
電変換素子列１６ａの両側方で光軸１０を含まない垂直
位置に配置されている。光電変換素子列１６ｂ、１６ｃ
は、光電変換素子列１６ａに対して略９０度に配向され
ている。

ＡＰセンサー１７の前方にはセパレータレンズ板１８が
設けられ、セパレータレンズ板１８には、光電変換素子
列１６ａ〜１６ｃに対応するセパレータレンズ１８ａ〜
１８ｃが一体的に形成されている。

セパレータレンズ板１８の直前には絞りマスク１つが設
けられ、絞りマスク１つには、セパレータレンズ１８ａ
〜１８ｃに対応する開口１９ａ〜１９ｃが形成されてい
る。絞りマスク１９と副ミラー１４とに対向する反射ミ
ラー２０が設けられ、反射ミラー２０は副ミラー１４で
下方へ反射された焦点検出用光束を、絞りマスク開口１
９ａ〜１９ｃ、セパレータレンズ１８ａ〜１８ｃを介し
て光電変換素子列１６ａ〜１６ｃに導くようになってい
る。反射ミラー２０と副ミラー１４との間には、絞りマ
スク開口１９ａ〜１９ｃに対向するコンデンサレンズ２
１ａ〜２１ｃが設けられ、コンデンサレンズ２１ａ〜２
１ｃの上面には、焦点検出用光束を、位置と方向が異な
る光電変換素子列１６ａ〜１６ｃに対応させるように分
離するための開口２２ａ〜２２ｃを有する視野マスク２
２が設けられている。

焦点検出の原理はＴＴＬ位相差検出方式であって、撮影
レンズ１１の射出瞳面の互いに異なる領域Ｌｌａと１１
ｂ、１１ｃとｌｉｄを通過する基準部光束ａ（第３図の
破線で示す）と参照部光束ｂ（第３図の実線で示す）と
を、各光電変換素子列１６ａ〜１６ｃにおける基準部Ａ
及び参照部Ｂでそれぞれ受光して、像の光分布パターン
を電気信号に変換し、それらの相関関係を相関器（図示
せず）で求めて自動焦点検出を行い、相関器からの゛ず
れ信号に基づいて駆動機構で撮影レンズ１１を前後動さ
せることにより、自動焦点調節を行うものである。

第２図の焦点検出光学系では、水平位置の光電変換素子
列１６ａに加えて、垂直１位置の光電変換素子列１６ｂ
、１６ｃが設けられているので、水平方向と垂直方向の
焦点検出が同時に行えることにより、水平線などの焦点
検出も可能となったのである。

第４図は本実施例のＡＦセンサー１７を用いたカメラの
撮影画面に対する焦点検出エリア及びファインダー内の
表示を示している。この−例では撮影画面Ｓに対して画
面中央部の実線で示す３つの領域ＩＳＩ、ＩＳ２、ｌ５
３（以下、夫々第１アイランド、第２アイランド、第３
アイランドと呼ぶ）の被写体に対して焦点検出を行うこ
とができる。

図中破線で示している長方形の枠ＡＦは、焦点検出を行
っている領域を撮影者に示すべく表示されるものである
。撮影画面Ｓの外に示されている表示Ｌｂは焦点検出状
態を示し、合焦時に点灯する。

第５図は、この焦点検出装置に用いるＣＯＤの受光部（
受光部と蓄積部と転送部を含めてＣＣＤと呼ぶことにす
る）を示している。第５図の各アイランドＩＳＩ、ＬＳ
２、ＩＳ３に対して、基準部及び参照部を夫々設けてお
り、また、夫々のアイランドＩＳＩ、ＩＳ２、ＩＳ３に
ＣＣＤの蓄積部への積分時間を制御するためのモニター
用の受光素子ＭＰＤＩ、ＭＰＤ２、ＭＰＤ３を夫々設け
ている。各アイランドＩＳＩ、１３２、ＩＳ３の基準部
及び参照部の画素数（Ｘ、Ｙ）は、アイランドＩＳＩで
は（３４，４４＞、アイランドＩＳ２では（４４，５２
）、アイランドＩＳ３では（３４，４４）となっている
、これらは、全てワンチップ上に形成されている。

本実施例における焦点検出装置では、上述の３つのアイ
ランドＩＳＩ〜ＩＳ３のＣＣＤにおける基準部を複数の
ブロックに分割し、この分割したブロックの基準部と参
照部の全てとを比較して焦点検出を行う。各アイランド
では分割したブロックで得られた焦点検出の結果のうち
、最も後ピンのデータを各アイランドの焦点検出データ
とし、さらに各アイランドの焦点検出データを元にカメ
ラの焦点検出データを算出する。

この分割する範囲及び分割したブロックのデフォーカス
範囲を第６図乃至第８図に示し、説明する。

第６図は、第４図に示した撮影画面Ｓ上での焦点検出エ
リアを拡大して示したものである。焦点検出用の各アイ
ランドＩＳＩ、ＩＳ２、ＩＳ３は、第５図に示した基準
部の領域である。なお、第６図において、各アイランド
に示している数値は、第５図に示したＣＣＤの画素の３
つ置きの差分を取った差分データの数を示す（差分デー
タは、２つ又は１つ置きでも良い。但し、このとき上記
数値は異なる。）。したがって、各アイランドにおける
基準部と参照部の差分データの数（Ｘ、Ｙ）は、アイラ
ンドＩＳＩでは（３０，４０）、アイランドＩＳ２では
（４０，４８）、アイランドＩＳ３では（３０，４０＞
となる。各アイランドでの分割であるが、アイランドＩ
ＳＩでは２つに分け、上端の差分データから（１〜２０
）、（１１〜３０）とし、夫々第１ブロツクＢＬ１、第
２ブロツクＢＬ２とする。アイランドＩＳ２では３つに
分け、左端の差分データから（１〜２０）、（１１〜３
０）、（２１、〜４０）とし、夫々第３ブロツクＢＬ３
、第４ブロツクＢＬ４、第５ブロツクＢＬ５とする。ま
た、全画素について７つ置きに差分を取ったデータの隣
接データの和（１〜３５）を第６ブロツクＢＬ６とし、
このデータ列の前部（１〜２５）を第７ブロツクＢＬ７
、後部（１１〜３５）を第・８ブロツクＢ　Ｌ　８とす
る。アイランドＩＳ３では、上端の差分データから（１
〜２０）、（１１〜３０）の２つとし、夫々第９ブロツ
クＢＬ９、第１０ブロツクＢＬＩＯとする。

この位相差検出方式の焦点検出では、基準部と参照部と
の像が一致したときの像間隔が所定の間隔よりも大きい
ときには後ピン、小さいときには前ピン、所定の間隔で
合焦となる。したがって、分割されたブロックでのデフ
ォーカス範囲は、各アイランドの光学中心から離れたブ
ロックはど後ピン側を受は持つことになる。差分データ
を取った後を示す第７図に基づいて具体的に説明する。

第７図はアイランドＩＳ２の基準部と参照部とを示し、
今、ブロック分けした第４ブロツクＢＬ４のデフォーカ
ス範囲を考える。このとき合焦となるのは、参照部にお
いて、左端から１５番目乃至３４番目の像（１５′〜３
４′）と、第４ブロツクＢＬ４の像（１１〜３０）とが
一致したときである。

これより像の一致が参照部の左側になると前ピンとなり
、このとき最大の前ピンのずれデータ数（以下ずれピッ
チという）は１４、像の一致が参照部の右側になると後
ピンとなり、このとき最大の後ピンのずれピッチは１４
となる。他の各アイランドでのブロック分けしたデフォ
ーカス範囲も同様であり、これを第８図に示すと、第３
ブロツクＢＬ３では、前ピン側ずれピッチが４、後ピン
側ずれピッチが２４、第５ブロツクＢＬ５では、前ピン
側ずれピッチが２４、後ピン側ずれピッチが４である。

アイランドＩＳＩ、ＩＳ３については、ブロックＢＬ１
、ＢＬ９では前ピン側ずれピッチが５、後ピン側ずれピ
ッチが１５、ブロックＢＬ２、ＢＬｌｏでは前ピン側ず
れピッチが１５、後ピン側ずれピッチが５となる。第６
ブロツクＢＬ６では後ピン、前ピン側共に４ピツチで゛
あり、第７ブロツクＢＬ７では後ピン側に４から１４ピ
ツチである。また、第８ブロツクＢＬ８では前ピン側に
４から１４ピツチである。

第９図は本発明の光電変換装置をカメラの焦点検出装置
に用いた例として、ＡＦセンサー１７及びＡＦコントロ
ーラ３０と、その周辺回路を開示している。ＡＦコント
ローラ３０は１チツプのマイクロコンピュータで形成さ
れ、その中に前記ＡＦセンサー１７のアナログ信号出力
ラインＶｏｕｔから得られるアナログ信号をデジタル信
号に変換するＡ／Ｄ変換部３１と、撮影レンズ（交換レ
ンズ）のＲＯＭを含むレンズデータ出力部４０から、そ
れぞれのレンズで異なるデフォーカス量−レンズ繰り出
し量変換係数ＫＬ、色温度デフォーカス量ｄＦＬ等のデ
ータを予め入力し、且つＡ／Ｄ変換部３１からのデジタ
ルデータを逐一格納する、ＲＡＭで形成されたメモリ部
３２と、前記メモリ部３２の出力に基づいて焦点を検出
する焦点検出部３３と、前記検出された焦点データとレ
ンズデータ等から補正量を算出する補正演算部３４と、
その補正量に基づいてレンズを駆動するための信号をレ
ンズ駆動回路４２に送出すると共に、レンズの移動状況
のデータをエンコーダ４４から受けるレンズ駆動制御部
３５と、ＡＦセンサー１７での積分値（「電荷蓄積」の
ことを以下「積分」とも呼ぶ）が所定時間内に所定値ま
で達するか否かを監視するための計時用のタイマー回路
３６と、ＡＦセンサー１７と信号の送受を行うＡＦセン
サー制御部３７とを有する。なお、４３はレンズ駆動用
のモータ、４１はＡＦコントローラ３０によって制御さ
れる表示回路である。ＡＰセンサー１７と前記ＡＰコン
トローラ３０は、それぞれ１チツプずつ別個に形成され
ており、したがって、ＡＦシステムとしては合計２チツ
プで構成されていることになる。ＶｒｅｆはＡＦコント
ローラ３０のＡ／Ｄ変換部３１とＡＦセンサー１７のア
ナログ基準電圧、Ｖｃｃは電源ライン、ＧＮＤはアース
ラインである。

ＡＰセンサー１７とＡＦコントローラ３０の間は、ＭＤ
Ｉ、Ｍｎ２．ＩＣＧ、ＳＨＭ、ＣＰ、ＡＤＴ。

Ｖｏｕｔの７つの信号ラインで接続されている。上述の
７つの信号ラインのうち、ＭＤＩ、Ｍｎ２はＡＦコント
ローラ３０からＡＦセンサー１７ヘロジツク信号を出力
する信号ラインであり、ＡＦセンサー１７の動作モード
を設定する。ＡＦセンサー１．７の動作モードには、イ
ニシャライズモード、低輝度積分モード、高輝度積分モ
ード、データダンプモードの４つがあり、信号ラインＭ
ＤＩ、ＭＤ２のロジックレベルの組み合わせにより動作
モードの設定が行われる。信号ラインＩＣＧ、ＳＨＭは
双方向性であり、前述のデータダンプモードにおいては
、ＡＰセンサー１７がらＡＦコントローラ３０への出力
ロジックラインとなり、各アイランドにおける被写体の
輝度並びに積分完了順序に関する情報を出力する。その
他のモードにおいては、信号ラインＩＣＧはＡＦセンサ
ー１７の新たな積分開始を指示するＩＣＧ信号を、信号
ラインＳＨＭはＡＦセンサー１７にデータの要求を指示
するＳＨＭ信号を、ＡＰコントローラ３ｏからＡＦセン
サー１７へ供給するロジックラインとなる。信号ライン
ＣＰはＡＦコントローラ３０からＡＰセンサー１７へ基
本クロックを供給するラインである。この信号ラインＣ
Ｐから供給される基本クロックは、ＡＦコントローラ３
０の内部で０Ｎ１０　Ｆ　Ｆ制御可能であり、この基本
クロックをＯＦＦ状態とすることによりＡＦセンサー１
７の動作を一時的に凍結させて、ＡＦコントローラ３０
が他の回路部分、例えば、レンズ駆動回路４２等の制御
を行うことも可能である。信号ラインＡＤＴは、データ
ダンプモードにおいてはＡＦセンサー１７の１画素デー
タの出力完了を示し、ＡＦコントローラ３０内のＡ／Ｄ
変換部３１にＡ／Ｄ変換開始を指示するＡＤＴ信号を供
給する。他のモードにおいては、ＡＰセンサー１７の各
アイランドにおいて適正レベルまで電荷蓄積が行われた
時点でＡＰセンサー１７からＡＦコントローラ３０へ積
分の完了を示すための割込信号を出力する。

最後に、信号ラインＶｏｕｔはアナログ信号ラインであ
り、ＡＦセンサー１７における光電変換素子列１６ａ〜
１６ｃの出力をアナログ信号処理した後、ＡＦセンサー
１７からＡＦコントローラ３０内のＡ／Ｄ変換部３１に
供給する。このＶｏｕｔ信号は前述のＡＤＴ信号に同期
して１画素毎に出力され、Ａ／Ｄ変換された後、ＡＦセ
ンサー１７より得られた被写体像情報としてＡＦコント
ローラ３ｏに取り込まれるものである。

次に、第１０図を用いてＡＦセンサー１７の具体的構成
を説明する。図中、左側に光電変換素子列１６ａ〜１６
ｃを、右側にＡＦコントローラ３゜とのＩ１０部分を示
す。まず、光電変換素子列１６８〜１６ｃは上述の第４
図のファインダー内表示に示されたように、８字形に配
置された３つのアイランドＩＳＩ〜ＩＳ３に分けられ、
原則的には、それぞれ別個に制御される。光電変換素子
列１６ａ〜１６ｃの詳細な構成については、第１１図乃
至第１３図に示される。このうち、ホトダイオードＰＤ
やシフトレジスタＳＲ等の主要構成要素を含む部分につ
いて説明する。第１１図に示すように、ホトダイオード
アレイ部５０は、複数の画素用ホトダイオードＰＤと、
その間に配されたモニター用ホトダイオードＭＰＤとを
交互に有する形を成している。各画素用ホトダイオード
ＰＤの長手方向の一端はバリアゲートを形成する第１の
ＭＯＳトランジスタＴＲＩのソースに結合されている。

このＭＯＳ）ランジスタＴＲＩのトレインは次段の蓄積
部ＳＴに結合され、ゲートはＢＧ倍信号バリアゲート信
号）の供給ラインに結合されている。

蓄積部ＳＴはアルミニウム膜で遮光されており、光の照
射を受けないが、いわゆる暗時電荷を生じる。蓄積部Ｓ
Ｔの出力端は積分クリアゲートＩＣＧを形成する第２の
ＭＯＳトランジスタＴＲ２のソースと、シフトゲートＳ
Ｈを形成する第３のＭＯＳトランジスタＴＲ３のソース
に結合されている。第２のＭＯＳ）ランジスタＴＲ２の
ドレインは電源ラインＶｃｃに結合され、ゲートはＩＣ
Ｇ信号（積分クリアゲート信号）の供給ラインに結合さ
れている。一方、第３のＭＯＳ）ランジスタＴＲ３のト
レインはシフトレジスタＳＲを構成するセグメントに結
合され、ゲートはＳＨ倍信号シフトゲート信号）の供給
ラインに結合されている。

モニター用ホトダイオードＭＰＤは、図の上端部側で互
いに接続されており、したがってモニター出力は、これ
らの接続された複数のモニター用ホトダイオードＭＰＤ
の総合出力となる。このように複数個のモニター用ホト
ダイオードＭＰＤを結合することによって、広範囲の視
野を有する被写体輝度モニター用ホトダイオードを実現
できることになる。

前記ホトダイオードアレイ部５０の物理的構造の概略は
、第１１図におけるｃ−ｃ’線断面を示す第１２図のご
とく、シリコン基板５１に拡散法によって形成されたＰ
壁領域５２と注入法によって形成されたＮ型領域５３と
、画素用ホトダイオードＰＤ及びモニター用ホトダイオ
ードＭＰＤを区切るために上部Ｎ型領域５３に施された
Ｐ＋（Ｐ型の高濃度不純物拡散領域）よりなるチャンネ
ルストッパ５４と、各ホトダイオードＰＤの暗時出力を
抑制するために表面に設けられて表面空乏層の抑制を行
うＮ十膜５５とから成っている。シリコン基板５１には
外部からプラス電位が与えられ、中間のＰ壁領域５２に
はアース電位が与えられる。

なお、Ｎ型領域５３はリン注入により、またＰ壁領域５
２はホウ素の拡散により形成される。

前述した第１１図における画素用ホトダイオードＰＤ、
モニター用ホトダイオードＭＰＤ、バリアゲート信号用
の第１のＭＯＳトランジスタＴＲ１、蓄積部ＳＴ、積分
クリアゲートＩＣＧ用の第２のＭｏＳトランジスタＴＲ
２、シフトゲート信号用の第３のＭＯＳ）ランジスタＴ
Ｒ３、及びシフトレジスタＳＲの縦続結合体が横方向に
多数配列されており、例えばシフトレジスタＳＲのセグ
メント数で数えれば１２８個存在する。

ただし、第１３図に示す配列の右端に見られるように、
画素用ホトダイオードＰＤ、モニター用ホトダイオード
ＭＰＤ、バリアゲート用のＭＯＳトランジスタＴＲ１、
蓄積部ＳＴ、積分クリアゲート用のＭＯＳトランジスタ
ＴＲ２及びシフトゲート用のＭＯＳトランジスタＴＲ３
のセグメント数は、右端側において、シフトレジスタＳ
Ｒに比べて５個少ない。逆に言えば、シフトレジスタＳ
Ｒのセグメント数だけが右端側で多く形成されているこ
とになる。これら５個のセグメントは、単に光電荷の転
送路として機能するに過ぎないものである。

第１３図において、画素用ホトダイオードＰＤ、モニタ
ー用ホトダイオードＭＰＤのうち、右端の５個、及び左
端の３個には斜線で示すようにアルミニウム膜による遮
光が施されている。これらの遮光されたホトダイオード
ＰＤは例えば画素用ホトダイオードＰＤの出力の暗時補
正に用いられる暗時電荷を発生する。ホトダイオードア
レイ部は、その一部分が基準部Ａ、他の一部分が参照部
Ｂとして割り当てられる。例えば、基準部Ａは４４個分
、参照部Ｂは５２個分の画素用ホトダイオードＰＤとモ
ニター用ホトダイオードＰＤの組み合わせ体を含む、た
だし、構造的には基準部Ａと参照部Ｂの区別はなく、後
述するＡＦコントローラ３０でのソフトウェア処理によ
り、それらを区別している。

前記基準部Ａと参照部Ｂとの間の不要と考えられる部分
については、シフトレジスタＳＲのみを残し、他の画素
用ホトダイオードＰＤ、モニター用ホトダイオードＭＰ
Ｄ、バリアゲート用のＭＯＳトランジスタＴＲ１、蓄積
部ＳＴ、積分クリアゲート用のＭＯ３Ｆ−ランジスタＴ
　Ｒ２及びシフトゲート用のＭＯＳトランジスタＴＲ３
の一部乃至全部が削除されている。この削除部分に対応
するシフトレジスタＳＲの各セグメン１−のピッチは、
他の部分のピッチよりも大きくなるように形成し、全画
素出力の転送に必要な転送りロック数を減少させて比電
荷転送時間を短縮できるようにしている。

モニター用ホトダイオードＭＰＤは基準部Ａ（並びに要
すれば参照部Ｂ）に位置するもののみが利用されるよう
に互いに接続されており、他の部分に存在するものは利
用されない。ただし、その不使用のモニター用ホトダイ
オードＭＰＤも、電源ラインＶｃｃに接続して安定化し
ておくことが望ましい。これは電気的に浮いていると、
他の画素用ホトダイオードＰＤからの誘導を受けたり、
他の画素用ホトダイオードＰＤへの誘導を起こしなりし
て、結局、他の画素用ホトダイオードＰＤに影響を与え
るからである。モニター用ホトダイオードＭＰＤの出力
は、ＭＯＳ）ランジスタＱ、を介してコンデンサＣ２に
一部与えられ、ここで保持されてソースフォロアＳＦ２
よりなるバッファと介して自動利得制御出力信号ＡＧＣ
Ｏ３として出力される。ＭＯＳ）ランジスタＱ２はコン
デンサＣ２の初期化用である。この自動利得制御出力信
号ＡＧＣＯ３の電源変動並びに温度依存成分除去のため
、前記コンデンサＣ２の初期化用のＭＯＳトランジスタ
Ｑ２と同一構成のＭＯ３１ランジスタＱ、によって初期
化されるコンデンサＣ１からのドリフト出力信号ＤＯ８
が同時に発生される。このコンデンサＣＩには、モニタ
ー用ホトダイオードＭＰＤの総面積と略同−面猜のドリ
フト成分検出用のダイオードＭ　Ｄか、Ｍｏ５１〜ラン
ジスタＱ４を介して接続される。ダイオードＭＤはアル
ミニウム膜で遮光されている。初期化用のＭＯＳ）ラン
ジスタＱ、、Ｑ、はＩＣＧ信号（積分クリアゲート信号
）の印加期間に同時にオンされる。

ここで、このＡＦセンサー１７の光電変換素子列１６ａ
〜１．６ｃの電荷精分モードについて、第１４図乃至第
１６図を用いて説明する。第１４図は従来の一般的な１
次元の光電変換素子列のポテンシャル分布図である。１
画素分の光電変換素子はオーバーフローゲートＯＧを伴
ったホトダイオードＰＤと、一定ポテンシャルにセット
されたバリアゲートＢＧ、蓄積部ＳＴを有している。ま
ず積分クリアゲート５ＴＩＣＧへの電圧印加により、蓄
積部ＳＴ及び光電変換用のホトダイオードＰＤは、第１
４図（ａ）に示すように、それ以前に蓄積された電荷を
オーバーフロートレインＯＤに排出する。このオーバー
フロートレインＯＤは、電源ラインＶｃｃと共通に設計
されている。この不要電荷の排出によりホトダイオード
ＰＤ、蓄積部ＳＴに残された電荷は無くなり、各画素は
初期化されたことになる。次に、この積分クリアゲ−）
ＳＴＩＣＧへの電圧を除去することにより積分クリアゲ
ートＩＣＧのポテンシャルレベルは上昇し、蓄積部ＳＴ
からオーバーフロードレインＯＤへの電荷の流出は停止
され、ホトダイオードＰＤへ入射した光強度に応じて発
生する光電荷は、以後、第１４図（ｂ）に示すように、
バリアゲートＢＧを介して蓄積部ＳＴに流入し、ここで
蓄えられることになる。これが電荷蓄精勤作（精分動作
）である。

ここで、蓄積部ＳＴに蓄えられた電荷の各画素について
の平均値が後段の処理回路及び処理演算に適正なレベル
まで達するか、又はＡＦコントローラ３０からのデータ
要求があった揚台には、債分完了動作を行う。この積分
完了動作は、第１４図（ｃ）に示すように、シフトゲー
トＳ　Ｈに電圧印加を行い、このゲートのポテンシャル
準位を下げることにより、光入射によりホトダイオード
ＰＤにて発生し、蓄積部ＳＴにそれまでに蓄積された電
荷を、対応するシフトレジスタＳＲへと注入するもので
ある。

ここで、蓄積部ＳＴを設けているのは、以下の理由によ
るところが大である。ＡＰセンサー１７においては、低
輝度域においても使用可能とするために、画素面積の大
きい高感度なホトダイオードＰＤが用いられ、その長さ
ＩＰＨが数１００μ鎖に達するものが一般的である。一
方、蓄積部ＳＴの長さ１ｓＴは飽和電圧等の要求条件よ
り５０μｍ程度が一般的である。ここで、今、積分完了
動作で電荷をシフトレジスタＳＲに移送する必要時間に
ついて考えると、蓄積部ＳＴから電荷を移送する場合に
は約３〜５μＳｅｅを要する。これは電荷の移動速度に
依存する値であり、またその移動距離の２乗に正比例し
て増加することが知られている。

したがって、もしこの蓄積部ＳＴを設けずに、ホトダイ
オードＰＤにおいて電荷の蓄積を行った場合には、電荷
移送時間τ５１−１は、１ｐＨ−２００μｍ、ｈＴ＝５
０μ菌として、 τｓＨ＝　　５　　Ｘ　　（ｊ！ｐ＋／　ｆｓｖ）　２
＝　　８　０　１ｔ　ｓｅｅとなり、積分開始直後に積
分完了動作を開始するべくシフトゲートＳ　Ｈに電圧印
加を行った場合でも８０μｓｅｃの間はその状態を継続
する必要があり、最短積分時間の制限を受けることにな
る。この結果、高輝度時のダイナミックレンジの低下を
招く、このような観点から、蓄積部ＳＴを設けて、積分
終了時の電荷移動長の短縮を図り、積分終了動作の応答
性改善を図っているものである。

上述の積分完了動作が終了し、シフトゲートＳＨに印加
された電圧が除去されると、前回の積分完了動作の終了
後から今回の積分完了動作の終了までの間に、ホトダイ
オードＰＤ及び蓄積部ＳＴで発生した電荷が対応するシ
フトレジスタＳＲに並列に移送されたこととなる。

以後、これらの像情報である電荷はシフトレジスタＳＲ
に供給される転送りロックφ１．φ２に同期して順次シ
フトレジスタＳＲ内を転送され、電荷量−電圧変換手段
となるコンデンサＣ１、ソースフォロアＳＦ３よりなる
バッファを介して、第１３図の出力信号ラインＯ８より
アナログ電圧として読み出されることになる。なお、Ｍ
ＯＳ）ランジスタＱ、はコンデンサＣ１の初期化用であ
る。

ところが、この積分動作においては、次のような問題が
生じる。

■まず、暗時出力の問題がある。これは光入射が無い状
態においても熱励起等により、それぞれの部位でそのポ
テンシャルレベルに応じた電荷が発生する。そこで、通
常、ホトダイオードＰＤのポテンシャルレベルが高く設
定され、電荷の流入条件から蓄積部ＳＴのポテンシャル
レベルを低く設定する必要が生じるため、極めて微小な
暗時出力にも拘わらず、この蓄積部ＳＴのみの暗時出力
はホトダイオードＰＤのそれと比較して数倍乃至数１０
倍となることが一般的である。このため５ノイズ成分と
なる暗時出力の大部分は実際に光電変換とは関係の無い
蓄積部ＳＴで発生することになり、一般のホトダイオー
ドＰＤと比較してＳＺＮ比の低下が生じる。

■また、荊述のように光電変換の高感度化の要請に伴い
、より■時間の積分時間制御が必要となる。先に説明し
た通り、精分最短時間はシフトパルスＳ　Ｈのパルス幅
に制限を受けるのみならず、このシフトパルスＳＨの発
生がシフトレジスタＳＲに供給される転送りロックφ３
．φ２の位相関係にも制限を与える。

そこて、本実施例においては、これらの暗時出力の低減
とより高速な積分完了を実現するために、２つの積分モ
ードをそれぞれの使用条件により切り替えることで対応
している。

５」二菫ｊＬ天：二上−（高輝度積分モード）まず、高
速な積分完了の要求される高輝度被写体の像情報を入力
する場合においては、前述の信号ラインＭＤ１．ＭＤ２
のロジックの組み合わせによって、第１５図に示したＳ
ＴＩ分モードがｊ巽択される。第１５図（、）に示す積
分クリア動作及び積分動作については、先に第１４図（
ａ）に示し説明した通りの動作で実施される。ＳＴ積分
モードにおいては、積分完了動作のみが異なる。本実施
例の光電変換素子列１６ａ〜１６ｃにおいては、ホトダ
イオードＰＤと蓄積部ＳＴの間に配置されたバリアゲー
トＢＧのポテンシャルを制御可能なものに設計しである
。第１５図（ａ）に示す積分クリア動作中及び積分動作
中は、ホトダイオードＰＤと蓄積部ＳＴの間の電荷移動
を可能とするべく、バリアゲートＢＧに所定電圧印加を
行い、そのポテンシャルを低いレベルに設定しておく。

各画素の蓄積電荷の平均レベルが後段の処理回路に適正
なレベルに達したか、又はＡＦコントローラ３０からの
データ要求が生じた場合には、その信号により、それま
で印加されていたバリアゲートＢＧの電圧を除去するこ
とで、第１５図（ｂ）に示すように、バリアゲートＢＧ
のポテンシャルを高いレベルに上昇させて、ホトダイオ
ードＰＤと蓄積部ＳＴの間の電荷移動を停止し、以後、
ホトダイオードＰＤで光入射により発生する電荷のＮＷ
ｔ部ＳＴへの流入を禁止することで、積分動作の完了が
実現される。その後、第１５図（ｂ）に示すように、Ｍ
ＴＩ部ＳＴのポテンシャルを高いレベルに上昇させて、
ホトダイオードＰＤからの電荷を蓄積部ＳＴで保持して
いる間における蓄積部ＳＴでの暗時電荷の発生を抑制し
、像情報が蓄積部ＳＴで発生する暗時電荷により損なわ
れないようにしている。

この状態の後、ＡＦコントローラ３０からのデータ要求
信号ＳＨＭの発生に伴い、第１５図（ｃ）に示すように
、シフトゲートＳＨに電圧印加を行い、このゲートのポ
テンシャル準位を下げることにより、蓄積部ＳＴとシフ
トレジスタＳＲの開の電荷移送を行う。

このようにして、データ読出と積分完了動作を別個に行
い、バリアゲートＢＧのポテンシャルを低いレベルから
高いレベルに変化させるだけで積分完了動作を実現する
ことにより、積分完了動作の極めて高い応答性を実現し
ている。

旦」８１分」ヒニヱ−（低輝度積分モード）次に、暗時
出力の低減が要求される低輝度被写体に対するホトダイ
オードＰＤの積分モードについて、第１６図を用いて説
明する。このホトダイオードＰＤの積分モードは、低暗
時出力のホトダイオードＰＤで電荷蓄債（積分）を行い
、この積分中に蓄積部ＳＴで発生した不要な暗時出力を
精分クリアゲート５ＴＩＣＧを介して排出した後、十分
な時間をかけて、ホトダイオードＰＤから蓄積部ＳＴへ
、ホトダイオードＰＤのみの発生電荷を移送した後、シ
フトレジスタＳＲへ移送し、順次読み出すモードである
。このモードでは、前述の電荷移動速度の制限を受ける
ので、積分完了動作に約１００μｓｅｃの時間は必要と
なるが、極めて低い暗時出力で像情報の読み出しが可能
となる。

積分クリア動作は、第１４図（ａ）に示したのと全く同
様に行われる０次に、積分開始時であるが、第１６図（
ａ）に示すように、前述の第１４図に示す積分モードや
第１５図に示すＳＴ積分モードとは異なり、ホトダイオ
ードＰＤと蓄積部ＳＴの間にあるバリアゲートＢＧのポ
テンシャルを十分に高レベルに設定し、蓄積部ＳＴでは
なくホトダイオードＰＤで電荷蓄債を行う。このホトダ
イオードＰＤ″Ｃ′蓄積された電荷が適正なレベルに達
するか、又はＡＰコントローラ３０からのデータ要求信
号ＳＨＭにより精分完了動作を行うときには、まず蓄積
部ＳＴで発生し蓄積部ＳＴに蓄積された不要な暗時出力
電荷の排出を行う。これはパリアゲ−１−Ｂ　Ｇのポテ
ンシャルを’Ｈｉｇｈ”レベルに維持したままで、第１
６図（ｂ）に示すように、積分クリアゲート５ＴＩＣＧ
のポテンシャルを操作することで、蓄積部ＳＴに残され
た不要電荷の排出を行うものである。こうして蓄積部Ｓ
Ｔの不要電荷を排出した後、第１６図（ｃ）に示すよう
に、精分クリアゲート５ＴＩＣＧのポテンシャルを元の
高いレベルに戻し、その後、バリアゲートＢＧのポテン
シャルを低いレベルとし、ホトダイオードＰＤとＮ頂部
ＳＴ間の電荷移送を行う（第１６図（ｃ）参照）。この
電荷移送は、前述のように、約１００μＳｅｅ程度の時
間を必要とし、ＡＦセンサー１７内で計時し操作する。

こうしてホトダイオードＰＤで積分された電荷の移送を
完了した後に、パリアゲ−）ＢＧのポテンシャルを再び
高いレベルに戻すことで、積分完了動作を終了する。

また、この積分完了動作の終了後に、第１６図（ｄ）に
示すように、蓄積部ＳＴのポテンシャルを高レベルとし
、暗時電荷の発生を抑制していることは前述のＳＴ積分
モードの終了後と同様である。

この状態で待機した後、ＡＰコントローラ３０からのデ
ータ要求信号ＳＨＭによりシフトゲートＳＨが操作され
て蓄積部ＳＴからシフトレジスタＳＲへ並列に電荷が移
送され、以後、順次、像情報として読み出される動作に
ついても前述の通りである。

以上で第１０図のブロック図に示した光電変換素子列１
６ａ〜１６ｃの各単体について′の説明を終わり、次に
これらの光電変換素子列１６ａ〜１６ｃが本実施例にお
いて、どのように制御されているかについて説明する。

第１０図に示すように、３つの各光電変換素子列１６ａ
〜１６ｃにおけるモニター用ホトダイオードＭＰＤ１〜
ＭＰＤＢの各出力ＡＧＣＯ３Ｉ〜ＡＧＣＯ８３に対して
それぞれＣＣＤ積分時間制御部１７１〜１７３を設けら
れ、各アイランドＩＳ１〜ＩＳ３のバリアゲートＢＧ１
〜ＢＧ３、蓄積部ＳＴＩ〜ＳＴ３、積分クリアゲートＳ
Ｔ　Ｉ　ＣＧ　１〜５ＴＩＣＧ３が制御される。

また、ＣＣＤＣＤクロッ生部１７４が全アイランドに対
して１つ存在し、全アイランドのシフトレジスタＳＲの
共通の転送りロックφ３．φ２及び各アイランドのシフ
トゲートＳＨＩ〜ＳＨ３の制御を行うものである。

以下、高輝度被写体に対するＳＴ積分モードについて、
第１７図（ａ）のタイムチャートを用いて説明する。ま
ず、ＡＦコントローラ３０は、高輝度積分モードにセッ
トするために、信号ラインＭＤ１を′ｌ　Ｌ　ｏ、Ｉ＋
レベル、信号ラインＭＤ２を”Ｈｉｇｈｏ。

レベルとする。次に、ＡＦセンサー１７に積分を開始さ
せるべく、ＩＣＧ信号（ｆｉ分ツクリアゲート信号の供
給を行う。このＩＣＧ信号は、第１０図のＩ１０制御部
１７５を介して、各ＣＣＤ積分時間制御部１７１〜１７
３に供給される。各ＣＣＤ積分時間制御部１７１〜１７
３から各光電変換素子列１６ａ〜１６ｃに前述の電荷排
出に十分な時間（約１００　μ５ｅｃ）、ＳＴＩＣＧ信
号（ＳＴｉＴｉワクリアゲート信号して供給される。こ
の間、各アイランドの光電変換素子列１６ａ〜１６ｃの
バリアゲートＢＧＩ〜ＢＧ３にもＨｉｇｈ”レベルの電
圧が供給され、ホトダイオードＰＤで発生した電荷はパ
リアゲ−１−ＢＧ、蓄積部ＳＴ、積分クリアゲート５Ｔ
ＩＣＧを介してオーバーフロートレインＯＤに全て排出
される。この時間（約１００μ５ｅｃ）の計時後に、Ｓ
ＴＩＣＧ信号のみが“Ｌｏｗ”レベルとなり、ＳＴ積分
クリアゲ−）ＳＴＩＣＧのポテンシャルは高レベルとな
り、ホトダイオードＰＤで発生した電荷は蓄積部ＳＴで
蓄積開始されることになる。一方、このＳＴＩＣＧ信号
により、モニター用ホトダイオードＭＰＤ１〜ＭＰＤ３
の各出力ＡＧＣＯ３１〜ＡＧＣＯ３３も積分開始される
。この詳細について、以下、説明する。

第１８図は、モニター用ホトダイオードＭＰＤ１〜ＭＰ
Ｄ３の各出力ＡＧＣＯＳＩ〜ＡＧＣＯ３３を積分し、電
圧フラグ信号■ＦＬＧ＋〜ＶＦＬＣ３を得るためのＡＧ
Ｃ信号処理回路６０の詳細を示しており、第１９図はそ
のタイムチャートである。このＡＧＣ信号処理回路６０
は、各ＣＣＤ積分時間制御部１７１〜１７３に設けられ
ている。ＩＣＧ信号が入力されると、まず、ドリフト出
力信号ＤＯ８を得るためのコンデンサＣ１の初期化信号
ＤＯＳＲ３と、自動利得制御出力信号ＡＧＣＯ３を得る
ためのコンデンサＣ２の初期化信号ＡＧＣＲ８とに、”
Ｈｉｇｈ”レベルの信号を供給し、コンデンサＣＩ及び
Ｃ２の電圧Δｖ　ｏｏｓ及びΔＶ　ＡＣＣの初期化が行
われる。同時に、動作点設定パルスφ、で反転増幅部６
４の動作点設定を行い、初期化パルスφＳで基準出力保
持部６５の容量Ｃ６の初期化が、また、初期化パルスφ
ＦＬＧＲ５で比較回路部６６の容量Ｃ７の初期化が行わ
れる。コンデンサＣ１及びＣ２の電圧ΔＶＤｏｓ及びΔ
ｖＡｃｃはソースフォロアを組み合わせて成る差動増幅
部６１において差動増幅され、ドリフト出力信号を差し
引いた自動利得制御電圧ＶＡｃｃ＝　０．８　ｘ　（Δ
ｖＡｃｏ−ΔＶ　ｏｏｓ）　＋■ｏが得られる。ここで
、■ｏはオフセット値である。差動増幅部６１から得ら
れる自動利得制御部電圧Ｖ　ＡＣＣと、基準電圧発生部
６２から得られる基準電圧Ｖｒとは、同じ容量のコンデ
ンサＣ，，Ｃ５を含む電圧合成回路部６３にて合成され
る。この電圧合成回路部６３の出力電圧Ｖｘには、０．
８　Ｘ　＋（ΔＶ　ＡＣＣ−ΔＶ　ｏｏｓ）　−Ｖ　ｒ
ｌ／　２の変動成分が得られる。自動利得制御出力信号
をＡＧＣＯＳとすると、ΔＶＡＧＣ＝ΔＶｏｏｓ＋ＶＡ
ＧＣＯ３となる。ここで、■、はオフセット値である。

これより、ＶＡｃｃ＝０．８Ｘ（−ＡＧＣＯＳ）＋Ｖ２
となる。ここで、Ｖ　２　（＝　Ｖ　ｏ　＋　０　、８
　Ｘ　Ｖ　ｌ）もオフセット値である。また、電圧合成
回路部６３の出力電圧Ｖｘには、 ｆｏ、８Ｘ（ＡＧＣＯ３）　−Ｖｒｌ／２の変動成分が
得られる。初期状態では基準電圧切換パルスφａがＨｉ
ｇｈ”レベル、φｂ〜φｅが“Ｌｏｗレベルであるので
、基準電圧Ｖｒには最小基準電圧Ｖａ（＝　０．３７５
　Ｖ）が供給されている。このときの電圧合成回路部６
２の出力電圧Ｖｘを反転増幅部６４にて反転増幅した電
圧ＶＹ＝　（’−１０）ｘＶｘが電圧フラグ信号Ｖ　Ｆ
ＬＧ反転のスレシュホールドレベルとなり、この電圧■
Ｙは初期化パルスφＳの立ち下がりのタイミングで基準
出力保持部６５の容Ｍ　ｃ　６に保持され、レベルＶＹ
Ｍとして供給され続ける。次に、初期化パルスφＦが立
ち下がり、電圧合成回路部６３の容Ｍ　Ｃ４、Ｃｓには
このときの電荷がトータルで保持される。その後は、電
圧合成回路部６３の各入力電圧Ｖ　ＡＧＣ及びＶｒにお
ける各電圧変動分の半分のレベル変動が出力電圧Ｖ×の
レベル変動となる。次に、ＡＦコントローラ３０は、基
準電圧Ｖａ（＝　０　、３７５．）を得るためのパルス
φａと、初期化パルスＤＯ３Ｒ３企“Ｌｏｕｄ”レベル
とした後、基準電圧Ｖｅ（＝　３．３７５　Ｖ）を得る
ためのパルスφｅを“”Ｈｉｇｈ”レベルとし、電圧■
ＡＧＯの変動が（Ｖｅ−Ｖａ）だけ生じたか否かのモニ
ターを開始するために、初期化パルスφＦＬｃＲＳを＋
１　Ｌ　ｏＩＩＩＩ＋レベルとし、初期化パルスＡＧＣ
Ｒ３をＩＩ　ｔ、　ｏ、ｌ”レベルとしてモニター出力
の積分を開始する。モニター用ホトダイオードＭＰＤに
入射した光は光電変換され、発生電子は容、ｉｃ２に充
電された電圧ΔＶＡＧＣを初期値ＶＣＣがら徐々に低下
させる。そして、電圧合成回路部６３の出力電圧Ｖｘに
おける初期値よりの変動は、 （−Ｖａ＋０．８ＸＡＧＣＯ３＋Ｖｅ）／２となり、こ
の式の値がＯとなったときに反転増幅部６４の出力電圧
■Ｙは初期値ＶＹＭと同電位となり、さらにＶ　ｙ＞　
Ｖ　５Ｂ舛０　、８　Ｘ　Ｖ　ＹＪこなると、比較回路
部６６の容量Ｃ７に蓄えられた電荷はＭ○Ｓトランジス
タＱ６を介してリークし、電圧フラグ信号Ｖ　ＦＬＧが
反転し、積分の適正レベルを示す信号として出力される
。

このような回路により、ＡＧＣ信号処理回路６０が構成
されているが、本実施例のＡＦセンサー１７においては
、各アイランドにおける画素用ホトダイオードＰＤの面
積を共通化して、各ＣＣＤ画素の感度を共通化すると共
に、各アイランドにおけるモニター用ホトダイオードＭ
ＰＤの総面積をも共通化することにより、各アイランド
における画素用ホトダイオードＰＤとモニター用ホトダ
イオードＭＰＤとの感度比を共通化し、これによって、
第１８図に示すＡＧＣ信号処理回路６０における基準電
圧発生部６２を各アイランドについて共通化し、分圧抵
抗群Ｒにおける消費電力の省電力化、並びにＡＰセンサ
ー１７のチップ面積の低減を可能としている。

また、このＡＧＣ信号処理回路６０は、各アイランドに
おけるＣＣＤ画素列の積分時間制御を行うのみならず、
積分が不十分な状態でシステムの最大許容積分時間を計
時したときにも、各アイランドからのモニター信号に応
じてそれぞれ適正なゲインを与える。このゲインの決定
もこのＡＧＣ信号処理回路６０の役割である。

ＡＦコントローラ３０からデータ読出開始のためのＳＨ
Ｍ信号が供給されると、ＣＣＤ積分時間制御部１７１〜
１７３は精分動作の強制的な完了動作を開始し、バリア
ゲートＢＧＩ〜ＢＧ３、蓄積部ＳＴＩ〜ＳＴ３、ＳＴ積
分クリアゲート５ＴＩＣＧＩ〜５ＴＩＣＧ３の操作を開
始する。ＳＴ積分モード時においては、パリアゲ−１−
Ｂ　Ｇ　１〜ＢＧ３の操作のみで瞬時に、また、ＰＤ積
分モード時においては、ＳＨＭ信号の印加後、ＳＴ積分
クリアゲート５ＴＩＣＧ１〜ＳＴ　Ｉ　ＣＧ３、バリア
ゲートＢＧＩ〜ＢＧ３の操作により約１００μｓｅｃが
経過した後、各々、精分完了動作を終了する。引き続き
、まず第２アイランドの蓄積部ＳＴからシフトレジスタ
ＳＲに電荷移送を行うためにシフトパルスＳＨ２が発生
される。この時点で各アイランドのゲインをメモリーす
る必要がある。

そこで、このシフトパルスＳＨ２の発生に引き続き、各
アイランドのモニター用基準電圧Ｖｒを基準電圧切換用
のパルスφｅ、φｄ、φＣ１φｂを用いて順次切り換え
て、電圧フラグ信号ＶＦＬＧの反転をチエツクし、どの
時点で電圧フラグ信号ＶＦＬｃの反転が生じたかに応じ
て各アイランドの光電変換信号読出時のゲインを決定し
、メモリーする。

Ｖｒ＝Ｖｅ（３，３７５Ｖ）で電圧フラグ信号Ｖ　ＦＬ
Ｃの反転が既に生じていたり、ｖｒ＝ｖｄ（１，８７５
Ｖ）に切り換えた時点で電圧フラグ信号Ｖ　ＦＬＧの反
転が生じた場合には、×１のゲインがメモリーされ、Ｖ
　ｒ　＝　Ｖ　ｄからＶｒ＝Ｖｃ（１，１２５Ｖ）に切
り換えた時点で電圧フラグ信号ＶＦＬＣの反転が生じた
場合には×２のゲインがメモリーされ、Ｖｒ＝Ｖｃから
Ｖｒ＝Ｖｂ（０，７５Ｖ）に切り換えた時点で電圧フラ
グ信号ＶＦＬｃの反転が生じた場きには、×４のゲイン
がメモリーされ、Ｖ　ｒ　＝　Ｖ　ｂに切り換えた時点
でも、電圧フラグ信号Ｖ　ＦＬＧの反転が生じない場合
には、×８のゲインがメモリーされる。こうして、第１
．第２、第３の各アイランドのＡＧＣ信号処理回路６０
で同時にゲインが決定され、メモリーされた後、各アイ
ランドの画素データの読出時に、このメモリーされたゲ
インがそれぞれ第２０図に示されたＡＧＣアンプ７４に
供給され、それぞれのアイランドの出力に対し、最も適
正なゲインが供給される。また、これらの各アイランド
のゲイン情報は、ＩＣＧ、ＳＨＭ信号ラインよりＡＰコ
ントローラ３０へのデータダンプの開始直後にＡＤＴ信
号と同期してデジタルデータとして出力される。

以上のようなＡＧＣ信号処理回路６０は、各ＣＣＤＩＣ
Ｄ間制御部１７１〜１７３にそれぞれ設けられており、
各モニター出力ＡＧＣＯ８１〜ＡＧＣＯ３３は、適正レ
ベルに達したか否かをＡＧＣ信号処理回路６０により常
時モニタリングされ、所定のレベル変動が生じ、適正レ
ベルに達したことがＣＣＤ積分時間制御部１７１〜１７
３のいずれかで検出されると、その度に、そのアイラン
ドＩＳＩ　〜ＩＳ３の電圧フラグ信号Ｖ　ＦＬＣ＋　〜
Ｖ　ＦＬＣ３が反転する。第１７図の動作例では、まず
第２アイランドで電圧フラグ信号ｖＦＬｃ２の反転が生
じている。この時点でＣＣＤ積分時間制御部１７２は、
積分クリア動作から’Ｈｉｇｈ”レベルの信号を出力し
ていたバリアゲート信号ＢＧ２を“Ｌｏｕｄ”レベルに
反転させ、ホトダイオードＰＤと蓄積部ＳＴの間の電荷
流入を遮断し、積分完了動作を行うと共に、積分クリア
時点から“’Ｈｉｇｈ’“レベルを保っていたＡＤＴ信
号に“’Ｌｏｕ＋″ルベルのパルス信号を供給すること
で、１つのアイランドの積分完了をＡＦコントローラ３
０に知らせる。ＡＰコントローラ３０は、このＡＤＴ信
号の立ち下がりを割込信号として入力し、ＡＤＴ割込処
理（第２５図で後述）を行うことで、１つのアイランド
の積分完了をＮｎ識することができるものである。

他のアイランド、つまり第１７図（ａ）の場合には、第
１及び第３アイランドについては、第２アイランドの動
作とは無関係に、バリアゲート信号ＢＧＩ、ＢＧ３は“
’Ｈｉｇｈ”レベルの状態を保ち、積分の継続を行う（
この動作は５ＴｆＪｔ分モードの場合に限るものであり
、後述のＰＤＲｔ分モードでは、全アイランドの積分を
同時に停止する。）。第１７図（ａ）の動作例では、第
２アイランドの次に第１アイランドの電圧フラグ信号Ｖ
ＦシＱｌの反転が生じている。この場合ら、先の第２ア
イランドの場合と同様に、ＡＤＴ信号に’Ｌｏｕ＋”レ
ベルのパルスを出力し、バリアゲート信号ＢＧＩを反転
させ、ホトダイオードＰＤと蓄積部ＳＴの間を遮断し、
積分完了動作を行う。ＡＰコントローラ３０は、このＡ
ＤＴ信号の立ち下がりで２つ目のアイランドの積分完了
を認識する。最後に第３アイランドの電圧フラグ信号Ｖ
ＦＬＧ３が最大許容精分時間（ＳＴ積分モードでは２０
　ｍ５ｅｃ）の経過前に反転した場合には、ＡＤＴ信号
を“”Ｌｏｕｄ”レベルに保持し、バリアゲート信号Ｂ
Ｇ３を’Ｌｏｕ＋”レベルとし、ホトダイオードＰＤと
蓄積部ＳＴの間を遮断し、積分完了を行う。ＡＦコント
ローラ３ｏは、第１及び第２の積分完了を示すパルス幅
よりも若干長い周期でこのＡＤＴ信号を繰り返しセンス
することで、Ｌｏｕ＋”レベルの信号が続けて出力され
ていることを検出し、全アイランドの積分が完了したこ
とを認識し得るものである。

この時点で全アイランドの光電変換素子列１６ａ〜１６
ｃのＮ頂部には後段のアナログ信号処理部１７６に適し
たレベルの電荷量が用意され、保持された状態となる。

次に、ＡＦコントローラ３０はデータ要求信号となるＳ
ＨＭ信号をＡＦセンサー１７に供給する。

このＳＨＭ信号は、第１０図のＩ１０制御部１７５を介
し、各ＣＯＤ積分時間制御部１７１〜１７３及びＣＣＤ
クロック発生部１７４に供給される。

第１７図のタイムチャートに示すように、全アイランド
でＳＨＭ信号の供給以前にＣＣＤ積分時間制御部１７１
〜１７３により積分動作が自動的に完了している場合に
は、ＣＣＤ積分時間制御部１７１〜１７３はこのＳＨＭ
信号に対して動作しない。一方、ＣＣＤクロック発生部
１７４は、このＳＨＭ信号により内部カウンタを初期化
し、この時点から入力パルスＣＰのカウントを開始する
と共に、転送りロックφ、を“Ｈｉｇｈ″レベルに、転
送りロックφ２をＬｏｕｄ”レベルにセットし、まずシ
フトゲートパルスＳＨ２を供給する。このシフトゲート
パルスＳＨ２の印加により第２アイランドの各蓄積部Ｓ
Ｔ２に保持された電荷が第２アイランドのシフトレジス
タＳＲ２へ移送される。シフトゲートパルスＳＨ２の印
加完了後、転送りロックφ１．φ２が再開され、この転
送りロックφ１．φ２に同期して順次ＣＣＤのシフトレ
ジスタＳＲ２は、第２アイランドの光電変換部で発生さ
れた光電荷を出力信号ＯＳ２として転送する。ＣＯＤク
ロック発生部１７４は、このＣＣＤの転送りロック数を
カウントし、アナログ信号処理部１７６に送る。

さらに、第１３図に示した７〜９番画素であるＣＣＤ暗
時出力画素からのアナログ信号出力時に、この暗時出力
レベルをＡ／Ｄ変換基準電圧Ｖｒｅｆにクランプさせる
べく、アナログ信号処理部１７６にレベルクランプ用の
制御信号を供給する。

このアナログ信号処理部１７６の詳細を第２０図に、そ
の動作タイミングを第２１図に示す。アナログ信号処理
部１７６は、各光電変換素子列１６ａ〜１６ｃの出力信
号ＯＳＩ〜Ｏ３３を受は入れるバッファ７１〜７３を備
え、各バッファ７１〜７３の出力のうち、いずれか１つ
が出力タイミングに応じてアナログスイッチＡＳＩ〜Ａ
Ｓ３にて２択されて、ＡＧＣアンプ７４に入力される。

ＡＧＣアンプ７４の出力はサンプルホールド回路７５に
てサンプルホールドされ、レベルクランプ回路７６にて
基準電圧Ｖｒｅｆに基準レベルをクランプされ、出力信
号Ｖｏｓとして出力される。レベルクランプ回路７６は
、ＣＯＤクロック発生部１７４からレベルクランプ用の
制御信号ＣＥＩ、ＣＥ２、ＡＲ３３、ＡＲ３４、ＣＬｌ
、ＣＬ２を供給される。

また、ＣＯＤクロック発生部１７４はＡＤＴ信号をＩ１
０制御部１７５を介して出力する。このＡＤＴ信号はＣ
ＣＤデータの一画素、一画素の切替わりを示す信号とし
て出力され、Ａ／Ｄ変換部３１はこのＡＤＴ信号の立ち
下がりでＡ／Ｄ変換を開始する。これらのＣＯＤ転送り
ロックφｈφ２及びこれに同期した各信号の動作を示す
タイムチャートを第２２図に示す。なお、このＡＤＴ信
号は、第１７図（ａ）に示すように、各アイランドの積
分完了時点を示す立ち下がりパルスの出力時と、■ＣＧ
及びＳＨＭ信号ラインを用いたデジタルデータ出力時と
、有効画素出力時にのみＣＯＤ転送りロックに同期した
信号として出力され、無効画素出力時にはＣＯＤクロッ
ク発生部１７４内でのカウンタの値によりマスキングさ
れ、出力されない。

このため、ＡＰコントローラ３０の側では、有効画素か
無効画素かの判別を行うことなくＡ／Ｄ変換データの取
り込みが可能となる。

こうして、第２アイランドで光電変換された画像信号が
出力信号Ｖｏｓとして基準部、参照部の順で出力される
。この画像信号は、第２アイランドの積分時間中に発生
した暗時出力レベルを基準電圧Ｖｒｅｆにクランプされ
た出力となる。次に第１アイランドで光電変換された画
像信号を読み出す必要がある。そこで、第２２図に示す
ように、第２アイランドにおける参照部出力の第４８番
目の画素データの出力時のクロックφ１が’Ｈｉｇｈ’
”レベルの位相でＳＨＩ信号を発生する。このタイミン
グもＣＣＤクロック発生部１７４内のカウンタの値によ
り導き出される。この時点でＳＨＩ信号を発生するのは
、ＣＯＤ出力の先頭に、第１３図に示すように画素を持
なない空送り画素が存在するためで、この空送り画素の
出力時間を短縮するためである。このＳＨＩ信号の発生
後、第２アイランドにおける参照部の５２番目の画素デ
ータの出力が完了すると、ＣＣＤクロック発生部１７４
はアナログ信号処理部１７６におけるアナログスイッチ
ＡＳ２の開閉制御用のＡＳ２信号を“Ｈｉｇｈ”レベル
から＝ｌ　Ｌ　ｏｗＩＴレベルに、ＡＳ１信号をｌ　Ｌ
　ｏＩＩＩＩ＋レベルから“Ｈｉｇｈ”レベルに切り替
え、第１アイランドのデータをアナログ信号処理部１７
６へ供給する。この後は第２アイランドのデータ出力時
と同様に、暗時出力のサンプルホールドを行った後、ア
ナログ信号ｖｏｕｔより第１アイランドの積分時間中に
発生した暗時出力レベルをＡ／Ｄ変換基準電圧Ｖｒｅｆ
にクランプされた出力として基準部、参照部の順で出力
される０次に第２アイランドから第１アイランドへの出
力切換時と全く同様の処理を行うことで、第１アイラン
ドから第３アイランドへの出力切換を行い、第３アイラ
ンドのデータ出力を行う０以上で、データの出力を完了
し、次の積分へと移行する。

この第２０図に示したアナログ信号処理部１７６におい
て、積分時間中及び暗時出力レベルのクランプ動作中に
おいては、出力信号Ｖｏｓが不定となるため、外部に供
給する信号としては適さない。

このため、これらの位相時には、Ａ／Ｄ変換基準電圧Ｖ
ｒｅｆを温度係数の異なる抵抗で分圧した温度データＶ
　ＴＥＭＰを出力信号ＶｏｕｔとするようにＣＣＤクロ
ック発生部１７４は制御している。温度データＶ　ＴＥ
ＭＰは、第１０図に示す温度検出部１７７からアナログ
信号処理部１７６に供給されている。

次に、低牙度被写体に対するＰＤＩ分モードでは、低輝
度で長い積分時間を有するため、システム全体のスピー
ドを優先し、第１７図（ｂ）のように、最大積分時間（
１００ｍ５ｅｃ）の経過後、又は１回目のＡＤＴ信号が
ＡＦセンサー１７からＡＰコントローラ３０へ入力され
た時点で、ＡＦコントローラ３０からＡＦセンサー１７
にＳＨＭ信号が供給され、全アイランド■Ｓ１〜ＩＳ３
における積分動作が同時に完了する。この点を除いては
、上述の５Ｔｉ１分モードと大略同じ動作がなされるの
で、重複する説明は省略し、以上でＳＴ積分モード及び
ＰＤｆｉ分モードの各動作説明を終える。

ところで、上述のＡＧＣ信号処理回路６０における各ア
イランドの電圧フラグ信号ｖＦＬＣ＋〜ＶＦＬＣ３は、
ＡＤＴ信号の立ち下がりとして出力され、ＡＦコントロ
ーラ３０に積分完了のタイミングを認識させる。しかし
、ＡＦコントローラ３０はＡＤＴ信号によりいずれかの
アイランドで積分完了動作がなされたことを認識し得る
に過ぎず、その積分完了動作のなされたアイランドがど
のアイランドであるかについては、ＡＤＴ信号のみがら
認識することはできない、そこで、後のデータダンプ時
のデジタルデータを用いて、各アイランドの積分完了の
順番をＡＦコントローラ３０に認識させる。これによっ
て、ＡＦコントローラ３０は、各アイランドでの積分完
了のタイミングと、積分完了の順番とを知ることができ
、これらの情報に基稈動量の補正を行うことができる。

つまり、自動焦点調節のためのレンズ移動時においては
、ＡＦセンサー１７による積分時点と、ＡＦセンサー１
７の有効画素出力に基づく焦点検出演算の結果、さらな
るレンズ駆動量が算出された時点との間には時間差があ
り、この間のレンズ移動量の補正を行う必要がある。積
分完了時点が各アイランド毎に異なるＳＴ積分モードで
は、レンズ移動量の補正量は各アイランド毎に異なる。

以下、第２３図のタイムチャートを用いてレンズ駆動中
の焦点検出動作について説明する。今、レンズが等速で
駆動されている状態においては、ＡＰセンサー１７上に
投影される像も、そのレンズ駆動に従って随時遷移した
像が投影され、その像間隔も遷移した像間隔が算出され
るが、その像間隔は被写体輝度に変化が無い限り、その
ＡＰセンサー１７の積分区間の中点で得られる像間隔と
一致する。今、時刻Ｅ０から積分を開始され、時刻ｔ１
で第１アイランド、時刻ｔ２で第３アイランド、たとす
ると、時刻ｔ４で算出される焦点検出演算の結果は、各
アイランドで異なる時点での像間隔を元にしたデフォー
カス量ｄｆ、〜ｄｆ、とじて算出される。つまり、第１
アイランドでは時刻１ｌ−（ｔ。

＋ｔ、）／２、第２アイランドでは時刻！２＝（ｔＯ＋
ｔ：＋）／　２　、第３アイランドでは時刻１３−（ｔ
ｏ＋　ｔｚ）／２の時点での像間隔を元に、各アイラン
ド毎にそのデフォーカスＪｉｄｆ、〜ｄｆｚが算出され
る。この値ｄｆ、〜ｄｆ３に基づいて駆動パルス数に換
算すると、それぞれＮ１〜Ｎ３が算出される。ところが
、ここで算出された駆動パルス数Ｎ１〜Ｎ３はそれぞれ
前述の各アイランド別の積分中心（精分区間の中点の時
刻１１〜Ｉ３）での必要駆動パルス数であるため、これ
をまず焦点検出演算完了時点ｔ、での残り駆動パルス数
Ｒ１〜Ｒ３に換算する必要がある。そこで、時刻ｔｏ、
ｔ＋、ｔ２．ｔ３のそれぞれにおけるレンズ駆動量を示
すパルスカウント値をカウンタレジスタｃＴ（１）〜Ｃ
Ｔ　（４）にメモリーしておく必要がある。各点でのレ
ンズ駆動量を示すパルスカウント値をＰ　（ｔｏ）、Ｐ
（ｔ＋）、Ｐ　（ｔ２）、Ｐ　（ｔ：＋）、現状でのレ
ンズ駆動量を示すパルスカウント値をｐ　（ｔ４）とす
ると、各アイランド■Ｓ１〜ＩＳ３での残り駆動パルス
数Ｒ１〜Ｒ３は、各積分中心工１〜工３から焦点検出演
算完了時点Ｌ４までにそれぞれ駆動されたパルスカウン
ト値を、焦点検出演算により算出された駆動パルス数Ｎ
１〜Ｎ３から差し引いた値となり、それぞれ次式のよう
になる。

Ｒ１＝　Ｎ　ｌ　十Ｐ　（ｔ４）−ＴＰ　（ｔ、）＋　
Ｐ　（ｔ、））／　２Ｒ２＝　Ｎ　２　＋　Ｐ　（ｔ、
）−（Ｐ　（ｔ、）十Ｐ　（ｔ、））／　２Ｒ３＝　Ｎ
　３　＋　Ｐ　（ｔ、）−ＩＰ　（ｔ、）十Ｐ　０２）
）／　２こうして初めて同一ポイントから見た各アイラ
ンドＩＳＩ〜ＩＳ３のデフォーカス量（この時点ではパ
ルスカウント数Ｒ１〜Ｒ３に換算されている）が算出さ
れ、各アイランドＩＳＩ〜ＩＳ３のうち、どのアイラン
ドのデフォーカス量に従いレンズ駆動を行うか、この時
点で判別される。

第２３図のタイムチャートでは先に説明を加えたように
、ＡＦセンサー１７とＡＰコントローラ３０の間を伝送
されるＩＣＧ信号、ＳＨＭ信号と、ＡＦセンサー１７中
の電圧フラグ信号Ｖ　ＦＬＣ＋　〜Ｖ　ＦＬＣ３の変化
を示している。

ここで、各アイランドの積分完了信号はタイミングとし
ては、ＡＤＴ信号の立ち下がり時点として、ＡＦコント
ローラ３０に認識され、さらにＡＤＴ信号の３回の“ｌ
　Ｌ　ｏＩＩＩＩＴレベルへの変化を検出し、その後、
ＡＤＴ信号がＬｏｗ”レベルの状態で保持されているこ
とを検出して、全アイランドの積分完了をＡＦコントロ
ーラ３０は認識する。この時点で電圧フラグ信号ＶＦＬ
Ｃ＋〜ｖＦＬｃ３の全ては反転し、■／○制御部１７５
に設けられた６つのＤフリップフロップＦＦ　１２．Ｆ
Ｆ　１３．’ＦＦ２１．ＦＦ２３．ＦＦ３１．ＦＦ３２
に積分完了の順がメモリーされる。第２３図に示す動作
例では、時刻りにて電圧フラグ信号ＶＦＬＣ＋が“’Ｈ
ｉｇｈ″ルベルから“Ｌｏｗ”レベルに反転し、このと
き、Ｄフリップフロラ１ＦＦ２１、ＦＦ３１のクロック
入力ＣＫが“ＬｏＩｌｌ”レベルから’Ｈｉｇｈ”レベ
ルに立ち上がって、そのデータ人力りに印加された電圧
フラグ信号ＶＦＬＣ２＋　”　ＦＬＣ３の°’Ｈｉｇｌ
ｉ°°レベルの信号が各出力Ｑにラッチされる。これに
よって、ＤフリップフロップＦＦ２１、ＦＦ３１は第１
アイランドの積分完了時点が第２、第３アイランドの積
分完了時点よりも早いことをメモリーする。次に、時刻
ｔ２にて電圧フラグ信号ＶＦＬＣｚが”Ｈｉｇｈ”レベ
ルから”Ｌｏｕ＋レベルに反転し、このとき、Ｄフリッ
プフロップＦＦ１３、ＦＦ２３のクロック入力ＣＫが゛
’Ｌｏｕ＋レベルから’Ｈｉｇｈ”レベルに立ち上がっ
て、そのデータ人力りに印加された電圧フラグ信号ＶＦ
ＬＧの“Ｌｏｕｄ”レベルの信号と、電圧フラグ信号■
ＦＬＣ２の”Ｈｉｇｈ”レベルの信号が各出力Ｑにラッ
チされる。これによって、ＤフリップフロップＦＦ１３
、Ｆ　Ｆ　、２３は第３アイランドの積分完了時点が第
１アイランドの積分完了時点よりも遅く、第２アイラン
ドの積分完了時点よりも早いことをメモリーする。さら
に、時刻ｔ３にて電圧フラグ信号■ＦＬＣ２が’Ｈｉｇ
ｈ”レベルからＩＩ　Ｌ　ｏＩｌｌＩ＋レベルに反転し
、このとき、ＤフリップフロップＦＦ１２、ＦＦ３２の
クロック入力ＣＫがＬｏｗ”レベルから“Ｈｉｇｈ”レ
ベルに立ち上がって、そのデータ人力りに印加された電
圧フラグ信号Ｖ　ＦＬＧ＋　、　Ｖ　ＦＬＣｓの”Ｌｏ
Ｉｗ”しベルの信号が出力Ｑにラッチされる。これによ
って、ＤフリップフロップＦＦ１２、ＦＦ３２は第２ア
イランドの積分完了時点が第１、第３アイランドの積分
完了時点よりも遅いことをメモリーする。

これらの６つのＤフリップフロップの出力Ｑは、各アイ
ランドのゲイン情報と共にデータダンプ開始直後にデジ
タルデータとして信号ラインＩＣＧ、Ｓ　ＨＭを介して
ＡＰセンサー１７からＡＦコントローラ３０に伝送され
る。

上述のレンズ移動量補正を行うためのフローチャートを
第２５図に示し説明する。まず、１回目の焦点検出を開
始した場合には、レンズ駆動は無く、各カウンタレジス
タＣＴ（Ｉ）のメモリー値は同値であるので、レンズ移
動量補正は行われず、デフォーカス量ｄｆ、〜ｄｆ、に
従って、駆動パルス数Ｎ１〜Ｎ３が算出され、そのまま
レンズ駆動用のパルスカウンタにセットされ、レンズ駆
動が開始される。

その後、２回目のＡＦセンサー１７の積分が開始される
。第２５図は、この２回目以降のレンズ駆動中のＡＰ開
始後の処理を示している。レンズ駆動用のパルスカウン
タはエンコーダ４４からレンズ駆動量に応じたパルスが
得られる度に、そのパルスカウント値を１つずつデクリ
メントされる。

ＡＰコントローラ３０はＡＦセンサー１７の積分開始時
刻上〇に、まずこのパルスカウント値ｐ　（ｔｏ）を第
１のカウンタレジスタＣＴ（１）にメモリーした後、積
分完了を認識するためのＡＤＴ信号による割込を許可し
、ＳＴ積分モード時には２０　ｎ５ｅｃ、ＰＤｆｉｉ分
モード時には１００　ｍ５ｅｃの最大積分時間が経過し
たかどうかのチエツクを行い続ける（＃１、＃２）。被
写体が明るいＳＴ積分モードの場合には、各アイランド
が次々に自動的に積分を完了し、蓄積部ＳＴに電荷を保
持する状態となり、その都度ＡＤＴ信号が’Ｌｏｗ”レ
ベルとなり、ＡＤＴ信号による割込ルーチンが呼び出さ
れる。このＡＤＴ割込のルーチンでは、まず、ＳＴ積分
モードか、ＰＤＩ分モードかの判定がなされる（＃１５
）、これは、既に説明したように、ＳＴ積分モードでは
それぞれの光電変換素子列１６ａ〜１６ｃのモニター出
力ＡＧＣＯ３Ｉ〜ＡＧＣＯＳ３に従い、異なる積分時間
で電荷蓄積され、ＡＤＴ信号は３つのアイランドＩＳＩ
〜ＩＳ３がそれぞれ積分完了するタイミングで立ち下が
り、ＡＤＴ信号の割込ルーチンが呼び出されるが、ＰＤ
積分モードでは最も明るいアイランドＩＳｎからのＡＤ
Ｔ信号の立ち下がり時点に従い、同一の積分時間で電荷
蓄積されるため、ＡＤＴ信号の割込ルーチンは一度しか
呼び出されないためである。

なお、この積分モードの切換については、第２５図中、
＃２０〜＃２５に示しである０図中、ＴＩＮＴは積分時
間を意味する。まず、ＡＦ開始されると、光電変換素子
列のイニシャライズが行われた後、最大積分時間２Ｑ　
ｍ５ｅｃのＰＤ績分モードに設定される。そして、その
積分が１ｍ５ｅｃ以内で終了した場合には、ＰＤ積分の
電圧フラグ信号ＶＦＬＣ反転後の積分完了動作による過
剰積分量が多いために、積分モードをＳＴ積分モードと
して再精分を行う（＃２０．＃２１）。次に積分時間が
１０ｍ５ｅｃ以下の場合には、以後の積分モードをＳＴ
［分モードとし、焦点検出演算へと向がう（＃２２．＃
２３）。また、全アイランドのゲイン情報が全て２倍以
上の場合には積分モードはＰＤＩ分モードのままで最大
積分時間を１００ｍ５ｅｃに変更し、焦点検出演算に向
かう（＃２４．＃２５）、最後に、これらのどの条件も
満たさない場合には、積分モードはそのままで焦点検出
演算に向かう。

これらの積分モードの切換は、光電変換素子列の積分が
終了する度に行われ、−度ＳＴ積分モードとなった場合
、すなわち積分時間が１０ｍ５ｅｃ以下となった場合に
は、全アイランドの積分時間が２０　ｍ５ｅｃとなり、
ゲインが２倍以上となるまで、そのＳＴＩ分モードを継
続し、−度ＰＤｉ’１分モードとなった場合、すなわち
全アイランドが積分時間２０　ｍ５ｅｃでゲインが２倍
以上となった場合には、１つのアイランドの積分時間が
１０ｍ５ｅｃを切るまでＰＤ績分モードを継続する。

このように、−度その積分モードに突入した場合、その
積分モードが継続されるように切換条件にヒステリシス
を設けることで、同一積分モードで安定したデータが得
られる。

まず、ＳＴ積分モードの場合には、第１回目のＡＤＴ割
込時、第２回目のＡＤＴ割込時には、割込発生時ｔ＋、
ｈの残り駆動パルス数Ｐ　（ｔ＋）、　Ｐ　（ｈ）を第
２のカウンタレジスタＣＴ（２＞、第３のカウンタレジ
スタＣＴ（３）にそれぞれ格納しく＃１６）、カウンタ
レジスタの番号Ｉを１つインクリメントした後、＃２の
最大積分時間経過のチエツクに戻る（＃１７、＃１８）
。３度目のＡＤＴ割込が発生し、全アイランドの積分が
完了すると、第４のカウンタレジスタＣＴ　（４）にそ
のときの残り駆動パルス数Ｐ　Ｄ３）を格納した後、デ
ータダンプを開始するべくＳＨＭ信号の供給（＃３）へ
と進む。

一方、ＰＤ積分モード時には最初のＡＤＴ割込発生時に
全アイランドの積分完了動作がなされるので、ＡＤＴ信
号の割込が生じた場合には第２、第３及び第４のカウン
タレジスタＣＴ（２）〜ＣＴ（４）にＡＤＴ割込発生時
刻しでのパルスカウント値ｐ　（ｔ）をメモリーした後
（＃１９）、データダンプのためのＳＨＭ信号の供給（
＃３）へと進む、−方、＃２で最大精分時間が経過して
も全アイランドの積分が完了しない場合には、＃３でデ
ータダンプのためのＳＨＭ信号の供給を行い、＃４でＡ
ＤＴ信号が“ｌ　Ｌ　ｏ、＋ｔレベルとなっていること
を確認し、＃５〜＃７で第２〜第４カウンタレジスタＣ
Ｔ（２）〜ＣＴ　（４）のうち、まだメモリーされてい
ないレジスタに、その時点でのパルスカウント値をメモ
リーして、データダンプ（＃８）に進む。

次にＡＦセンサー１７は、ＡＤＴ信号に同期して信号ラ
インＩＣＧ、ＳＨＭからＡＧＣデータと、各アイランド
の積分完了順を示すデジタルデータを出力するので、Ａ
Ｆコントローラ３０はそのデジタルデータを入力する。

そのｆ＆、ＡＦセンサー１７から各光電変換素子１６ａ
〜１６ｃのアナログ信号出力が、アナログ信号ラインＶ
ｏｕｔより出力されるので、ＡＰコントローラ３０はＡ
ＤＴ信号に同期して、このアナログ信号出力をＡ／Ｄ変
換し、順次入力する（＃８）、ＡＦセンサー１７からの
全出力をＡ／Ｄ変換し、データ入力が完了すると、この
光電変換素子列１６ａ〜１６ｃの出力に従い、各アイラ
ンド毎に焦点検出演算を行い、各アイランドのデフォー
カス量ｃｌｆｌ〜ｄｆ３の算出を行う（＃　９　）、次
に、各アイランドの算出されたデフォーカス量ｃｌｆｌ
〜ｄｆ３に対してレンズ駆動中の移動分補正を行うべく
、ＡＦセンサー１７からのデジタルデータに基づいて、
各アイランドの積分完了順を判定する（＃１０）。次に
、各アイランド毎に算出されたデフォーカス量ｄｆｌ〜
ｄｆ３をレンズデータ（変換係数ＫＬ）を用いて駆動パ
ルス数Ｎ１〜Ｎ３に変換する（＃１１）。次に、各アイ
ランドの積分中心１１〜Ｉ３からこの焦点検出演算完了
までの駆動パルス数を算出する。これは各アイランドの
積分完了順より第２〜第４のカウンタＣＴ（２）〜ＣＴ
（４）のうちいずれか１つＣＴ（Ｉ＞を選択し、レンズ
移動補正量ΔＮ＜Ｉ）＝ＣＴ（５１（ＣＴ（１）＋ｃＴ
（Ｉ）ｌ／２をそれぞれ算出する。このΔＮ（Ｉ）の符
号は負である。第２３図の動作例では、第１、第２、第
３アイランドの駆動パルス数Ｎ１、Ｎ２、Ｎ３に対する
レンズ移動補正量ΔＮ（Ｉ）は、ΔＮく２）、ΔＮ（４
）、ΔＮ（３）となる。このレンズ移動補正量ΔＮ（Ｉ
）を各アイランドの駆動パルス数Ｎ１〜Ｎ３に加えて、
各アイランドの残り駆動パルスＲ１〜Ｒ３を算出する（
＃１２）。そして、これらの残り駆動パルス数Ｒ１〜Ｒ
３より、次のレンズ駆動のための駆動パルス数ＲＯを選
択する（＃１３）。この駆動パルス数ＲＯに応じて、レ
ンズ駆動（＃１４）を行い、次回のＣＣＤ積分（＃１）
を開始する。

［発明の効果］ 本発明は上述のように、複数の受光素子列を備える電荷
蓄積型の光電変換装置において、各受光素子列毎にその
入射光量に応じて電荷蓄積時間を個別に制御するように
したから、各受光素子列に対応する電荷蓄積素子列の出
力が飽和したり出力が低くなってＳ／Ｎ比が悪くなるよ
うなことはなく、電荷蓄積時間の適正な制御が可能にな
るという効果がある。特に、本発明にあっては、電荷蓄
積が終了した電荷蓄積素子列はゲート素子列により受光
素子列から遮断するようにしたから、電荷蓄積素子列の
蓄積電荷が走査手段により読み出されるまでの間に、暗
時電荷の発生が最小となるように電荷蓄積素子列の面頂
やポテンシャルを設計することができ、Ｓ／Ｎ比を改善
できるものである。

なお、各受光素子列毎に暗時出力発生用の受光素子を設
けて、暗時出力発生用の受光素子からの暗時出力と他の
受光素子からの出力との差分出力を求めるようにすれば
、暗時電荷の影響を受けずに信号電荷を読み出すことが
でき、Ｓ／Ｎ比の一層の改善が可能となるものである。

また、各電荷蓄積素子列から蓄積電荷を読み出すための
電荷転送レジスタを設けて、全ての電荷蓄積素子列が電
荷蓄積動作を完了した後に、電荷蓄積素子列から電荷転
送レジスタの各転送段に並列的に電荷を移送し、電荷移
送された電荷転送レジスタから直列的に蓄積電荷を読み
出すように構成すれば、蓄積電荷を読み出す直前まで、
暗時電荷の発生が少ない状態で電荷蓄積素子列に信号電
荷を保持しておくことができるものであり、先に電荷蓄
積動作を終了して待機している電荷蓄積素子列について
のＳ／Ｎ比の低下を防止できる。

【図面の簡単な説明】 第１図は本発明の概略構成図、第２図は本発明の一実施
例に係る光電変換装置を用いたカメラにおける焦点検出
光学系の斜視図、第３図は同上の焦点検出光学系の原理
説明図、第４図は同上のカメラにおけるファインダー内
表示を示す図、第５図は同上の光電変換装置に用いるＣ
ＣＤチップの詳細を示す説明図、第６図は同上のＣＣＤ
チップにおける基準部の分割領域を示す説明図、第７図
は同上のＣＣＤチップにおける中央部の詳細を示す説明
図、第８図は同上のＣＣＤチップにおける各分割領域に
ついてのシフト量を示す説明図、第９図は同上の光電変
換装置を実現するＡＦセンサーとＡＦコントローラのブ
ロック回路図、第１０図は同上のＡＦセンサーのブロッ
ク回路図、第１１図は同上に用いる光電変換素子列の要
部構成を示す図、第１２図は同上のｃ−ｃ’線について
の断面図、第１３図は同上の光電変換素子列の全体構成
を示す図、第１４図乃至第１６図は同上の光電変換装置
の異なる積分モードを示す説明図、第１７図（、）は同
上の光電変換装置のＳＴ積分モードとデータダンプモー
ドの動作波形図、第１７図（ｂ）は同上の光電変換装置
のＰＤ積分モードとデータダンプモードの動作波形図、
第１８図は同上のＡＰセンサーに用いるＡＧＣ信号処理
回路の回路図、第１９図は同上の動作波形図、第２０図
は同上のＡＦセンサーに用いるアナログ信号処理部の回
路図、第２１図及び第２２図は同上の動作波形図、第２
３図は同上のＡＦセンサーとＡＦコントローラ間の信号
伝送を説明するための動作波形図、第２４図は同上のＡ
Ｆセンサーに用いる積分完了順序記憶回路の回路図、第
２５図は同上のＡＦコントローラの要部動作を示すフロ
ーチャートである。 １ａ〜１ｃは受光素子列、２ａ〜２ｃは電荷蓄積素子列
、３８〜３ｃはゲート素子列、４ａ〜４Ｃは走査手段、
５ａ〜５ｃは蓄積時間制御手段である。 第４図

Claims (1)

1. 【特許請求の範囲】 （１）複数の受光素子列と、各受光素子列に対応して設
   けられた複数の電荷蓄積素子列と、各受光素子列から対
   応する電荷蓄積素子列への電荷流入を遮断可能な複数の
   ゲート素子列と、各電荷蓄積素子列の蓄積電荷を直列的
   に読み出すための走査手段と、各受光素子列に入射する
   光量に応じて対応するゲート素子列を遮断状態に制御す
   ることにより各受光素子列毎に個別に電荷蓄積時間を制
   御する蓄積時間制御手段とを備えて成ることを特徴とす
   る電荷蓄積型の光電変換装置。 （２）走査手段は、各電荷蓄積素子列に対応して設けら
   れた複数の電荷転送レジスタと、各電荷転送レジスタの
   転送終段に設けられた複数の出力手段と、各出力手段の
   うち１つを選択する選択手段と、各電荷蓄積素子列から
   対応する電荷転送レジスタの各転送段に蓄積電荷を並列
   的に移送する電荷移送素子列と、全ての電荷蓄積素子列
   の電荷蓄積動作の完了後に、各電荷移送素子列に電荷移
   送信号を順次供給し、電荷移送信号を供給された電荷移
   送素子列に対応する電荷転送レジスタの転送終段に設け
   られた出力手段を選択するように選択手段を制御する制
   御手段とを含むことを特徴とする請求項１記載の電荷蓄
   積型の光電変換装置。 （３）各受光素子列毎に暗時出力発生用の受光素子を含
   むことを特徴とする請求項１又は２記載の電荷蓄積型の
   光電変換装置。 （４）暗時出力発生用の受光素子からの暗時出力と他の
   受光素子からの出力との差分出力を求める差分手段を備
   えることを特徴とする請求項３記載の電荷蓄積型の光電
   変換装置。（５）蓄積時間制御手段は全てのゲート素子
   列を同時に電荷流入状態に制御し、各受光素子列に入射
   する光量に応じた電荷蓄積時間の経過後に対応するゲー
   ト素子列を個別に遮断状態に制御する手段であることを
   特徴とする請求項１記載の電荷蓄積型の光電変換装置。 （６）蓄積時間制御手段は各受光素子列に入射する光量
   を検出するモニター回路を各受光素子列毎に備えること
   を特徴とする請求項１記載の電荷蓄積型の光電変換装置
   。