JPH021698A - 電荷蓄積型の光電変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、電荷蓄積型の光電変換装置に関するものであ
り；複数の焦点検出領域を有する自動焦点カメラの焦点
検出素子として特に適するものである。

［従来の技術］ 従来、ＣＯＤラインセンサーのような電荷蓄積型の光電
変換素子をカメラの焦点検出素子として用いることが提
案されている。ＣＯＤラインセンサーは、受光素子列と
、受光素子列から得られる電荷を蓄積する電荷蓄積素子
列と、電荷蓄積素子列の蓄積電荷を並列的に移送され転
送りロックに従って直列的に読み出す電荷転送素子列を
含み、受光素子列が配列されたライン上のｎ変分布を検
出することができ、輝度分布データを自己走査型で読み
出すことができるので、焦点検出素子としては極めて好
適なものである。しかしながら、ＣＣＤラインセンサー
は受光した光の絶対量を検出しているものではなく、電
荷蓄積素子列に蓄積された電荷の相対値を見ることによ
り、受光素子列に照射された光の輝度分布を知るように
なっているのて、受光する光が強すぎると電荷蓄積素子
列からの出力が飽和して出力信号が歪み、また、受光す
る光が弱すぎると電荷蓄積素子列からの出力が低くなっ
て、Ｓ／Ｎ比が悪くなるという問題がある。そこで、輝
度モニター用の受光素子を、受光素子列の近傍に、より
好ましくは各受光素子の間に配して、その輝度モニター
出力に応じて電荷蓄積素子列への電荷の蓄積時間を制御
し、輝度が高いときには電荷の蓄積時間を短くし、■度
が低いときには電荷の蓄積時間を長くして、電荷の蓄積
量が適当な値となるように制御することが提案されてい
る。

また、特開昭６０−２５６２７９号公報には、１ライン
のＣＣＤラインセンサーについて、受光素子列を複数の
ブロックに分け、各ブロック毎に光量モニターを配置し
、最も明るいブロックについて電荷蓄積時間の制御を行
うことが提案されているが、各ブロックは離散的に配置
されているものではなく、１ライン上に近接して配置さ
れているものであり、ブロック間の光量差は余り大きく
ない。また、光量に応じて電荷蓄積時間の制御方式を切
り換えるものではない。

［発明が解決しようとする課題］ ところで、複数の焦点検出領域を有する自動焦点カメラ
では、複数のＣＣＤラインセンサーを離散的に配置する
必要がある。この場合、各焦点検出領域では異なる被写
体を捕らえていることになるので、各ＣＣＤラインセン
サーに結像される被写体像も夫々異なり、その輝度も夫
々異なることになる。したがって、画面全体の平均輝度
に応じて各ＣＣＤラインセンサーの電荷蓄積時間を制御
していると、電荷蓄積時間が適正値よりも長過ぎて出力
が飽和したり、短過ぎてＳ／Ｎ比が低下したりすること
があった。そして、このように、ＣＣＤラインセンサー
の出力が飽和したり、Ｓ／Ｎ比が低下したりすると、正
確な自動焦点検出ができなくなるという問題があり、誤
焦点検出となることがあった。

本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、複数の光電変換素子列の電荷Ｍ
積動作を適正に制御できるようにした電荷蓄積型の光電
変換装置を提供することにある。

［課題を解決するための手段］ 本発明に係る電荷蓄積型の光電変換装置にあっては、上
記の課題を解決するために、第１図に示すように、異な
る電荷蓄積モードで動作可能な複数の光電変換素子列１
ａ〜１ｃと、各光電変換素子列１８〜１ｃの電荷蓄積動
作の制御を行う電荷蓄積制御部２ａ〜２ｃとを備え、各
光電変換素子列１ａ〜１ｃは電荷蓄積制御部２ａ〜２ｃ
の制御下にて電荷蓄積モードを切換制御されることを特
徴とするものである。

ここで、電荷蓄積モードは光電変換素子列１ａ〜１ｃへ
の入射光量又は・電荷蓄積時間の長さに基づいて切り換
えることが好ましい。この電荷蓄積モードの切り換えに
ヒステリシス特性を持たせれば、つまり、低輝度用の電
荷蓄積モードから高輝度用の電荷蓄積モードへの切り換
えを行う輝度よりも、高輝度用の電荷蓄積モードから低
輝度用の電荷蓄積モードへの切り換えを行う輝度を低く
設定すれば、電荷蓄積モードの切換頻度を少なくするこ
とができる。

また、低輝度用の電荷蓄積モードは各光電変換素子列１
ａ〜１ｃが同一の電荷蓄積時間で制御されるモードとし
、高輝度用の電荷蓄積モードは各光電変換素子列１ａ〜
１ｃがそれぞれ別々の電荷蓄積時間で制御されるモード
とすることが好ましい。

さらに、低輝度用の電荷蓄積モードでは光電変換素子列
１８〜１ｃにおける受光素子列ＰＤａ〜ＰＤｃにて電荷
蓄積を行い蓄積電荷を電荷蓄積素子列ＳＴａ〜ＳＴｃに
て保持し、高輝度用の電荷蓄績モードでは電荷蓄積素子
列ＳＴａ〜ＳＴｃにて電荷蓄積を行い蓄積電荷を電荷蓄
積素子列ＳＴａ〜ＳＴｃにて保持することが好ましい。

し作用］ 本発明の電荷蓄積型の光電変換装置において、入射光量
に応じて電荷蓄積モードを切換制御する場合の動作につ
いて説明する。

まず、入射光量が大きい場合（高輝度時）においては、
電荷蓄積時間が比較的短く、電荷蓄積動作中における暗
時電荷の影響が少ないので、各光電変換素子列１ａ〜１
ｃの電荷蓄積時間は、出力が飽和しない限度内、で長い
時間で、且つそれぞれの入射光量に応じた時間で制御さ
れる６本発明の光電変換装置は、光電変換素子列１８〜
１ｃが設けられた部分の輝度分布？相対的に検出するも
のであるから、出力が飽和しない限度内において電荷蓄
積時間を長く設定することにより、Ｓ／Ｎ比が改善され
、輝度分布のデータを正確に検出することができる。蓄
積電荷の読出は全ての光電変換素子列の電荷蓄積動作が
完了した後に行われ、先に電荷蓄積動作を終了した光電
変換素子列は、他の光電変換素子列の電荷蓄積動作が終
了するまで待機していることになるが、高輝度時には電
荷蓄積時間が比較的短いので、待機中に蓄積された暗時
電荷によりＳ／Ｎ比が劣化する恐れは少ない、また、電
荷蓄積素子列ＳＴａ〜ＳＴｃを受光素子列ＰＤａ〜ＰＤ
ｃよりも小面積とし、蓄積電荷保持中のポテンシャルを
高く設定すれば、待機中の暗時電荷の発生を少なくする
ことができる。

一方、入射光量が小さい場合（低輝度時）においては、
電荷蓄積時間が比較的長く、電荷蓄積動作中における暗
時電荷の影響が大きくなるので、各光電変換素子列１ａ
〜１ｃは同一の電荷蓄積時間で制御される。つまり、１
つの光電変換素子列が電荷蓄積動作を終了した時点で他
の光電変換素子列も同時に電荷蓄積動作を終了するが、
又は、いずれの光電変換素子列も電荷蓄積動作を終了し
ないまま所定時間が経過した時点で全ての光電変換素子
列が電荷蓄積動作を終了する。したがって、先に電荷蓄
積動作を終了した光電変換素子列は、他の光電変換素子
列の電荷蓄積動作が終了するまで待機する必要はなく、
この状態で各光電変換素子列にそれぞれの入射光量に応
じたゲインを供給するので、待機中に蓄積された暗時電
荷によりＳ／Ｎ比が劣化することはない。

そのほか、低輝度時には暗時電荷の発生が少ない受光素
子列ＰＤａ〜ＰＤｃにて電荷蓄積を行い蓄積電荷を電荷
蓄積素子列ＳＴａ〜ＳＴｃにて保持するように制御すれ
ば暗時電荷の影響を少なくすることができ、高輝度時に
は受光素子列ＰＤａ〜ＰＤＣよりも面積の小さい電荷蓄
積素子列ＳＴａ〜ＳＴｃにて電荷蓄積を行い蓄積電荷を
電荷蓄積素子列ＳＴａ〜ＳＴｃにて保持するように制御
すれば蓄積電荷の読出時間を短縮することができる。

本発明の更に詳しい構成及び作用については、以下の実
施例の説明において詳述する。

［実施例］ 本発明の光電変換装置を用いた自動焦点検出機能付きの
一眼レフカメラにおける焦点検出用光学系について第２
図及び第３図により説明する。−眼レフカメラのカメラ
本体には、光軸１ｏ上に撮影レンズ１１が設けられ、該
撮影レンズ１１の後方に主ミラー１２が上向き４５度に
設けられ、主ミラー１２の後方にフィルム露光面１３が
設けられていて、撮影レンズ１１を通過した撮影用光束
が主ミラー１２で上方に反射されて、焦点板で結像され
、ペンタプリズムを介してファインダー光学系に導かれ
るようになっている。

主ミラー１２は、少なくとも一部がハーフミラ−に形成
されていて、主ミラー１２のハーフミラ一部とフィルム
露光面１３との間には、主ミラー１２の背面部に回動軸
が枢着された副ミラー１４が下向き４５度に設けられ、
主ミラー１２のハーフミラ一部を透過した焦点検出用光
束を副ミラー１４で下方に反射して、カメラ本体のミラ
ーボックス下部に配置された焦点検出装置１５に導くよ
うになる。

撮影時には、主ミラー１２及び副ミラー１４は、前上方
に回動されて光軸１０上から退避し、撮影レンズ１１を
通過した撮影用光束はフィルム露光面１３に結像して、
フィルム露光面１３に画像的露光を与えるようになる。

・上記焦点検出装置１５には、３個の光電変換素子列１
６ａ、１６ｂ、１６ｃを備えるＡＰセンサー１７が設け
られている。光電変換素子列１．６ａ〜１６ｃのうち、
１個の光電変換素子列１６ａは、光軸１０を含む水平位
置に配置され、２個の光電変換素子列１６ｂ、１６ｃは
、光電変換素子列１６ａの両側方で光軸１０を含まない
垂直位置に配置されている。光電変換素子列１６ｂ、１
６ｃは、光電変換素子列１６ａに対して略９０度に配向
されている。

ＡＦセンサー１”７の前方にはセパレータレンズ板１８
が設けられ、セパレータレンズ板１８には、光電変換素
子列１６ａ〜１６ｃに対応するセパレータレンズ１８ａ
〜１８ｃが一体的に形成されている。

セパレータレンズ板１８の直前には絞りマスク１つが設
けられ、絞りマスク１つには、セパレータレンズ１８ａ
〜１８ｃに対応する開口１９ａ〜１９ｃが形成されてい
る。絞りマスク１９と副ミラー１４とに対向する反射ミ
ラー２０が設けられ、反射ミラー２０は副ミラー１４で
下方へ反射された焦点検出用光束を、絞りマスク開口１
９ａ〜１９ｃ、セパレータレンズ１８ａ〜１８ｃを介し
て光電変換素子列１６ａ〜１６ｃに導くようになってい
る。反射ミラー２０と副ミラー１４との間には、絞りマ
スク開口１９ａ〜１９ｃに対向するコンデンサレンズ２
１ａ〜２１ｃが設けられ、コンデンサレンズ２１８〜２
１ｃの上面には、焦点検出用光束を、位置と方向が異な
る光電変換素子列１６ａ〜１６ｃに対応させるように分
離するための開口２２ａ〜２２ｃを有する視野マスク２
２が設けられている。

焦点検出の原理はＴＴＬ位相差検出方式であって、撮影
レンズ１１の射出諺面の互いに異なる領域１１ａとｌｌ
ｂ、ｌｌｃとｌｉｄを通過する基準部光束ａ（第３図の
破線で示す）と参照部光束ｂ（第３図の実線で示す）と
を、各光電変換素子列１６ａ〜１６ｃにおける基準部Ａ
及び参照部Ｂでそれぞれ受光して、像の光分布パターン
を電気信号に変換し、それらの相関関係を相関器（図示
せず）で求めて自動焦点検出を行い、相関器からのずれ
信号に基づいて駆動機構で撮影レンズ１１を前後動させ
ることにより、自動焦点調節を行うものである。

第２図の焦点検出光学系では、水平位置の光電変換素子
列１６ａに加えて、垂直位置の光電変換素子列１６ｂ、
１６ｃが設けられているので、水平方向と垂直方向の焦
点検出が同時に行えることにより、水平線などの焦点検
出も可能となったのである。

第４図は本実施例のＡＦセンサー１７を用いたカメラの
撮影画面に対する焦点検出エリア及びファインダー内の
表示を示している。この例では撮影画面Ｓに対して画面
中央部の実線で示す３つの領域ＩＳＩ、ＩＳ２、Ｉ　Ｓ
３（以下、夫々第１アイランド、第２アイランド、第３
アイランドと呼ぶ）の被写体に対して焦点検出を行うこ
とができる。

図中破線で示している長方形の枠ＡＦは、焦点検出を行
っている領域を撮影者に示すべく表示されるものである
。撮影画面Ｓの外に示されている表示Ｌｂは焦点検出状
態を示し、合焦時に点灯する。

第５図は、この焦点検出装置に用いるＣＣＤの受光部（
受光部と蓄積部と転送部を含めてＣＣＤと呼ぶことにす
る）を示している。第５図の各アイランドエＳ１、ＩＳ
２、ＩＳ３に対して、基準部及び参照部を夫々設けてお
り、また、夫々のアイランドＩＳＩ、ＩＳ２、ＩＳ３に
ＣＣＤの蓄積部への積分時間を制御するためのモニター
用の受光素子ＭＰＤＩ、ＭＰＤ２、ＭＰＤ３を夫々設け
ている。各アイランドＩＳ１、ＩＳ２、ＩＳ３の基準部
及び参照部の画素数（Ｘ、Ｙ）は、アイランドＩＳＩで
は（３４，４４）、アイランドＩＳ２では（４４，５２
）、アイランドＩＳ３では（３４，４４）となっている
、これらは、全てワンチップ上に形成されている。

本実施例における焦点検出装置では、上述の３つのアイ
ランドＩＳＩ〜ＩＳ３のＣＣＤにおける基準部を複数の
ブロックに分割し、この分割したブロックの基準部と参
照部の全てとを比較して焦点検出を行う。各アイランド
では分割したブロックで得られた焦点検出の結果のうち
、最も後ピンのデータを各アイランドの焦点検出データ
とし、さらに各アイランドの焦点検出データを元にカメ
ラの焦点検出データを算出する。

この分割する範囲及び分割したブロックのデフォーカス
範囲を第６図乃至第８図に示し、説明する。

第６図は、第４図に示した撮影画面Ｓ上での焦点検出エ
リアを拡大して示したものである。焦点検出用の各アイ
ランドＩＳＩ、ＩＳ２、ＩＳ３は、第５図に示した基準
部の領域である。なお、第６図において、各アイランド
に示している数値は、第５図に示したＣＣＤの画素の３
つ置きの差分を取った差分データの数を示す（差分デー
タは、２つ又は１つ置きでも良い。但し、このとき上記
数値は異なる。）、シたがって、各アイランドにおける
基準部と参照部の差分データの数（ｘ、ｙ）は、アイラ
ンドＩＳＩでは（３０，４０）、アイランドＩＳ２では
（４０，４８＞、アイランドＩＳ３では（３０，４０）
となる、各アイランドでの分割であるが、アイランドＩ
ＳＩでは２つに分け、上端の差分データから（１〜２０
＞、（１１〜３０）とし、夫々第１ブロツクＢＬ１、第
２ブロツクＢＬ２とする。アイランドＩＳ２では３つに
分け、左端の差分データから（１〜２０）、（１１〜３
０）、（２１〜４０）とし、夫々第３ブロツクＢｊ３、
第４ブロツクＢＬ４、第５ブロツクＢＬ５とする。また
、全画素について７つ置きに差分を取ったデータの隣接
データの相（１〜３５）を第６ブロツクＢＬ６とし、こ
のデータ列の前部（１〜２５）を第７ブロツクＢＬ７、
後部（１１〜３５）を第８ブロツクＢＬ８とする。アイ
ランドＩＳ３では、上端の差分データから（１〜２０）
、（１１〜３０）の２つとし、夫々第９ブロツクＢＬ９
、第１０ブロツクＢＬＩＯとする。

この位相差検出方式の焦点検出では、基準部と参照部と
の像が一致したときの像間隔が所定の間隔よりも大きい
ときには後ピン、小さいときには前ビン、所定の間隔で
合焦となる。したがって、分割されたブロックでのデフ
ォーカス範囲は、各アイランドの光学中心から離れたブ
ロックはど後ピン側を受は持つことになる。差分データ
を取った後を示す第７図に基づいて具体的に説明する。

第７図はアイランドＩＳ２の基準部と参照部とを示し、
今、ブロック分けした第４ブロツクＢＬ４のデフォーカ
ス範囲を考える。このとき合焦となるのは、参照部にお
いて、左端から１５番目乃至３４番目の像（１５′〜３
４′）と、第４ブロツクＢＬ４の像（１１〜３０）とが
一致したときである。

これより像の一致が参照部の左側になると前ビンとなり
、このとき最大の前ビンのずれデータ数（以下ずれピッ
チという）は１４、像の一致が参照部の右側になると後
ピンとなり、このとき最大の後ピンのずれピッチは１４
となる。他の各アイランドでのブロック分けしたデフォ
ーカス範囲も同様であり、これを第８図に示すと、第３
ブロツクＢＬ３では、前ピン側ずれピッチが４、後ピン
側ずれピッチが２４、第５ブロツクＢＬ５では、前ピン
側ずれピッチが２４、後ピン側ずれピッチが４である。

アイランドＩＳＩ、ＩＳ３については、ブロックＢＬＩ
、ＢＬ９では前ピン側ずれピッチが５、後ピン側ずれピ
ッチが１５、ブロックＢＬ２、ＢＬＩＯでは前ピン側ず
れピッチが１５、後ピン側ずれピッチが５となる。第６
ブロツクＢＬ６では後ピン、前ビン側共に４ピツチであ
り、第７ブロツクＢＬ７では後ピン側に４から１４ピツ
チである。また、第８ブロツクＢＬ８では前ピン側に４
から１４ピツチである。

第９図は本発明の光電変換装置をカメラの焦点検出装置
に用いた例として、ＡＦセンサー１７及びＡＰコントロ
ーラ３０と、その周辺回路を開示している。ＡＦコント
ローラ３０は１チツプのマイクロコンピュータで形成さ
れ、その中に前記ＡＦセンサー１７のアナログ信号出力
ラインＶｏｕｔから得られるアナログ信号をデジタル信
号に変換するＡ／Ｄ変換部３１と、撮影レンズ（交換レ
ンズ）のＲＯＭを含むレンズデータ出力部４ｏがら、そ
れぞれのレンズで異なるデフォーカス量−レンズ繰り出
し量変換係数にし、色温度デフォーカス範囲Ｌ等のデー
タを予め入力し、且つＡ／Ｄ変換部３１からのデジタル
データを逐一格納する、ＲＡＭで形成されたメモリ部３
２と、前記メモリ部３２の出力に基づいて焦点を検出す
る焦点検出部３３と、前記検出された焦点データとレン
ズデータ等から補正量を算出する補正演算部３４と、そ
の補正量に基づいてレンズを駆動するための信号をレン
ズ駆動回路４２に送出すると共に、レンズの移動状況の
データをエンコーダ４４から受けるレンズ駆動制御部３
５と、ＡＦセンサー１７での積分値（「電荷蓄積」のこ
とを以下「積分」とも呼ぶ）が所定時間内に所定値まで
達するか否かを監視するための計時用のタイマー回路３
６と、ＡＦセンサー１７と信号の送受を行うＡＰセンサ
ー制御部３７とを有する。なお、４３はレンズ駆動用の
モータ、４１はＡＦコントローラ３０によって制御され
る表示回路である。ＡＦセンサー１７と前記ＡＦコント
ローラ３ｏは、それぞれ１チツプずつ別個に形成されて
おり、したがって、ＡＦシステムとしては合計２チツプ
で構成されていることになる。ＶｒｅｆはＡＰコントロ
ーラ３０のＡ／Ｄ変換部３１とＡＦセンサー１７のアナ
ログ基準電圧、Ｖｃｃは電源ライン、ＧＮＤはアースラ
インである。

ＡＦセンサー１７とＡＦコントローラ３０の間は、ＭＤ
Ｉ、ＭＤ２．ＩＣＧ、ＳＨＭ、ＣＰ、ＡＤＴ。

ＶｏｕＬの７つの信号ラインで接続されている。上述の
７つの信号ラインのうち、ＭＤＩ、ＭＤ２はＡＦコント
ローラ３０からＡＦセンサー１７ヘロジツク信号を出力
する信号ラインであり、ＡＰセンサー１７の動作モード
を設定する。ＡＦセンサー１７の動作モードには、イニ
シャライズモード、低輝度積分モード、高輝度積分モー
ド、データダンプモードの４つがあり、信号ラインＭＤ
Ｉ、ＭＤ２のロジックレベルの組み合わせにより動作モ
ードの設定が行われる。信号ラインＩＣＧ、ＳＨＭは双
方向性であり、前述のデータダンプモードにおいては、
ＡＦセンサー１７からＡＦコントローラ３０への出力ロ
ジックラインとなり、各アイランドにおける被写体の輝
度並びに積分完了順序に関する情報を出力する。その他
のモードにおいては、信号ラインＩＣＧはＡＦセンサー
１７の新たな精分開始を指示するＩＣＧ信号を、信号ラ
インＳＨＭはＡＦセンサー１７にデータの要求を指示す
るＳＨＭ信号を、ＡＦコントローラ３０からＡＦセンサ
ー１７へ供給するロジックラインとなる。信号ラインＣ
ＰはＡＰコントローラ３０がらＡＦセンサー１７へ基本
クロックを供給するラインである。この信号ラインＣＰ
から供給される基本クロックは、ＡＰコントローラ３０
の内部で０Ｎ１０　Ｆ　Ｆ制御可能であり、この基本ク
ロックをＯＦ’Ｆ状態とすることによりＡＦセンサー１
７の動作を一時的に凍結させて、ＡＦコントローラ３０
が他の回路部分、例えば、レンズ駆動回路４２等の制御
を行うことも可能である。信号ラインＡＤＴは、データ
ダンプモードにおいてはＡＦセンサー１７の１画素デー
タの出力完了を示し、ＡＦコントローラ３０内のＡ／Ｄ
変換部３１にＡ／Ｄ変換開始を指示するＡＤＴ信号を供
給する。他のモードにおいては、ＡＦセンサー１７の各
アイランドにおいて適正レベルまで電荷蓄積が行われた
時点でＡＦセンサー１７からＡＦコントローラ３０へ積
分の完了を示すための割込信号を出力する。

最後に、信号ラインＶｏｕｔはアナログ信号ラインであ
り、ＡＦセンサー１７における光電変換素子列１６ａ〜
１６ｃの出力をアナログ信号処理した後、ＡＦセンサー
１７からＡＦコントローラ３０内のＡ／Ｄ変換部３１に
供給する。このＶｏｕｔ信号は前述のＡＤＴ信号に同期
して１画素毎に出力され、Ａ／Ｄ変換された後、ＡＦセ
ンサー１７より°得られた被写体像情報としてＡＦコン
トローラ３０に取り込まれるものである。

次に、第１０図を用いてＡＦセンサー１７の具体的構成
を説明する。図中５左側に光電変換素子列１６ａ〜１６
ｃを、右側にＡＦコントローラ３゜とのＩ１０部分を示
す。まず、光電変換素子列１６ａ〜１６ｃは上述の第４
図のファインダー内表示に示されたように、Ｈ字形に配
置された３つのアイランドＩＳＩ〜ＩＳ３に分けられ、
原則的には、それぞれ別個に制御される。光電変換素子
列１６ａ〜１６ｃの詳細な構成については、第１１図乃
至第１３図に示される。このうち、ホトダイオードＰＤ
やシフトレジスタＳＲ等の主要構成要素を含む部分につ
いて説明する。第１１図に示すように、ホトダイオード
アレイ部５０は、複数の画素用ホトダイオードＰＤと、
その間に配されたモニター用ホトダイオードＭＰＤとを
交互に有する形を成している。各画素用ホトダイオード
ＰＤの長手方向の一端はバリアゲートを形成する第１の
ＭＯＳトランジスタＴＲＩのソースに結合されている。

このＭＯＳトランジスタＴＲＩのドレインは次段の蓄積
部ＳＴに結合され、ゲートはＢＧ他信号バリアゲート信
号）の供給ラインに結合されている。

蓄積部ＳＴはアルミニウム膜で遮光されており、光の照
射を受けないが、いわゆる暗時電荷を生じる。蓄積部Ｓ
Ｔの出力端は積分クリアゲート■ＣＧを形成する第２の
ＭＯＳトランジスタＴＲ２のソースと、シフトゲートＳ
Ｈを形成する第３のＭＯＳ）ランジスタＴＲ３のソース
に結合されている。第２のＭＯＳ）ランジスタＴＲ２の
ドレインは電源ラインＶｃｃに結合され、ゲートはＩＣ
Ｇ信号（積分クリアゲート信号）の供給ラインに結合さ
れている。一方、第３のＭＯＳ）ランジスタＴＲ。

３のドレインはシフトレジスタＳＲを構成するセグメン
トに結合され、ゲートはＳＨ信号（シフトゲート信号）
の供給ラインに結合されている。

モニター用ホトダイオードＭＰＤは、図の上端部側で互
いに接続されており、したがってモニター出力は、これ
らの接続された複数のモニター用ホトダイオードＭＰＤ
の総合出力となる。このように複数個のモニター用ホト
ダイオードＭＰＤを結合することによって、広範囲の視
野を有する被写体輝度モニター用ホトダイオードを実現
できることになる。

前記ホトダイオードアレイ部５０の物理的構造の概略は
、第１１図におけるｃ−ｃ’線断面を示す第１２図のご
とく、シリコン基板５１に拡散法によって形成されたＰ
壁領域５２と注入法によって形成されたＮ型領域５３と
、画素用ホトダイオードＰＤ及びモニター用ホトダイオ
ードＭＰＤを区切るために上部Ｎ型領域５３に施された
Ｐ＋（Ｐ型の高濃度不純物拡散領域）よりなるチャンネ
ルストッパ５４と、各ホトダイオードＰＤの暗時出力を
抑制するなめに表面に設けられて表面空乏層の抑制を行
うＮ十膜５５とから成っている。シリコン基板５１には
外部からプラス電位が与えられ、中間のＰ壁領域５２に
はアース電位が与えられる。

なお、Ｎ型領域５３はリン注入により、またＰ壁領域５
２はホウ素の拡散により形成される。

前述した第１１図における画素用ホトダイオードＰＤ、
モニター用ホトダイオードＭＰＤ、バリアゲート信号用
の第１のＭｏＳトランジスタＴＲ１、蓄積部ＳＴ、積分
クリアゲ−）ＩＣＧ用の第２のＭＯＳ）ランジスタＴＲ
２、シフトゲート信号用の第３のＭＯＳトランジスタＴ
Ｒ３、及びシフトレジスタＳＲの縦続結合体が横方向に
多数配列されており、例えばシフトレジスタＳＲのセグ
メント数で数えれば１２８個存在する。

ただし、第１３図に示す配列の右端に見られるように、
画素用ホトダイオードＰＤ、モニター用ホトダイオード
ＭＰＤ、バリアゲート用のＭＯＳトランジスタＴＲ１、
蓄積部ＳＴ、積分クリアゲート用のＭＯＳ）ランジスタ
ＴＲ２及びシフトゲート用のＭＯＳ）ランジスタＴＲ３
のセグメント数は、右端側において、シフトレジスタＳ
Ｒに比べて５個少ない。逆に言えば、シフトレジスタＳ
Ｒのセグメント数だけが右端側で多く形成されているこ
とになる。これら５個のセグメントは、単に光電荷の転
送路として機能するに過ぎないものである。

第１３図において、画素用ホトダイオードＰＤ、モニタ
ー用ホトダイオードＭＰＤのうち、右端の５個、及び左
端の３個には斜線で示すようにアルミニウム膜による遮
光が施されている。これらの遮光されたホトダイオード
ＰＤは例えば画素用ホトダイオードＰＤの出力の暗時補
正に用いられる暗時電荷を発生する。ホトダイオードア
レイ部は、その一部分が基準部Ａ、他の一部分が参照部
Ｂとして割り当てられる０例えば、基準部Ａは４４個分
、参照部Ｂは５２個分の画素用ホトダイオードＰＤとモ
ニター用ホトダイオードＰＤの組み合わせ体を含む。た
だし、構造的には基準部Ａと参照部Ｂの区別はなく、後
述するＡＰコントローラ３０でのソフトウェア処理によ
り、それらを区別している。

萌記基準部Ａと参照部Ｂとの間の不要と考えられる部分
については、シフトレジスタＳＲのみを残し、他の画素
用ホトダイオードＰＤ、モニター用ホトダイオードＭＰ
Ｄ、バリアゲート用のＭＯＳトランジスタＴＲ１、蓄積
部ＳＴ、積分クリアゲート用のＭＯＳトランジスタＴＲ
２及びシフトゲート用のＭＯＳ）ランジスタＴＲ３の一
部乃至全部が削除されている。この削除部分に対応する
シフトレジスタＳＲの各セグメントのピッチは、他の部
分のピッチよりも大きくなるように形成し、全画素出力
の転送に必要な転送りロック数を減少させて比電荷転送
時間を短縮できるようにしている。

モニター用ホトダイオードＭＰＤは基準部Ａ（並びに要
すれば参照部Ｂ）に位置するもののみが利用されるよう
に互いに接続されており、他の部分に存在するものは利
用されない。ただし、その不使用のモニター用ホトダイ
オードＭＰＤも、電源ラインＶｃｃに接続して安定化し
ておくことが望ましい、これは電気的に浮いていると、
他の画素用ホトダイオードＰＤからの誘導を受けたり、
他の画素用ホトダイオードＰＤへの誘導を起こしたりし
て、結局、他の画素用ホトダイオードＰＤに影響を与え
るからである。モニター用ホトダイオードＭＰＤの出力
は、ＭＯＳ）ランジスタＱ５を介してコンデンサＣ２に
一部与えられ、ここで保持されてソースフォロアＳＦ２
よりなるバッファを介して自動利得制御出力信号ＡＧＣ
ＯＳとして出力される。ＭＯＳ）ランジスタＱ２はコン
デンサＣ２の初期化用である。この自動利得制御出力信
号ＡＧＣＯ３の電源変動並びに温度依存成分除去のため
、前記コンデンサＣ２の初期化用のＭＯＳトランジスタ
Ｑ２と同一構成のＭＯＳ）ランジスタＱ１によって初期
化されるコンデンサＣ１からのドリフト出力信号ＤＯ３
が同時に発生される。このコンデンサＣＩには、モニタ
ー用ホトダイオードＭＰＤの総面積と略同−面積のドリ
フト成分検出用のダイオードＭＤが、ＭＯＳ）ランジス
タＱ。

を介して接続される。ダイオードＭＤはアルミニウム膜
で遮光されている。初期化用のＭＯＳトランジスタＱ、
、Ｑ２はＩＣＧ信号（ｆｉ分ツクリアゲート信号の印加
期間に同時にオンされる。

ここで、このＡＦセンサー１７の光電変換素子列１６ａ
〜１６ｃの電荷積分モードについて、第１４図乃至第１
６図を用いて説明する。第１４図は従来の一般的な１次
元の光電変換素子列のポテンシャル分布図である。１画
素分の光電変換素子はオーバーフローゲートＯＧを伴っ
たホトダイオードＰＤと、一定ポテンシャルにセットさ
れたバリアゲートＢＧ、蓄積部ＳＴを有している。まず
積分クリアゲート５ＴＩＣＧへの電圧印加により、蓄積
部ＳＴ及び光電変換用のホトダイオードＰＤは、第１４
図（ａ）に示すように、それ以前に蓄積された電荷をオ
ーバーフロートレインＯＤに排出する。このオーバーフ
ロードレインＯＤは、電源ラインＶｃｃと共通に設計さ
れている。この不要電荷の排出によりホトダイオードＰ
Ｄ、蓄頂部ＳＴに残された電荷は無くなり、各画素は初
期化されたことになる。次に、この積分クリアゲート５
ＴＩＣＧへの電圧を除去することにより積分クリアゲー
トＩＣＧのポテンシャルレベルは上昇し、蓄積部ＳＴか
らオーバーフロードレインＯＤへの電荷の流出は停止さ
れ、ホトダイオードＰＤへ入射した光強度に応じて発生
する光電荷は、以後、第１４図（ｂ）に示すように、バ
リアゲートＢＧを介して蓄積部ＳＴに流入し、ここで蓄
えられることになる。これが電荷蓄積動作（積分動作）
である。

ここで、蓄積部ＳＴに蓄えられた電荷の各画素について
の平均値が後段の処理回路及び処理演算に適正なレベル
まで達するが、又はＡＦコントローラ３０からのデータ
要求があった場合には、積分完了動作を行う。この積分
完了動作は、第１４図（ｅ）に示すように、シフトゲー
トＳＨに電圧印加を行い、このゲートのポテンシャル準
位を下げることにより、光入射によりホトダイオードＰ
Ｄにて発生し、蓄積部ＳＴにそれまでに蓄積された電荷
を、対応するシフトレジスタＳＲへと注入するものであ
る。

ここで、蓄積部ＳＴを設けているのは、以下の理由によ
るところが大である。ＡＦセンサー１７においては、低
輝度域においても使用可能とするために、画素面積の大
きい高感度なホトダイオードＰＤが用いられ、その長さ
ＮＰＨが数１００μｍに達するものが一般的である。一
方、蓄積部ＳＴの長さ１５Ｔは飽和電圧等の要求条件よ
り５０μｍ程度が一般的である。ここで、今、積分完了
動作で電荷をシフトレジスタＳＲに移送する必要時間に
ついて考えると、蓄積部ＳＴから電荷を移送する場合に
は約３〜５μＳｅｃを要する。これは電荷の移動速度に
依存する値であり、またその移動距離の２乗に正比例し
て増加することが知られている。

したがって、もしこの蓄積部ＳＴを設けずに、ホトダイ
オードＰＤにおいて電荷のＮ積を行った場合には、電荷
移送時間τ５ｔ−１は、１ｐＨ＝　２００μｍ、ｉ’ｓ
ｖ＝　５０μｍとして、 τＳＨ＝　５　Ｘ　（ｉｐ＋／　（ｓＴ）　２＝　８０
　ｕ　ｓｅｅとなり、積分開始直後に積分完了動作を開
始するべくシフトゲートＳＨに電圧印加を行った場合で
も８０μｓｅｃの間はその状態を継続する必要があり、
最短積分時間の制限を受けることになる。この結果、高
輝度時のダイナミックレンジの低下を招く、このような
観点から、蓄積部ＳＴを設けて、積分終了時の電荷移動
長の短縮を図り、積分終了動作の応答性改善を図ってい
るものである。

上述の積分完了動作が終了し、シフトゲートＳＨに印加
された電圧が除去されると、前回の積分完了動作の終了
後から今回の積分完了動作の終了までの間に、ホトダイ
オードＰＤ及び蓄積部ＳＴで発生した電荷が対応するシ
フトレジスタＳＲに並列に移送されたこととなる。

以後、これらの像情報である電荷はシフトレジスタＳＲ
に供給される転送りロックφ１．φ２に同期して順次シ
フトレジスタＳＲ内を転送され、電荷量−電圧変換手段
となるコンデンサＣ１、ソースフォロアＳＦ、よりなる
バッファを介して、第１３図の出力信号ラインＯ８より
アナログ電圧として読み出されることになる。なお、Ｍ
ＯＳ）ランジスタＱ３はコンデンサＣ３の初期化用であ
る。

ところが、この積分動作においては、次のような問題が
生じる。

■まず、暗時出力の問題がある。これは光入射が無い状
態においても熱励起等により、それぞれの部位でそのポ
テンシャルレベルに応じた電荷が発生する。そこで、通
常、ホトダイオードＰＤのポテンシャルレベルが高く設
定され、電荷の流入条件から蓄積部ＳＴのポテンシャル
レベルを低く設定する必要が生じるため、極めて微小な
暗時出力にも拘わらず、この蓄積部ＳＴのみの暗時出力
はホトダイオードＰＤのそれと比較して数倍乃至数１０
倍となることが一般的である。このため、ノイズ成分と
なる暗時出力の大部分は実際に光電変換とは関係の無い
蓄積部ＳＴで発生することになり、一般のホトダイオー
ドＰＤと比較してＳ／Ｎ比の低下が生じる。

■また、前述のように光電変換の高感度化の要請に伴い
、より短時間の積分時間制御が必要となる。先に説明し
た通り、積分最短時間はシフトパルスＳＨのパルス幅に
制限を受けるのみならず、このシフトパルスＳＨの発生
がシフトレジスタＳＲに供給される転送りロックφ３．
φ２の位相関係にも制限を与える。

そこで、本実施例においては、これらの暗時出力の低減
とより高速な積分完了を実現するために、２つの積分モ
ードをそれぞれの使用条件により切り替えることで対応
している。

旦１分ｊヒ二上−（高輝度積分モード）まず、高速な積
分完了の要求される高輝度被写体の像情報を入力する場
合においては、前述の信号ラインＭＤ　１　、ＭＤ　２
のロジックの組み合わせによって、第１５図に示したＳ
Ｔ積分モードが遼択される。第１５図（ａ）に示す積分
クリア動作及び積分動作については、先に第１４図（ａ
）に示し説明した通りの動作で実施される。５Ｔｆｉ分
モードにおいては、積分完了動作のみが異なる。本実施
例の光電変換素子列１６ａ〜１６ｃにおいては、ホトダ
イオードＰＤと蓄積部ＳＴの間に配置されたバリアゲー
トＢＧのポテンシャルを制御可能なものに設計しである
。第１５図（、）に示す積分クリア動作中及び積分動作
中は、ホトダイオードＰＤと蓄積部ＳＴの間の電荷移動
を可能とするべく、バリアゲートＢＧに所定電圧印加を
行い、そのポテンシャルを低いレベルに設定しておく、
各画素の蓄積電荷の平均レベルが後段の処理回路に適正
なレベルに達したか、又はＡＦコントローラ３０からの
データ要求が生じた場合には、その信号により、それま
で印加されていたバリアゲートＢＧの電圧を除去するこ
とで、第１５図（ｂ）に示すように、バリアゲートＢＧ
のポテンシャルを高いレベルに上昇させて、ホトダイオ
ードＰＤと蓄積部ＳＴの間の電荷移動を停止し、以後、
ホトダイオードＰＤで光入射により発生する電荷の蓄積
部ＳＴへの流入を禁止することで、積分動作の完了が実
現される。その後、第１５図（ｂ）に示すように、Ｎ’
ｆ１部ＳＴのポテンシャルを高いレベルに上昇させて、
ホトダイオードＰＤからの電荷を蓄積部ＳＴで保持して
いる間におけるＭ頂部ＳＴでの暗時電荷の発生を抑制し
、像情報が蓄積部ＳＴで発生する暗時電荷により損なわ
れないようにしている。

この状態の後、ＡＰコントローラ３０からのデータ要求
信号Ｓ　ＨＭの発生に伴い、第１５図（ｃ）に示すよう
に、シフトゲートＳＨに電圧印加を行い、このゲートの
ポテンシャル準位を下げることにより、蓄積部ＳＴとシ
フトレジスタＳＲの間の電荷移送を行う。

このようにして、データ読出と積分完了動作を別個に行
い、バリアゲートＢＧのポテンシャルを低いレベルから
高いレベルに変化させるだけで積分完了動作を実現する
ことにより、積分完了動作の極めて高い応答性を実現し
ている。

圧囚ｌ光ｉ：五（低算度精分モード） 次に、暗時出力の低減が要求される低輝度被写体に対す
るホトダイオードＰＤの積分モードについて、第１６図
を用いて説明する。このホトダイオードＰＤの積分モー
ドは、低暗時出力のホトダイオードＰＤで電荷蓄１（ｆ
ｉ分）を行い、この積分中に蓄積部ＳＴで発生した不要
な暗時出力を積分クリアゲート５ＴＩＣＧを介して排出
した後、十分な時間をかけて、ホトダイオードＰＤから
蓄積部ＳＴへ、ホトダイオードＰＤのみの発生電荷を移
送した後、シフトレジスタＳＲへ移送し、順次読み出す
モードである。このモードでは、前述の電荷移動速度の
制限を受けるので、積分完了動作に約１００μｓｅＱの
時間は必要となるが、極めて低い暗時出力で像情報の読
み出しが可能となる。

積分クリア動作は、第１４図（ａ）に示したのと全く同
様に行われる。次に、積分開始時であるが、第１６図（
ａ）に示すように、前述の第１４図に示す積分モードや
第１５図に示すＳＴ積分モードとは異なり、ホトダイオ
ードＰＤと蓄積部ＳＴの間にあるバリアゲートＢＧのポ
テンシャルを十分に高レベルに設定し、蓄積部ＳＴでは
なくホトダイオードＰＤで電荷蓄積を行う。このホトダ
イオードＰＤで蓄積された電荷が適正なレベルに達する
か、又はＡＦコントローラ３０からのデータ要求信号Ｓ
ＨＭにより積分完了動作を行うときには、まず蓄積部Ｓ
Ｔで発生し蓄積部ＳＴに蓄積された不要な暗時出力電荷
の排出を行う、これはバリアゲートＢＧのポテンシャル
を“’Ｈｉｇｈ”レベルに維持したままで、第１６図（
ｂ）に示すように、積分クリアゲート５ＴｒＣＧのポテ
ンシャルを操作することで、蓄積部ＳＴに残された不要
電荷の排出を行うものである。こうして蓄積部ＳＴの不
要電荷を排出した後、第１６図（ｃ）に示すように、積
分クリアゲート５ＴＩＣＧのポテンシャルを元の高いレ
ベルに戻し、その後、バリアゲートＢＧのポテンシャル
を低いレベルとし、ホトダイオードＰＤと蓄積部ＳＴ間
の電荷移送を行う（第１６図（ｃ）参照）。この電荷移
送は、前述のように、約１００μｓｅｃ程度の時間を必
要とし、ＡＦセンサー１７内で計時し操作する。こうし
てホトダイオードＰＤで積分された電荷の移送を完了し
た後に、バリアゲートＢＧのポテンシャルを再び高いレ
ベルに戻すことで、積分完了動作を終了する。

また、この積分完了動作の終了後に、第１６図（ｃｌ）
に示すように、蓄積部ＳＴのポテンシャルを高レベルと
し、暗時電荷の発生を抑制していることは前述のＳＴ積
分モードの終了後と同様である。

この状態で待機した後、ＡＦコントローラ３０からのデ
ータ要求信号ＳＴ（ＭによりシフトゲートＳＨが操作さ
れて蓄積部ＳＴからシフＩ〜レジスタＳＲへ並列に電荷
が移送され、以後、順次、像情報として読み出される動
作についても前述の通りである。

以上で第１０図のブロック図に示した光電変換素子列ｔ
ｇａ〜１６ｃの各単体についての説明を終わり、次にこ
れらの光電変換素子列１６ａ〜１６ｃが本実施例におい
て、どのように制御されているかについて説明する。第
１０図に示すように、３つの各光電変換素子列１６ａ〜
１６ｃにおけるモニター用ホトダイオードＭＰＤＩ〜Ｍ
ＰＤ３の各出力ＡＧＣＯ３１〜ＡＧＣＯ３３に対してそ
れぞれＣＣＤ積分時間制御部１７１〜１７３を設けられ
、各アイランドＩＳＩ〜ＩＳ３のバリアゲートＢＧ１〜
ＢＧ３、蓄積部ＳＴ１〜ＳＴ３、積分クリアゲートＳＴ
　Ｉ　ＣＧ　１〜５ＴｒＣＧ３が制御される。

また、ＣＣＤクロック発生部１７４が全アイランドに対
して１つ存在し、全アイランドのシフトレジスタＳＲの
共通の転送りロックφ１．φ２及び各アイランドのシフ
トゲートＳＨ１〜ＳＨ３の制御を行うものである。

以下、高ｎ度被写体に対するＳＴ積分モードについて、
第１７図（ａ）のタイムチャートを用いて説明する。ま
ず、ＡＦコントローラ３０は、高輝度積分モードにセッ
トするために、信号ラインＭＤ１を°’Ｌｏｕｄ”レベ
ル、信号ラインＭＤ２を”Ｈｉｇｈ”レベルとする。次
に、ＡＰセンサー１７に積分を開始させるべく、ＩＣＧ
信号（積分クリアゲート信号）の供給を行う。このＩＣ
Ｇ信号は、第１０図のＩ１０制御部１７５を介して、各
ＣＣＤ積分時間制御部１７１〜１７３に供給される。各
ＣＣＤ積分時間制御部１７１〜１７３から各光電変換素
子列１６ａ〜１６ｃに前述の電荷排出に十分な時間（約
１００　μ５ｅｃ）、５ＴＩＣＧ信号（ＳＴ積分クリア
ゲート信号）として供給される。この間、各アイランド
の光電変換素子列１６ａ〜１６ｃのバリアゲートＢＧＩ
〜ＢＧ３にもＨｉｇｈ”レベルの電圧が供給され、ホト
ダイオードＰＤで発生した電荷はパリアゲ−）ＢＧ、蓄
積部ＳＴ、積分クリアゲートＳＴＩ　ＣＧを介してオー
バーフロードレインＯＤに全て排出される。この時間（
約１００μ５ｅｃ）の計時後に、５ＴｒＣＧ信号のみが
’Ｌｏｗ”レベルとなり、ＳＴ［分クリアゲート５ＴＩ
ＣＧのポテンシャルは高レベルとなり、ホトダイオード
ＰＤで発生した電荷は蓄積部ＳＴで蓄積開始されること
になる。一方、この５ＴＩＣＧ信号により、モニター用
ホトダイオードＭＰＤ１〜ＭＰＤ３の各出力ＡＧＣＯ３
Ｉ〜ＡＧＣＯ９３も積分開始される。この詳細について
、以下、説明する。

第１８図は、モニター用ホトダイオードＭＰＤ１〜ＭＰ
Ｄ３の各出力ＡＧＣＯ３１〜ＡＧＣＯＳ３を積分し、電
圧フラグ信号ＶＦＬｃｌ〜ＶＦＬＣ３を得るためのＡＧ
Ｃ信号処理回路６０の詳細を示しており、第１９図はそ
のタイムチャートである。このＡＧＣ信号処理回路６０
は、各ＣＣＤ積分時間制御部１７１〜１７３に設けられ
ている。ＩＣＧ信号が入力されると、まず、ドリフト出
力信号ＤＯ８を得るためのコンデンサＣ１の初期化信号
ＤＯ３Ｒ３と、自動利得制御出力信号ＡＧＣＯ３を得る
ためのコンデンサＣ２の初期化信号ＡＧＣＲ８とに、“
’Ｈｉｇｈ”レベルの信号を供給し、コンデンサＣＩ及
びＣ２の電圧ΔＶ　ＤＯ５及びΔＶ　ＡＣＣの初期化が
行われる。同時に、動作点設定パルスφＦで反転増幅部
６４の動作点設定を行い、初期化パルスφＳで基準出力
保持部６５の容量Ｃ６の初期化が、また、初期化パルス
φＦＬＧＲ９で比較回路部６６の容ＪＬＣ７の初期化が
行われる。コンデンサＣ１及びＣ２の電圧Δｖ　ｏｏｓ
及びΔｖ　Ａｃｃはソースフォロアを組み合わせて成る
差動増幅部６１において差動増幅され、ドリフト出力信
号を差し引いた自動利得制御電圧ＶＡｃｃ＝　０．８　
Ｘ　（ΔＶ　ＡＣＣ−ΔＶ　ｏｏｓ）　＋■ｏが得られ
る。ここで、Ｖｏはオフセット値である。差動増幅部６
１から得られる自動利得制御電圧Ｖ　Ｍ；Ｃと、基準電
圧発生部６２から得られる基準電圧Ｖｒとは、同じ容量
のコンデンサＣ４，Ｃ５を含む電圧合成回路部６３にて
合成される。この電圧合成回路部６３の出力電圧Ｖｘに
は、０．８　Ｘ　（（ΔＶ　ＡＧＯ−ΔＶ　ｏｏｓ）　
　Ｖ　ｒｔ／　２の変動成分が得られる。自動利得制御
出力信号をＡＧＣＯ３とすると、ΔＶＡＧＣ＝ΔＶ　０
０ｓ＋　Ｖ　＋ＡＧＣＯ８となる。ここで、Ｖｌはオフ
セット値である、これより、ＶＡＣＣ＝０．８Ｘ（−Ａ
ＧＣＯ３）＋Ｖ２となる。ココテ、Ｖ２（＝Ｖｏ＋０．
８ＸＶ、）もオフセット値である。また、電圧合成回路
部６３の出力電圧Ｖ×には、 （０，８Ｘ（ＡＧＣＯ９）−Ｖｒｌ／２の変動成分が得
られる。初期状態では基準電圧切換パルスφａがＨｉｇ
ｈ”レベル、φｂ〜φｅが”　Ｌ　ｏ四しベルであるの
で、基準電圧Ｖ「には最小基準電圧Ｖａ（＝　０．３７
５　Ｖ）が供給されている。このときの電圧合成回路部
６２の出力電圧Ｖｘを反転増幅部６４にて反転増幅した
電圧Ｖｙ−（１０）ｘＶｘが電圧フラグ信号Ｖ　ＦＬＣ
；反転のスレシュホールドレベルとなり、この電圧Ｖｙ
は初期化パルスφＳの立ち下がりのタイミングで基準出
力保持部６５の容量Ｃ６に保持され、レベルＶＹ阿とし
て供給され続ける。次に、初期化パルスφＦが立ち下が
り、電圧合成回路部６３の容量Ｃ４、Ｃｓにはこのとき
の電荷がトータルで保持される。その後は、電圧き成回
路部６３の各入力電圧ＶＡｃｏ及びＶｒにおける各電圧
変動分の半分のレベル変動が出力電圧Ｖｘのレベル変動
となる。次に、ＡＦコントローラ３０は、基準電圧Ｖａ
（＝０．３７５）を得るためのパルスφａと、初期化パ
ルスＤＯ３Ｒ３を”Ｌｏｗ″レベルとした後、基準電圧
Ｖｅ（＝　３．３７５　Ｖ）を得るためのパルスφｅを
’Ｈｉｇｈ”レベルとし、電圧ＶＡＣＣの変動が（Ｖｅ
−Ｖａ）だけ生じたか否かのモニターを開始するために
、初期化パルスφＦＬＣＲ９をＬ　ｏｗ’″レベルとし
、初期化パルスＡＧＣＲ８を“Ｌｏｕｄ”レベ１ルとし
てモニター出力の積分を開始する。モニター用ホトダイ
オードＭＰＤに入射した光は光電変換され、発生電子は
容量Ｃ２に充電された電圧Δｖ　Ａｃｏを初期値Ｖｃｃ
から徐々に低下させる。そして、電圧合成回路部６３の
出力電圧Ｖｘにおける初期値よりの変動は、 （−Ｖａ＋０．８ＸＡＧＣＯ３＋Ｖｅｌ／２となり、こ
の式の値がＯとなったときに反転増幅部６４の出力電圧
ＶＹは初期値ＶＹＭと同電位となり、さらにＶ　ｙ）　
Ｖ　ｓＢ　＃　０　、８　Ｘ　Ｖ　ＹＭになると、比較
回路部６６の容量Ｃ７に蓄えられた電荷はＭＯＳトラン
ジスタＱ６を介してリークし、電圧フラグ信号ＶＦＬＣ
が反転し、積分の適正レベルを示す信号として出力され
る。

このような回路により、ＡＧＣ信号処理回路６０が構成
されているが、本実施例のＡＰセンサー１７においては
、各アイランドにおける画素用ホトダイオードＰＤの面
積を共通化して、各ＣＯＤ画素の感度を共通化すると共
に、各アイランドにおけるモニター用ホトダイオードＭ
ＰＤの総面積をも共通化することにより、各アイランド
における画素用ホトダイオードＰＤとモニター用ホトダ
イオードＭＰＤとの感度比を共通化し、これによって、
第１８図に示すＡＧＣ信号処理回路６０における基準電
圧発生部６２を各アイランドについて共通化し、分圧抵
抗群Ｒにおける消費電力の省電力化、並びにＡＦセンサ
ー１７のチップ面積の低減を可能としている。

また、このＡＧＣ信号処理回路６０は、各アイランドに
おけるＣＣＤ画素列の積分時間制御を行うのみならず、
積分が不十分な状態でシステムの最大許容積分時間を計
時したときにも、各アイランドからのモニター信号に応
じてそれぞれ適正なゲインを与える。このゲインの決定
もこのＡＧＣ信号処理回路６０の役割である。

ＡＦコントローラ３０からデータ読出開始のためのＳＨ
Ｍ信号が供給されると、ＣＯＤ積分時間制御部１７１〜
１７３は精分動作の強制的な完了動作を開始し、バリア
ゲートＢＧＩ〜ＢＧ３、蓄積部ＳＴＩ〜ＳＴ３、ＳＴ積
分クリアゲート５ＴＩＣＧＩ〜５ＴＩＣＧ３の操作を開
始する。ＳＴ積分モード時においては、バリアゲートＢ
ＧＩ〜Ｂ　Ｇ、　３の操作のみで瞬時に、また、ＰＤｉ
’ｉｉ分モード時においては、ＳＨＭ信号の印加後、Ｓ
Ｔ績精分リアゲ−）　ＳＴ　Ｉ　ＣＧ　１〜５ＴＩＣＧ
３、バリアゲートＢＧＩ〜ＢＧ３の操作により約１００
μｓｅｃが経過した後、各々、積分完了動作を終了する
。引き続き、まず第２アイランドの蓄積部ＳＴからシフ
トレジスタＳＲに電荷移送を行うためにシフトパルスＳ
Ｈ２が発生される。この時点で各アイランドのゲインを
メモリーする必要がある。

そこで、このシフトパルスＳＨ２の発生に引き続き、各
アイランドのモニター用基準電圧Ｖｒを基準電圧切換用
のパルスφｅ、φｄ、φＣ１φｂを用いて順次切り換え
て、電圧フラグ信号ＶＦＬＣの反転をチエツクし、どの
時点で電圧フラグ信号ｖ　ＦＬｃの反転が生じたかに応
じて各アイランドの光電変換信号読出時のゲインを決定
し、メモリーする。

Ｖｒ＝Ｖｅ（３，３７５Ｖ）で電圧フラグ信号ＶＦＬＧ
の反転が既に生じていたり、Ｖｒ＝　Ｖｃｌ（１，８７
５Ｖ）に切り換えた時点で電圧フラグ信号ＶＦＬＣの反
転が生じた場合には、×１のゲインがメモリーされ、Ｖ
　ｒ　−Ｖ　ｄからＶｒ＝Ｖｃ（１，１２５Ｖ）に切り
換えた時点で電圧フラグ信号ＶＦＬＣの反転が生じた場
合には×２のゲインがメモリーされ、Ｖ　ｒ　＝　Ｖ　
ｃからＶｒ＝Ｖｂ（０，７５Ｖ）に切り換えた時点で電
圧フラグ信号Ｖ　ＦＬ（２の反転が生じた場合には、×
４のゲインがメモリーされ、Ｖ　ｒ　＝　Ｖ　ｂに切り
換えた時点でも、電圧フラグ信号ＶＦＬＣの反転が生じ
ない場合には、×８のゲインがメモリーされる。こうし
て、第１、第２、第３の各アイランドのＡＧＣ信号処理
回路６０で同時にゲインが決定され、メモリーされた後
、各アイランドの画素データの読出時に、このメモリー
されたゲインがそれぞれ第２０図に示されたＡＧＣアン
プ７４に供給され、それぞれのアイランドの出力に対し
、最も適正なゲインが供給される。また、これらの各ア
イランドのゲイン情報は、ＩＣＧ、ＳＨＭ信号ラインよ
りＡＦコントローラ３０へのデータダンプの開始直後に
ＡＤＴ信号と同期してデジタルデータとして出力される
。

以上のようなＡＧＣ信号処理回路６０は、各ＣＣＤＩＣ
Ｄ間制御部１７１〜１７３にそれぞれ設けられており、
各モニター出力ＡＧＣＯ５Ｉ〜ＡＧＣＯ３３は、適正レ
ベルに達したか否かをＡＧＣ信号処理回路６０により常
時モニタリングされ、所定のレベル変動が生じ、適正レ
ベルに達したことがＣＣＤ積分時間制御部１７１〜１７
３のいずれかて検出されると、その度に、そのアイラン
ド■Ｓ１〜■Ｓ３の電圧フラグ信号ＶＦＬｃ１〜ＶＦＬ
Ｃｚが反転する。第１７図の動作例では、まず第２アイ
ランドで電圧フラグ信号ＶＦＬＣ２の反転が生じている
。この時点でＣＣＤ１分時間制御部１７２は、積分クリ
ア動作から’Ｈｉｇｈ’”レベルの信号を出力していた
バリアゲート信号ＢＧ２を“Ｌｏｗ”レベルに反転させ
、ホトダイオードＰＤと蓄積部ＳＴの間の電荷流入を遮
断し、積分完了動作を行うと共に、積分クリア時点から
Ｈｉｇｈ”レベルを保っていたＡＤＴ信号に°’Ｌｏｗ
”レベルのパルス信号を供給することで、１つのアイラ
ンドの積分完了をＡＦコントローラ３０に知らせる。Ａ
Ｆコントローラ３０は、このＡＤＴ信号の立ち下がりを
割込信号として入力し、ＡＤＴ割込処理（第２５図で後
述）を行うことで、１つのアイランドの積分完了を認識
することができるものである。

池のアイランド、つまり第１７図（ａ）の場合には、第
１及び第３アイランドについては、第２アイランドの動
作とは無関係に、バリアゲート信号ＢＧＩ、ＢＧ３は゛
’Ｈｉｇｈ’レベルの状態を保ち、積分の継続を行う（
この動作はＳＴＭ分モードの場合に限るものであり、後
述のＰＤｆｉｔ分モードでは、全アイランドの積分を同
時に停止する。）、第１７図（ａ）の動作例では、第２
アイランドの次に第１アイランドの電圧フラグ信号ＶＦ
ＬＣ＋の反転が生じている。この場合も、先の第２アイ
ランドの場合と同様に、ＡＤＴ信号にｌ　Ｌ　ｏＩＩＩ
１１レベルのパルスを出力し、バリアゲート信号ＢＧＩ
を反転させ、ホトダイオードＰＤとＭＴｒｔ部ＳＴの間
を遮断し、積分完了動作を行う。ＡＦコントローラ３０
は、このＡＤＴ信号の立ち下がりで２つ目のアイランド
の積分完了を認識する。最後に第３アイランドの電圧フ
ラグ信号Ｖ　ＦＬＣ３が最大許容猜分時間（ＳＴ積分モ
ードでは２０　ｍ５ｅｃ）の経過前に反転した場合には
、ＡＤＴ信号をＩ　Ｌ　ｏ、、Ｉ＋レベルに保持し、バ
リアゲート信号ＢＧ３をＬＯＬＩ＋”レベルとし、ホト
ダイオードＰＤと蓄積部ＳＴの間を遮断し、積分完了を
行う。ＡＦコントローラ３０は、第１及び第２の積分完
了を示すパルス幅よりも若干長い周期でこのＡＤＴ信号
を繰り返しセンスすることで、ｌ゛Ｌ　ｏｗＩ＋レベル
の信号が続けて出力されていることを検出し、全アイラ
ンドの積分が完了したことを認識し得るものである。

この時点で全アイランドの光電変換素子列１６ａ〜１６
ｃの蓄積部には後段のアナログ信号処理部１７６に適し
たレベルの電荷量が用意され、保持された状態となる。

次に、ＡＦコントローラ３０はデータ要求信号となるＳ
ＨＭ信号をＡＦセンサー１７に供給する。

このＳＨＭ信号は、第１０図のＩ１０制御部１７５を介
し、各ＣＣＤ積分時間制御部１７１〜１７３及びＣＣＤ
クロック発生部１７４に供給される。

第１７図のタイムチャートに示すように、全アイランド
でＳＨＭ信号の供給以前にＣＣＤ積分時間制御部１７１
〜１７３により積分動作が自動的に完了している場合に
は、ＣＣＤ積分時間制御部１７１〜１７３はこのＳＨＭ
信号に対して動作しない。一方、ＣＣＤクロック発生部
１７４は、このＳＨＭ信号により内部カウンタを初期化
し、この時点から入力パルスＣＰのカウントを開始する
と共に、転送りロックφ１を゛Ｈｉｇｈ″レベルに、転
送りロックφ２を“Ｌ　ｏｗ”レベルにセットし、まず
シフトゲートパルスＳＨ２を供給する。このシフトゲー
トパルスＳＨ２の印加により第２アイランドの各蓄積部
ＳＴ２に保持された電荷が第２アイランドのシフトレジ
スタＳＲ２へ移送される。シフトゲートパルスＳ　Ｈ２
の印加完了後、転送りロックφ１．φ２が再開され、こ
の転送りロックφ１．φ２に同期して順次ＣＣＤのシフ
トレジスタＳＲ２は、第２アイランドの光電変換部で発
生された光電荷を出力信号ＯＳ２として転送する。ＣＯ
Ｄクロック発生部１７４は、このＣＣＤの転送りロック
数をカウントし、アナログ信号処理部１７６に送る。

さらに、第１３図に示した７〜９番画素であるＣＣＤ暗
時出力画素からのアナログ信号出力時に、この暗時出力
レベルをＡ／Ｄ変換基準電圧Ｖｒｅｆにクランプさせる
べく、アナログ信号処理部１７６にレベルクランプ用の
制御信号を供給する。

このアナログ信号処理部１７６の詳細を第２０図に、そ
の動作タイミングを第２１図に示す。アナログ信号処理
部１７６は、各光電変換素子列１６ａ〜１６ｃの出力信
号Ｏ８１〜Ｏ３３を受は入れるバッファ７１〜７３を備
え、各バッファ７１〜７３の出力のうち、いずれか１つ
が出力タイミングに応じてアナログスイッチＡＳＩ〜Ａ
Ｓ３にて選択されて、ＡＧＣアンプ７４に入力される。

ＡＧＣアンプ７４の出力はサンプルホールド回路７５に
てサンプルホールドされ、レベルクランプ回路７６にて
基準電圧Ｖｒｅｆに基準レベルをクランプされ、出力信
号■。Ｓとして出力される。レベルクランプ回路７６は
、ＣＣＤクロック発生部１７４からレベルクランプ用の
制御信号ＣＥ１、ＣＦ２、ＡＲ３３、ＡＲ３４、ＣＬｌ
、ＣＦ２を供給される。

また、ＣＣＤクロック発生部１７４はＡＤＴ信号をＩ１
０制御部１７５を介して出力する。このＡＤＴ信号はＣ
ＣＤデータの一画素、一画素の切替わりを示す信号とし
て出力され、Ａ／Ｄ変換部３１はこのＡＤＴ信号の立ち
下がりでＡ／Ｄ変換を開始する。これらのＣＣＤ転送り
ロックφ１．φ２及びこれに同期した各信号の動作を示
すタイムチャートを第２２図に示す。なお、このＡＤＴ
信号は、第１７図（ａ）に示すように、各アイランドの
積分完了時点を示す立ち下がりパルスの出力時と、■Ｃ
Ｇ及びＳ　ＨＭ信号ラインを用いたデジタルデータ出力
時と、有効画素出力時にのみＣＣＤ転送りロックに同期
した信号として出力され、無効画素出力時にはＣＣＤク
ロック発生部１７４内でのカウンタの値によりマスキン
グされ、出力されない。

このため、ＡＦコントローラ３０の側では、有効画素か
無効画素かの判別を行うことな（Ａ／Ｄ変換データの取
り込みが可能となる。

こうして、第２アイランドで光電変換された画像信号が
出力信号Ｖｏｓとして基準部、参照部の順で出力される
。この画像信号は、第２アイランドの積分時間中に発生
した暗時出力レベルを基準電圧Ｖｒｅｆにクランプされ
た出力となる。次に第１アイランドで光電変換された画
像信号を読み出す必要がある。そこで、第２２図に示す
ように、第２アイランドにおける参照部出力の第４８番
目の画素データの出力時のクロックφ１が“Ｈｉｇｈ’
”レベルの位相でＳＨＩ信号を発生する。このタイミン
グもＣＣＤクロック発生部１７４内のカウンタの値によ
り導き出される。この時点でＳＨＩ信号を発生するのは
、ＣＣＤ出力の先頭に、第１３図に示すように画素を持
たない空送り画素が存在するためで、この空送り画素の
出力時間を短縮するためである。このＳＨＩ信号の発生
後、第２アイランドにおける参照部の５２番目の画素デ
ータの出力が完了すると、ＣＣＤクロック発生部１７４
はアナログ信号処理部１７６におけるアナログスイッチ
ＡＳ２の開閉制御用のＡＳ２信号をＨｉｇｈ”レベルか
ら゛’Ｌｏ切°ルベルに、ＡＳ１信号を“ＬＯＬ１１″
ルベルから゛”Ｈｉｇｈ”レベルに切り替え、第１アイ
ランドのデータをアナログ信号処理部１７６へ供給する
。この後は第２アイランドのデータ出力時と同様に、暗
時出力のサンプルホールドを行った後、アナログ信号Ｖ
ｏｕｔより第１アイランドの積分時間中に発生した暗時
出力レベルをＡ／Ｄ変換基準電圧Ｖｒｅｆにクランプさ
れた出力として基準部、参照部の順で出力される０次に
第２アイランドから第１アイランドへの出力切換時と全
く同様の処理を行うことで、第１アイランドから第３ア
イランドへの出力切換を行い、第３アイランドのデータ
出力を行う。以上で、データの出力を完了し、次の積分
へと移行する。

この第２０図に示したアナログ信号処理部１７６におい
て、積分時間中及び暗時出力レベルのクランプ動作中に
おいては、出力信号Ｖｏｓが不定となるため、外部に供
給する信号としては適さない。

このため、これらの位相時には、Ａ／Ｄ変換基準電圧Ｖ
　ｒｅｆを温度係数の異なる抵抗で分圧した温度データ
Ｖ　ＴＥＭＰを出力信号ＶｏｕｔとするようにＣＣＤク
ロック発生部１７４は制御している。温度データＶ　Ｔ
ＥＭＰは、第１０図に示す温度検出部１７７からアナロ
グ信号処理部１７６に供給されている。

次に、低輝度被写体に対するＰＤｉ分モードては、低輝
度で長い積分時間を有するため、システム全体のスピー
ドを優先し、第１７図（ｂ）のように、最大積分時間（
１００ｍ５ｅｃ）の経過後、又は１回目のＡＤＴ信号が
ＡＦセンサー１７からＡＰコントローラ３０へ入力され
た時点で、ＡＦコントローラ３０からＡＦセンサー１７
にＳＨＭ信号が供給され、全アイランド■Ｓ１〜■Ｓ３
における精分動作が同時に完了する。この点を除いては
、上述の５Ｔｆｆ分モードと大略同じ動作がなされるの
で、重複する説明は省略し、以上でＳＴ積分モード及び
ＰＤ積分モードの各動作説明を終える。

ところで、上述のＡＧＣ信号処理回路６０における各ア
イランドの電圧フラグ信号ＶＦＬＣ＋〜ＶＦＬＣ：１は
、ＡＤＴ信号の立ち下がりとして出力され、ＡＦコント
ローラ３０に積分完了のタイミングを認識させる。しか
し、ＡＦコントローラ３０はＡＤＴ信号によりいずれか
のアイランドで積分完了動作がなされたことを認識し得
るに過ぎず、その積分完了動作のなされたアイランドが
どのアイランドであるかについては、ＡＤＴ信号のみか
ら認識することはできない、そこで、後のデータダンプ
時のデジタルデータを用いて、各アイランドの積分完了
の順番をＡＦコントローラ３０に認識させる。これによ
って、ＡＰコントローラ３０は、各アイランドでの積分
完了のタイミングと、積分完了の順番とを知ることがで
き、これらの情報に基づいて、積分時間中及び焦点検出
演算中のレンズ移動量の補正を行うことができる。つま
り、自動焦点調節のためのレンズ移動時においては、Ａ
Ｆセンサー１７による積分時点と、ＡＦセンサー１７の
有効画素出力に基づく焦点検出演算の結果、さらなるレ
ンズ駆動量が算出された時点との間には時間差があり、
この間のｌ／ンズ移動量の補正を行う必要がある。積分
完了時点が各アイランド毎に異なるＳＴ積分モードでは
、レンズ移動量の補正量は各アイランド毎に異なる。

以下、第２３図のタイムチャートを用いてレンズ駆動中
の焦点検出動作について説明する。今、レンズが等速で
駆動されている状態においては、ＡＰセンサー１７上に
投影される（象も、そのレンズ駆動に従って随時遷移し
た像が投影され、その像間隔も遷移した像間隔が算出さ
れるが、その像間隔は被写体輝度に変化が無い限り、そ
のＡＦセンサー１７の積分区間の中点で得られる像間隔
と一致する。今、時刻し。から積分を開始され、時刻ｔ
ｌで第１アイランド、時刻ｔ２で第３アイランド、時刻
ｔ３で第２アイランドの積分がそれぞれ完了したとする
と、時刻り、で算出される焦点検出演算の結果は、各ア
イランドで異なる時点での像間隔を元にしたデフォーカ
スｆｉｔｃｌｆ、〜ｄｆ、として算出される。つまり、
第１アイランドでは時刻１１＝（ｔ。

＋ｔ、）／２、第２アイランドでは時刻ｌ２＝（ｔｏ＋
ｔ：＋）／２、第３アイランドでは時刻Ｉ　３　＝　（
ｔｏ　＋　ｔ２）／２の時点での像間隔を元に、各アイ
ランド毎にそのデフォーカス量ｄｒｌ〜ｃｌｆ、が算出
される。この値ｄｆ１〜ｄｆ、に基づいて駆動パルス数
に換算すると、それぞれＮ１〜Ｎ３が算出される。とこ
ろが、ここで算出された駆動パルス数Ｎ１〜Ｎ３はそれ
ぞれ前述の各アイランド別の積分中心（積分区間の中点
の時刻■１〜Ｉ３）での必要駆動パルス数であるため、
これをまず焦点検出演算完了時点し、での残り駆動パル
ス数Ｒ１〜Ｒ３に換算する必要がある。そこで、時刻ｔ
、、ｔ＋　＋ｔ２＋ｔ３のそれぞれにおけるレンズ駆動
量を示すパルスカウント値をカウンタレジスタＣＴ（１
）〜ＣＴ　（４）にメモリーしておく必要がある。各点
でのレンズ駆動量を示すパルスカウント値をＰ　（ｔｏ
）、ｐ　（ｔ＋＞、Ｐ　（ｔ２）、Ｐ　（ｔ３）、現状
でのレンズ駆動量を示すパルスカウント値をｐ　（ｔ＜
）とすると、各アイランドＩＳ１〜ＩＳ３での残り駆動
パルス数Ｒ１〜Ｒ３は、各積分中心１１〜Ｉ３から焦点
検出演算完了時点ｔ４までにそれぞれ駆動されたパルス
カウント値を、焦点検出演算により算出された駆動パル
ス数Ｎ１〜Ｎ３から差し引いた値となり、それぞれ次式
のようになる。

Ｒ１＝　Ｎ　１　＋　Ｐ　（ｔ４＞−（Ｐ　（ｔ、）＋
　Ｐ　（ｔ＋））／　２Ｒ２＝　Ｎ　２　＋　Ｐ　（ｔ
、）−（ｐ　（ｔ、）　＋　ｐ　（ｔｓ））／　２Ｒ，
３＝　Ｎ　３　＋　Ｐ　（ｔ、）−ｆＰ　（ｔ、）＋　
Ｐ　（ｔ２））／２こうして初めて同一ポイントから見
た各アイランド■Ｓ１〜ＩＳ３のデフォーカス量（この
時点ではパルスカウント数Ｒ１〜Ｒ３に換算されている
）が算出され、各アイランドＩＳＩ〜ＩＳ３のうち、ど
のアイランドのデフォーカス量に従いレンズ駆動を行う
か、この時点で判別される。

第２３図のタイムチャートでは先に説明を加えたように
、ＡＰセンサー１７とＡＰコントローラ３０の間を伝送
されるＩＣＧ信号、ＳＨＭ信号と、ＡＦセンサー１７中
の電圧フラグ信号ＶＦＬＣ＋〜ＶＦＬＣＩの変化を示し
ている。

ここで、各アイランドの積分完了信号はタイミングとし
ては、ＡＤＴ信号の立ち下がり時点として、ＡＰコント
ローラ３０に認識され、さらにＡＤＴ信号の３回の“’
Ｌｏｗ”レベルへの変化を検出し、その後、ＡＤＴ信号
が１１　Ｌ　ｏＩＩＩＩＩレベルの状態で保持されてい
ることを検出して、全アイランドの積分完了をＡＦコン
トローラ３０は認識する。この時点で電圧フラグ信号ｖ
ＦＬＣ＋〜ＶＦＬＣ３の全ては反転し、Ｉ１０制御部１
７５に設けられた６つのＤフリップフロップＦＦ１２．
ＦＦ１３．ＦＦ２１．ＦＦ２３．ＦＦ３１．ＦＦ３２に
積分完了の順がメモリーされる。第２３図に示す動作例
では、時刻ｔにて電圧フラグ信号ＶＦＬＣＩが°’Ｈｉ
ｇｈ”レベルから”Ｌｏｕ＋”レベルに反転し、このと
き、ＤフリップフロップＦＦ２１、ＦＦ３１のクロック
人力ｃ　ｒ＜が“Ｌｏｗ″レベルから“Ｈｉｇｈ”レベ
ルに立ち上がって、そのデータ人力りに印加された電圧
フラグ信号ＶＦＬＣ２、Ｖ　ＦＬＣ２の”Ｈｉｇｈ”レ
ベルの信号が各出力Ｑにラッチされる。これによって、
ＤフリップフロップＦＦ２１、ＦＦ３１は第１アイラン
ドの積分完了時点が第２、第３アイランドの積分完了時
点よりも早いことをメモリーする９次に、時刻ｔ２にて
電圧フラグ信号”ＦＬＣ：ｌが“Ｈｉｇｈ”レベルから
Ｌｏいレベルに反転し、このとき、Ｄフリップフロップ
ＦＦ１３、ＦＦ２３のクロック人力ＣＫが”Ｌｏｗレベ
ルから゛Ｈｉｇｈ″レベルに立ち上がって、そのデータ
人力りに印加された電圧フラグ信号ＶＦＬＱ＋の°’Ｌ
ｏｗ″レベルの信号と、電圧フラグ信号ＶＦＬＣ２の“
Ｈｉｇｈ”レベルの信号が各出力Ｑにラッチされる。こ
れによって、ＤフリップフロップＦＦ１３、ＦＦ２３は
第３アイランドの積分完了時点が第１アイランドの積分
完了時点よりも遅く、第２アイランドの積分完了時点よ
りも早いことをメモリーする。さらに、時刻ｔ、にて電
圧フラグ信号■ＦＬＣ２が″“Ｈｉｇｈ”レベルからＬ
ｏｕ＋”レベルに反転し、このとき、Ｄフリップフロッ
プＦＦ１２、ＦＦ３２のクロック入力ＣＫが”Ｌｏｗ”
レベルから°’Ｈｉｇｂ°′レベルに立ち上がって、そ
のデータ人力りに印加された電圧フラグ信号Ｖ　ＦＬＣ
Ｉ　、　Ｖ　ＦＬＧ３の゛Ｌｏ四′”レベルの信号が出
力Ｑにラッチされる。これによって、Ｄフリップフロッ
プＦＦ１２、ＦＦ３２は第２アイランドの積分完了時点
が第１、第３アイランドの積分完了時点よりも遅いこと
をメモリーする。

これらの６つのＤフリップフロップの出力Ｑは、各アイ
ランドのゲイン情報と共にデータダンプ開始直後にデジ
タルデータとして信号ラインＩＣＧ、ＳＨＭを介してＡ
Ｐセンサー１７からＡＦコントローラ３０に伝送される
。

上述のレンズ移動量補正を行うためのフローチャートを
第２５図に示し説明する。まず、１回目の焦点検出を開
始した場合には、レンズ駆動は無く、各カウンタレジス
タＣＴ（Ｉ）のメモリー値は同値であるので、レンズ移
動量補正は行われず、デフォーカス、ｉｄｆ、〜ｄｆ、
に従って、駆動パルス数Ｎ１〜Ｎ３が算出され、そのま
まレンズ駆動用のパルスカウンタにセットされ、レンズ
駆動が開始される。

その後、２回目のＡＦセンサー１７の積分が開始される
。第２５図は、この２回目以降のレンズ駆動中のＡＰ開
始後の処理を示している。レンズ駆動用のパルスカウン
タはエンコーダ４４からレンズ駆動量に応じたパルスが
得られる度に、そのパルスカウント値を１つずつデクリ
メントされる。

ＡＰコントローラ３０はＡＦセンサー１７の積分開始時
刻Ｌ０に、まずこのパルスカウント値ｐ　（ｔｏ）を第
１のカウンタレジスタＣＴ（１）にメモリーした後、積
分完了を認識するためのＡＤＴＤ号による割込を許可し
、５Ｔｆｉ分モード時には２０ｍ５ｅｃ、ＰＤ積積分モ
ー待時は１００…Ｓｅｃの最大積分時間が経過したかど
うかのチエツクを行い続ける（＃１、＃２）、被写体が
明るいＳＴＴ分モードの場合には、各アイランドが次々
に自動的に積分を完了し、蓄積部ＳＴに電荷を保持する
状態となり、その都度ＡＤＴＤ号が“Ｌｏｗ”レベルと
なり、ＡＤＴＤ号による割込ルーチンが呼び出される。

このＡＤＴＤ込のルーチンでは、まず、ＳＴＴ分モード
か、ＰＤＤ分モードかの判定がなされる（＃１５）、こ
れは、既に説明したように、ＳＴＴ分モードではそれぞ
れの光電変換素子列１６ａ〜１６ｃのモニター出力ＡＧ
ＣＯ９１〜ＡＧＣＯ３３に従い、異なる積分時間で電荷
蓄積され、ＡＤＴＤ号は３つのアイランドＩＳＩ〜ＩＳ
３がそれぞれ積分完了するタイミングで立ち下がり、Ａ
ＤＴＤ号の割込ルーチンが呼び出されるが、ＰＤ績背分
モードは最も明るいアイランドＩＳｎからのＡＤＴＤ号
の立ち下がり時点に従い、同一の積分時間で電荷蓄積さ
れるため、ＡＤＴＤ号の割込ルーチンは一度しか呼び出
されないためである。

なお、この積分モードの切換については、第２５図中、
＃２０〜＃２５に示しである０図中、ＴＩＮＴは積分時
間を意味する。まず、ＡＦ開始されると、光電変換素子
列のイニシャライズが行われた後、最大積分時間２０Ｉ
ＩｌｓｅｃのＰＤＤ分モードに設定される。そして、そ
の積分がｌｌｌｌｓｅｃ以内で終了した場合には、ＰＤ
積分の電圧フラグ信号ＶＦＬｃ反転後の積分完了動作に
よる過剰積分量が多いために、積分モードをＳＴ頂頂上
モードして再積分を行う（＃２０．＃２１）。次に積分
時間が１０輪Ｓｅｅ以下の場合には、以後の積分モード
をＳＴＴ分モードとし、焦点検出演算へと向かう（＃２
２．＃２３）、また、全アイランドのゲイン情報が全て
２倍以上の場合には積分モードはＰＤｉ１Ｄモードのま
まで最大積分時間を１００ｍ５ｅｃに変更し、焦点検出
演算に向かう（＃２４．＃２５）。最後に、これらのど
の条件も満たさない場合には、積分モードはそのままで
焦点検出演算に向かう。

これらの積分モードの切換は、光電変換素子列の積分が
終了する度に行われ、−度ＳＴ積分モードとなった場合
、すなわち積分時間が１０ｍ５ｅｃ以下となった場合に
は、全アイランドの積分時間が２０ｍ５ｅｃとなり、ゲ
インが２倍以上となるまで、そのＳＴＴ分モードを継続
し、−度ＰＤ積分モードとなった場合、すなわち全アイ
ランドが積分時間２０　ｍ５ｅｃでゲインが２倍以上と
なった場合には、１つのアイランドの積分時間が１０…
Ｓｅｅを切るまでＰＤＤ分モードを継続する。

このように、−度その積分モードに突入した場合、その
積分モードが継続されるように切換条件にヒステリシス
を設けることで、同一積分モードで安定したデータが得
られる。

まず、ＳＴ積分モードの場合には、第１回目のＡＤＴ割
込時、第２回目のＡＤＴ割込時には、割込発生時ｔ＋、
ｈの残り駆動パルス数ｐ　（ｔ＋）、ｐ　（ｔｚ）を第
２のカウンタレジスタＣＴ（２）、第３のカウンタレジ
スタＣＴ　（３）にそれぞれ格納しく＃１６）、カウン
タレジスタの番号■を１つインクリメントした後、＃２
の最大積分時間経過のチエツクに戻る（＃１７、＃１８
）、３度目のＡＤＴ割込が発生し、全アイランド・の積
分が完了すると、第４のカウンタレジスタＣＴ　（４）
にそのときの残り駆動パルス数ｐ　（ｔｉ＞を格納した
後、データダンプを開始するべ（ＳＨＭ信号の供給（＃
３）へと進む。

一方、ＰＤ積分モード時には最初のＡＤＴ割込発生時に
全アイランドの積分完了動作がなされるので、ＡＤＴ信
号の割込が生じた場合には第２、第３及び第４のカウン
タレジスタＣＴ（２）〜ＣＴ（４）にＡＤＴ割込発生時
刻ｔでのパルスカウント値ｐ　（ｔ）をメモリーした後
（＃１９）、データダンプのためのＳＨＭ信号の供給（
＃３）へと進む。

方、＃２で最大積分時間が経過しても全アイランドの積
分が完了しない場合には、＃３でデータダンプのための
ＳＨＭ信号の供給を行い、＃４でＡＤＴ信号がＬｏＩｌ
”レベルとなっていることを確認し、＃５〜＃７で第２
〜第４カウンタレジスタＣＴ（２）〜ＣＴ　（４’）の
うち、まだメモリーされていないレジスタに、その時点
でのパルスカウント値をメモリーして、データダンプ（
＃８）に進む。

次にＡＰセンサー１７は、ＡＤＴ信号に同期して信号ラ
インＩＣＧ、ＳＨＭからＡＧＣデータと、各アイランド
の積分完了順を示すデジタルデータを出力するので、Ａ
Ｆコントローラ３０はそのデジタルデータを入力する。

その後、ＡＦセンサー１７から各光電変換素子１６ａ〜
１６ｃのアナログ信号出力が、アナログ信号ラインＶｏ
ｕｔより出力されるので、ＡＰコントローラ３０はＡＤ
Ｔ信号に同期して、このアナログ信号出力をＡ／Ｄ変換
し、順次入力する（＃８）、ＡＦセンサー１７からの全
出力をＡ／Ｄ変換し、データ入力が完了すると、この光
電変換素子列１６ａ〜１６ｃの出力に従い、各アイラン
ド毎に焦点検出演算を行い、各アイランドのデフォーカ
ス量ｄｆｌ〜ｄｆ３の算出を行う（＃９）、次に、各ア
イランドの算出されたデフォーカス量ｄｆｌ〜ｄｆ３に
対してレンズ駆動中の移動分補正を行うべく、ＡＦセン
サー１７からのデジタルデータに基づいて、各アイラン
ドの積分完了順を判定する（＃　１０　）、次に、各ア
イランド毎に算出されたデフォーカス量ｄｆｌ〜ｄｆ３
をレンズデータ（変換係数ＫＬ）を用いて駆動パルス数
Ｎ１〜Ｎ３に変換する（＃１１）、次に、各アイランド
の積分中心■１〜■３からこの焦点検出演算完了までの
駆動パルス数を算出する。これは各アイランドの積分完
了順より第２〜第４のカウンタＣＴ（２）〜ＣＴ　（４
）のうちいずれか１つＣＴ（Ｉ）を選択し、レンズ移動
補正量ΔＮ（Ｉ）＝ＣＴ（５）ｉｃＴ（１）十ＣＴ（１
））／２をそれぞれ算出する。このΔＮ（Ｉ）の符号は
負である。第２３図の動作例では、第１、第２、第３ア
イランドの駆動パルス数Ｎ１、Ｎ２、Ｎ３に対するレン
ズ移動補正量ΔＮ（Ｉ）は、ΔＮ（２）、ΔＮ（４）、
ΔＮ（３）となる、このレンズ移動補正量ΔＮ（Ｉ）を
各アイランドの駆動パルス数Ｎ１〜Ｎ３に加えて、各ア
イランドの残り駆動パルスＲ１〜Ｒ３を算出する（＃１
２）。そして、これらの残り駆動パルス数Ｒ１〜Ｒ３よ
り、次のレンズ駆動のための駆動パルス数ＲＯを選択す
る（＃１３）。この駆動パルス数ＲＯに応じて、レンズ
駆動（＃１４）を行い、次回のＣＯＤ積分（＃１）を開
始する。

［発明の効果］ 本発明は上述のように、異なる電荷蓄積モードで動作可
能な複数の光電変換素子列と、各光電変換素子列の電荷
蓄積動作の制御を行う電荷蓄積制御部とを備え、各光電
変換素子列は電荷蓄積制御部の制御下にて電荷蓄積モー
ドを切換制御されるものであるから、複数の光電変換素
子列の電荷蓄積動作を適正に制御することができ、常に
適正なレベルでＳ、／Ｎ比の良好な出力が得られるとい
う効果がある。

特に、高輝度時には各光電変換素子列の電荷蓄積時間を
入射光量に応じて別々に制御することにより、出力が飽
和しない範囲で十分に大きい出力が得られるという効果
があり、また、電荷蓄積を受光素子列よりも小面積の電
荷蓄積素子列で行い蓄積電荷を電荷Ｎ積素子列で保持す
ることにより蓄積電荷の読出時間を短縮できるという効
果がある。

一方、低輝度時には全ての光電変換素子列の電荷蓄積時
間を同じにすることにより、暗時電荷によるＳ／Ｎ比の
劣化を防止することができるという効果があり、また、
電荷蓄積を受光素子列で行い蓄積電荷の保持を電荷蓄積
素子列で行うことにより暗時電荷の影響を少なくするこ
とができるという効果がある。

【図面の簡単な説明】

第１図は本発明の概略構成図、第２図は本発明の一実施
例に係る光電変換装置を用いたカメラにおける焦点検出
光学系の斜視図、第３図は同上の焦点検出光学系の原理
説明図、第４図は同上のカメラにおけるファインダー内
表示を示す図、第５図は同上の光電変換装置に用いるＣ
ＣＤチップの詳細を示す説明図、第６図は同上のＣＣＤ
チップにおける基準部の分割領域を示す説明図、第７図
は同上のＣＣＤチップにおける中央部の詳細を示す説明
図、第８図は同上のＣＣＤチップにおける各分割領域に
ついてのシフト量を示す説明図、第９図は同上の光電変
換装置を実現するＡＰセンサーとＡＦコントローラのブ
ロック回路図、第１０図は同上のＡＰセンサーのブロッ
ク回路図、第１１図は同上に用いる光電変換素子列の要
部構成を示す図、第１２図は同上のｃ−ｃ’線について
の断面図、第１３図は同上の光電変換素子列の全体構成
を示す図、第１４図乃至第１６図は同上の光電変換装置
の異なる積分モードを示す説明図、第１７図（ａ）は同
上の光電変換装置のＳＴ積分モードとデータダンプモー
ドの動作波形図、第１７図（ｂ）は同上の光電変換装置
のＰＤｆｆ分モードとデータダンプモードの動作波形図
、第１８図は同上のＡＦセンサーに用いるＡＧＣ信号処
理回路の回路図、第１９図は同上の動作波形図、第２０
図は同上のＡＦセンサーに用いるアナログ信号処理部の
回路図、第２１図及び第２２図は同上の動作波形図、第
２３図は同上のＡＦセンサーとＡＰコントローラ間の信
号伝送を説明するための動作波形図、第２４図は同上の
ＡＦセンサーに用いる積分完了順序記憶回路の回路図、
第２５図は同上のＡＦコントローラの要部動作を示すフ
ローチャートである。 １ａ〜１ｃは光電変換素子列、２８〜２ｃは電荷蓄積制
御部、ＰＤａ−Ｓ−ＰＤｃは受光素子列、ＳＴａ−ＳＴ
ｃは電荷Ｎ猜素子列である。 第１図

Claims (4)

【特許請求の範囲】
1. （１）異なる電荷蓄積モードで動作可能な複数の光電変
   換素子列と、各光電変換素子列の電荷蓄積動作の制御を
   行う電荷蓄積制御部とを備え、各光電変換素子列は電荷
   蓄積制御部の制御下にて電荷蓄積モードを切換制御され
   ることを特徴とする電荷蓄積型の光電変換装置。
2. （２）異なる電荷蓄積モードは、各光電変換素子列が同
   一の電荷蓄積時間で制御されるモードと、各光電変換素
   子列がそれぞれ別々の電荷蓄積時間で制御されるモード
   であることを特徴とする請求項１記載の電荷蓄積型の光
   電変換装置。
3. （３）光電変換素子列は受光素子列と電荷蓄積素子列を
   含み、異なる電荷蓄積モードは、受光素子列にて電荷蓄
   積を行い電荷蓄積素子列にて蓄積電荷を保持するモード
   と、電荷蓄積素子列にて電荷蓄積を行い電荷蓄積素子列
   にて蓄積電荷を保持するモードであることを特徴とする
   請求項１記載の電荷蓄積型の光電変換装置。
4. （４）電荷蓄積モードは光電変換素子列への入射光量又
   は電荷蓄積時間の長さに基づいて切り換えられることを
   特徴とする請求項１乃至３のいずれか１項に記載の電荷
   蓄積型の光電変換装置。