JPH02170061A - 電力検知装置 - Google Patents
電力検知装置Info
- Publication number
- JPH02170061A JPH02170061A JP32670088A JP32670088A JPH02170061A JP H02170061 A JPH02170061 A JP H02170061A JP 32670088 A JP32670088 A JP 32670088A JP 32670088 A JP32670088 A JP 32670088A JP H02170061 A JPH02170061 A JP H02170061A
- Authority
- JP
- Japan
- Prior art keywords
- magnetic field
- load
- voltage
- power
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
従来の技術 （第９〜１２図）発明が解
決しようとする課題 課題を解決するための手段 作用 実施例 本発明の第１実施例 （第１〜６図）本発明の第２
実施例 （第７図） 本発明の第３実施例 （第８図） 発明の効果 〔概要〕 電力検知装置に関し、 アナログ乗算器やカットコアを用いずにデバイスを構成
することができ、小型で安価な電力検知装置を提供する
ことを目的とし、 所定の負荷に供給される電圧に比例した電圧で駆動され
該負荷に流れる電流により発生する磁界が直接に印加さ
れる磁電変換素子と、該磁電変換素子に所定のバイアス
磁界を印加するバイアス印加手段と、該磁電変換素子の
周囲に設けられ、非検出磁界を遮断する磁気遮断手段と
、該磁電変換素子の出力を処理して電力を検知する処理
回路と、を具備し、前記磁電変換素子は、前記電圧およ
び電流を乗算して前記処理回路に出力することにより前
記負荷に供給される電力を検知するように構成する。
決しようとする課題 課題を解決するための手段 作用 実施例 本発明の第１実施例 （第１〜６図）本発明の第２
実施例 （第７図） 本発明の第３実施例 （第８図） 発明の効果 〔概要〕 電力検知装置に関し、 アナログ乗算器やカットコアを用いずにデバイスを構成
することができ、小型で安価な電力検知装置を提供する
ことを目的とし、 所定の負荷に供給される電圧に比例した電圧で駆動され
該負荷に流れる電流により発生する磁界が直接に印加さ
れる磁電変換素子と、該磁電変換素子に所定のバイアス
磁界を印加するバイアス印加手段と、該磁電変換素子の
周囲に設けられ、非検出磁界を遮断する磁気遮断手段と
、該磁電変換素子の出力を処理して電力を検知する処理
回路と、を具備し、前記磁電変換素子は、前記電圧およ
び電流を乗算して前記処理回路に出力することにより前
記負荷に供給される電力を検知するように構成する。
本発明は、電力検知装置に係り、詳しくは磁電変換素子
を乗算器として用いるようにした電子式電力検知装置に
関する。
を乗算器として用いるようにした電子式電力検知装置に
関する。
近年、マイクロコンピュータ技術の急速な発展に伴い、
その入力デバイスとしてのセンサデバイスに対し、小型
化、電子化の要求が強くなっている。電力計についても
将来のホームエレクトロニクス分野の発展を予想し、小
型で安価な電子式電力計が必要となる。
その入力デバイスとしてのセンサデバイスに対し、小型
化、電子化の要求が強くなっている。電力計についても
将来のホームエレクトロニクス分野の発展を予想し、小
型で安価な電子式電力計が必要となる。
従来この種の電子式電力計としては、例えば第９〜１２
図に示すようなものがある。第９図は電力検出器の一般
的な原理を示す原理図、第１０図は電力検出器の動作波
形図、第１１図はアナログ乗算器を用いた電力検出器を
示す構成図、第１２１Ｆはポール素子を用いた電力検出
器を示す構成図である。
図に示すようなものがある。第９図は電力検出器の一般
的な原理を示す原理図、第１０図は電力検出器の動作波
形図、第１１図はアナログ乗算器を用いた電力検出器を
示す構成図、第１２１Ｆはポール素子を用いた電力検出
器を示す構成図である。
第９図において、１は電力検出器であり、電力検出器１
は電流／電圧変換回路２、乗算器３および処理回路４に
より構成される。電流／電圧変換回路２に入力された負
荷電流は電流／電圧変換回路２により電圧に変換されて
乗算器３に出力され、乗算器３は変換後の電圧および負
荷電圧を乗算してその乗算結果を処理回路４に出力する
。処理回路４は入力された乗算結果を適当な信号出力に
処理して電力出力として外部に出力する。第１０図は電
力検出器１の動作波形図であり、同図は電力検出器１に
負荷電圧・電流として次式■に示す電圧■、電流Ｉを入
力した場合の電力出力を表している。同図（ａ）は■、
■に位相ずれがない（φ−〇）の場合、同図（ｂ）はφ
−９０°の場合を示す。
は電流／電圧変換回路２、乗算器３および処理回路４に
より構成される。電流／電圧変換回路２に入力された負
荷電流は電流／電圧変換回路２により電圧に変換されて
乗算器３に出力され、乗算器３は変換後の電圧および負
荷電圧を乗算してその乗算結果を処理回路４に出力する
。処理回路４は入力された乗算結果を適当な信号出力に
処理して電力出力として外部に出力する。第１０図は電
力検出器１の動作波形図であり、同図は電力検出器１に
負荷電圧・電流として次式■に示す電圧■、電流Ｉを入
力した場合の電力出力を表している。同図（ａ）は■、
■に位相ずれがない（φ−〇）の場合、同図（ｂ）はφ
−９０°の場合を示す。
但し、■ｏ ：振幅
■ｏ ：振幅
φ ：位相
電力測定は上述のように負荷にかかる電圧と電流を検知
し、この負荷電圧および負荷電流を乗算して電力出力を
得ることが基本となり、この意味から如何に乗算を行う
かが技術上重要な点となる。
し、この負荷電圧および負荷電流を乗算して電力出力を
得ることが基本となり、この意味から如何に乗算を行う
かが技術上重要な点となる。
例えば、第１１図に示す電力検出器５は乗算器として半
導体ＩＣ技術によるアナログ乗算器６を用いた例であり
、第１２図に示す電力検出器１０はホール素子を用いた
例である。第１２図（ａ）（ｂ）において、１０は電力
検出器であり、電力検出器１０はホール素子１１、カッ
トコア１２および差動アンプ１３により構成されている
。電源１４には負荷１５が接続されており、負荷１５に
供給される電力を検出する場合を考える。第１２図（ｂ
）に示すように、電源１４と並列にホール素子１１を配
置して電源１４による電源電圧でホール素子１１を駆動
するとともに、負荷１５に流れる電流Ｉがつくる磁界１
６をカットコア１２を用いてホール素子１１で受け、ホ
ール素子１１の出力を差動アンプ１３を通して得ること
により電力に比例した検出出力１７を得るようにしてい
る。
導体ＩＣ技術によるアナログ乗算器６を用いた例であり
、第１２図に示す電力検出器１０はホール素子を用いた
例である。第１２図（ａ）（ｂ）において、１０は電力
検出器であり、電力検出器１０はホール素子１１、カッ
トコア１２および差動アンプ１３により構成されている
。電源１４には負荷１５が接続されており、負荷１５に
供給される電力を検出する場合を考える。第１２図（ｂ
）に示すように、電源１４と並列にホール素子１１を配
置して電源１４による電源電圧でホール素子１１を駆動
するとともに、負荷１５に流れる電流Ｉがつくる磁界１
６をカットコア１２を用いてホール素子１１で受け、ホ
ール素子１１の出力を差動アンプ１３を通して得ること
により電力に比例した検出出力１７を得るようにしてい
る。
しかしながら、このような従来の電力計にあっては、ア
ナログ乗算器を用いるものではアナログ乗算器自体の価
格が高いため安価な電力検知デバイスとはなり得す、ま
た、ホール素子を用いるものではカットコアを使用する
構成上どうしてもデバイスが大型化してしまうという問
題点があった。
ナログ乗算器を用いるものではアナログ乗算器自体の価
格が高いため安価な電力検知デバイスとはなり得す、ま
た、ホール素子を用いるものではカットコアを使用する
構成上どうしてもデバイスが大型化してしまうという問
題点があった。
そこで本発明は、アナログ乗算器やカットコアを用いず
にデバイスを構成することができる小型で安価な電力検
知装置を提供することを目的としている。
にデバイスを構成することができる小型で安価な電力検
知装置を提供することを目的としている。
〔課題を解決するための手段〕
本発明による電力検知装置は上記目的達成のため、所定
の負荷に供給される電圧に比例した電圧で駆動され該負
荷に流れる電流により発生する磁界が直接に印加される
磁電変換素子と、該磁電変換素子に所定のバイアス磁界
を印加するバイアス印加手段と、該磁電変換素子の周囲
に設けられ、非検出磁界を遮断する磁気遮断手段と、該
磁電変換素子の出力を処理して電力を検知する処理回路
と、を具備し、前記磁電変換素子は、前記電圧および電
流を乗算して前記処理回路に出力することにより前記負
荷に供給される電力を検知することを特徴とする電力検
知装置を備えている。
の負荷に供給される電圧に比例した電圧で駆動され該負
荷に流れる電流により発生する磁界が直接に印加される
磁電変換素子と、該磁電変換素子に所定のバイアス磁界
を印加するバイアス印加手段と、該磁電変換素子の周囲
に設けられ、非検出磁界を遮断する磁気遮断手段と、該
磁電変換素子の出力を処理して電力を検知する処理回路
と、を具備し、前記磁電変換素子は、前記電圧および電
流を乗算して前記処理回路に出力することにより前記負
荷に供給される電力を検知することを特徴とする電力検
知装置を備えている。
本発明では、所定の負荷に供給される電圧および該負荷
に流れる電流により発生する磁界が印加される磁電変換
素子と、該磁電変換素子に所定のバイアス磁界を印加す
るバイアス印加手段と、該磁電変換素子の周囲に設けら
れ、非検出磁界を遮断する磁気遮断手段と、該磁電変換
素子の出力を処理して電力を検知する処理回路と、が設
けられ、該磁電変換素子は前記電圧および電流を乗算し
て前記処理回路に出力する。
に流れる電流により発生する磁界が印加される磁電変換
素子と、該磁電変換素子に所定のバイアス磁界を印加す
るバイアス印加手段と、該磁電変換素子の周囲に設けら
れ、非検出磁界を遮断する磁気遮断手段と、該磁電変換
素子の出力を処理して電力を検知する処理回路と、が設
けられ、該磁電変換素子は前記電圧および電流を乗算し
て前記処理回路に出力する。
該磁電変換素子として磁気抵抗素子を用いると、したが
って、ホール素子に比べて感度が１０倍以上高いため、
カットコアを使わずにデバイスを構成することができ、
デバイスを小型につくることができる。
って、ホール素子に比べて感度が１０倍以上高いため、
カットコアを使わずにデバイスを構成することができ、
デバイスを小型につくることができる。
以下、本発明を図面に基づいて説明する。
第１〜６図は本発明に係る電力検知装置の第１実施例を
示す図であり、第１図は磁気抵抗素子を用いた電力検出
器の全体構成図、第２図は磁気抵抗素子とバイアス磁界
用磁石の構成図、第３図はバイアス磁界を加えた場合の
磁気抵抗素子の特性図、第４図はシールドケースの磁気
シールド特性図、第５図は絶縁用トランスの伝達特性図
、第６図は磁気抵抗素子を用いた電力検出器の回路構成
図である。
示す図であり、第１図は磁気抵抗素子を用いた電力検出
器の全体構成図、第２図は磁気抵抗素子とバイアス磁界
用磁石の構成図、第３図はバイアス磁界を加えた場合の
磁気抵抗素子の特性図、第４図はシールドケースの磁気
シールド特性図、第５図は絶縁用トランスの伝達特性図
、第６図は磁気抵抗素子を用いた電力検出器の回路構成
図である。
まず、構成を説明する。第１２図に示す従来例と同一構
成部分には同一番号を付してその説明を省略する。
成部分には同一番号を付してその説明を省略する。
第１図において、２１は電力検出器（電力検知装置）で
あり、電力検出器２１はブリッジ接続された磁気抵抗素
子（磁電変換素子）２２と、磁気抵抗素子２２に所定の
バイアス磁界を印加するだめのバイアス磁界印加用磁石
（バイアス印加手段）２３と、センサ出力の増幅・処理
を行う処理回路等が取り付けられる回路基板２４と、回
路部を電気的に絶縁する絶縁用トランス２５と、電源１
４および負荷１５が接続される端子２６．２７と、外部
磁界から内部をシールドするシールドケース（磁気遮断
手段）２８と、により構成されている。端子２６には磁
気抵抗素子２２と該磁気抵抗素子２２に対して所定の方
向にバイアス磁界を印加するためのバイアス磁界印加用
磁石２３とが対向して配置されるとともに、端子２６．
２７および絶縁用トランス２５は回路基板２４に取り付
けられ、磁気抵抗素子２２、バイアス磁界印加用磁石２
３、回路基板２４、絶縁用トランス２５および端子２６
．２７の一部は外部磁界の影響を防くためにシールドケ
ース２８内に密閉されている。
あり、電力検出器２１はブリッジ接続された磁気抵抗素
子（磁電変換素子）２２と、磁気抵抗素子２２に所定の
バイアス磁界を印加するだめのバイアス磁界印加用磁石
（バイアス印加手段）２３と、センサ出力の増幅・処理
を行う処理回路等が取り付けられる回路基板２４と、回
路部を電気的に絶縁する絶縁用トランス２５と、電源１
４および負荷１５が接続される端子２６．２７と、外部
磁界から内部をシールドするシールドケース（磁気遮断
手段）２８と、により構成されている。端子２６には磁
気抵抗素子２２と該磁気抵抗素子２２に対して所定の方
向にバイアス磁界を印加するためのバイアス磁界印加用
磁石２３とが対向して配置されるとともに、端子２６．
２７および絶縁用トランス２５は回路基板２４に取り付
けられ、磁気抵抗素子２２、バイアス磁界印加用磁石２
３、回路基板２４、絶縁用トランス２５および端子２６
．２７の一部は外部磁界の影響を防くためにシールドケ
ース２８内に密閉されている。
電源１４には端子２６．２７を介して負荷１５が接続さ
れ電力が供給されている。負荷電流■は電源１４から端
子２６．２７を通して負荷１５に流れており、このうち
端子２６に流れる負荷電流Ｉのつくる磁界を磁気抵抗素
子２２で受ける構成となっている。本実施例では磁電変
換素子として、例えばＮｉ−Ｆｅ合金薄膜による磁気抵
抗素子２２を用いている。また、バイアス磁界印加用磁
石２３の構成を第２図に示すように、磁気抵抗素子２２
の磁界検知方向に対してバイアス磁界印加用磁石２３の
バイアス磁界方向が図示の如くになるようにバイアス磁
界印加用磁石２３を配置する。第２図に示す構成により
バイアス磁界を印加した場合の磁気抵抗素子２２の出力
特性を第３図に示す。第３図に示すようにバイアス磁界
Ｈｅｘを加える（Ｈｅｘ＝ ０ 、４０．８０，１２０
Ｃθｅ））に従って直線性および飽和特性が改善され
ることが分かる（但し、感度はＨｅｘ＝０のときが最大
となる）。したがって、用途に応じてバイアス磁界Ｈｅ
ｘを切り換えるようにすれば磁気抵抗素子２２の感度あ
るいはダイナミックレンジを選択することができる。シ
ールドケース２８としては第４図（ａ）に示す形状のも
のが用いられ、材質はＰＣ（ＪＩＳ）のものが使用され
る。その磁気シールド特性は第４図（ｂ）で示される。
れ電力が供給されている。負荷電流■は電源１４から端
子２６．２７を通して負荷１５に流れており、このうち
端子２６に流れる負荷電流Ｉのつくる磁界を磁気抵抗素
子２２で受ける構成となっている。本実施例では磁電変
換素子として、例えばＮｉ−Ｆｅ合金薄膜による磁気抵
抗素子２２を用いている。また、バイアス磁界印加用磁
石２３の構成を第２図に示すように、磁気抵抗素子２２
の磁界検知方向に対してバイアス磁界印加用磁石２３の
バイアス磁界方向が図示の如くになるようにバイアス磁
界印加用磁石２３を配置する。第２図に示す構成により
バイアス磁界を印加した場合の磁気抵抗素子２２の出力
特性を第３図に示す。第３図に示すようにバイアス磁界
Ｈｅｘを加える（Ｈｅｘ＝ ０ 、４０．８０，１２０
Ｃθｅ））に従って直線性および飽和特性が改善され
ることが分かる（但し、感度はＨｅｘ＝０のときが最大
となる）。したがって、用途に応じてバイアス磁界Ｈｅ
ｘを切り換えるようにすれば磁気抵抗素子２２の感度あ
るいはダイナミックレンジを選択することができる。シ
ールドケース２８としては第４図（ａ）に示す形状のも
のが用いられ、材質はＰＣ（ＪＩＳ）のものが使用され
る。その磁気シールド特性は第４図（ｂ）で示される。
また、絶縁用トランス２５は第５図（ａ）に示すように
電源１４と内部の回路部との間に設けられ、電源１４と
回路部とを電気的に絶縁しつつ電源１４から電源電圧に
比例した電圧Ｖｏｕｔを出力する。なお、２９．３０は
抵抗器である。この絶縁用トランス２５の伝達特性は第
４図（ｂ）で示され、周波数が５０１１ｚを超えたあた
りから飽和して略フラットな特性となっていることが分
かる。
電源１４と内部の回路部との間に設けられ、電源１４と
回路部とを電気的に絶縁しつつ電源１４から電源電圧に
比例した電圧Ｖｏｕｔを出力する。なお、２９．３０は
抵抗器である。この絶縁用トランス２５の伝達特性は第
４図（ｂ）で示され、周波数が５０１１ｚを超えたあた
りから飽和して略フラットな特性となっていることが分
かる。
第６図は磁気抵抗素子２２を用いた電力検出器２１の回
路構成例であり、磁気抵抗素子２２の出力を増幅・処理
するための回路である。第１．５図に示す部）４と同一
構成部材には同一番号を付している。
路構成例であり、磁気抵抗素子２２の出力を増幅・処理
するための回路である。第１．５図に示す部）４と同一
構成部材には同一番号を付している。
第６図において、磁気抵抗素子２２はブリッジ接続によ
り構成され、そのブリッジの端子２２ａには絶縁用トラ
ンス２５を介して電源電圧に比例した電圧が印加され、
そのブリッジの他文の端子２２ｂは接地される。更に、
磁気抵抗素子２２には負荷１５を流れる電流Ｉによって
負荷１５の磁界発生要素３１が発生する磁界３２が印加
されており、そのブリッジの出力端子２２ｃ、２２ｄは
処理回路３３にそれぞれ接続されている。処理回路３３
は差動アンプ３４、抵抗器３５〜３８により構成され、
磁気抵抗素子２２の出力を増幅・処理して検出出力３９
として出力する。
り構成され、そのブリッジの端子２２ａには絶縁用トラ
ンス２５を介して電源電圧に比例した電圧が印加され、
そのブリッジの他文の端子２２ｂは接地される。更に、
磁気抵抗素子２２には負荷１５を流れる電流Ｉによって
負荷１５の磁界発生要素３１が発生する磁界３２が印加
されており、そのブリッジの出力端子２２ｃ、２２ｄは
処理回路３３にそれぞれ接続されている。処理回路３３
は差動アンプ３４、抵抗器３５〜３８により構成され、
磁気抵抗素子２２の出力を増幅・処理して検出出力３９
として出力する。
次に、作用を説明する。
第６図に示すように、電−ａ１４には負荷１５が接続さ
れており、負荷１５に供給する電力を検出するものとす
ると、電源１４の電源電圧は絶縁用トランス２５で電気
的に絶縁された後、磁気抵抗素子２２の端子２２ａ、２
２ｂに印加される一方、磁気抵抗素子２２には負荷１５
を流れる電流Ｉが負荷１５の磁界発生要素３１によって
発生する磁界３２が印加され、電流Ｉの強さ（すなわち
、磁界３２の強さ）に応じて磁気抵抗素子２２内部の電
流路の偏向が起こり抵抗値が咄 変化する。磁気抵抗素子２２の出力は、磁界３２と電源
１４の電圧の双方に比例する関係になるため、磁気抵抗
素子２２は乗算器としての機能を有し、磁気抵抗素子２
２の出力を処理回路３３を通して得ることにより電力に
比例した検出出力３９を得ることができる。
れており、負荷１５に供給する電力を検出するものとす
ると、電源１４の電源電圧は絶縁用トランス２５で電気
的に絶縁された後、磁気抵抗素子２２の端子２２ａ、２
２ｂに印加される一方、磁気抵抗素子２２には負荷１５
を流れる電流Ｉが負荷１５の磁界発生要素３１によって
発生する磁界３２が印加され、電流Ｉの強さ（すなわち
、磁界３２の強さ）に応じて磁気抵抗素子２２内部の電
流路の偏向が起こり抵抗値が咄 変化する。磁気抵抗素子２２の出力は、磁界３２と電源
１４の電圧の双方に比例する関係になるため、磁気抵抗
素子２２は乗算器としての機能を有し、磁気抵抗素子２
２の出力を処理回路３３を通して得ることにより電力に
比例した検出出力３９を得ることができる。
このように、本実施例では磁気抵抗素子２２を乗算器と
して使用し、さらにこれにバイアス印加用磁石２３、シ
ールドケース２８、処理回路３３および絶縁用トランス
２５を設けるようにしている。磁気抵抗素子２２はホー
ル素子に比べて感度が１０倍以上高いため、第１２図（
ａ）に示すようなカットコア１２を使わずにデバイスを
構成することができ、デバイスを小型につくることがで
きる。また、高価なアナログ乗算器を使用しないのでデ
バイスを安価なものとすることができ、ボームエレクト
ロニクス分野等に幅広く適用可能である。
して使用し、さらにこれにバイアス印加用磁石２３、シ
ールドケース２８、処理回路３３および絶縁用トランス
２５を設けるようにしている。磁気抵抗素子２２はホー
ル素子に比べて感度が１０倍以上高いため、第１２図（
ａ）に示すようなカットコア１２を使わずにデバイスを
構成することができ、デバイスを小型につくることがで
きる。また、高価なアナログ乗算器を使用しないのでデ
バイスを安価なものとすることができ、ボームエレクト
ロニクス分野等に幅広く適用可能である。
第７図は本発明に係る電力検知装置の第２実施例を示す
図であり、電力検出器２１に温度補償回路を設けた例で
ある。第１実施例に示す第６図と同一構成部分には同一
番号を付して再度の説明を省略する。第７図において、
４１は感温抵抗器、４２は調整用可変抵抗器であり、感
温抵抗器４１、調整用可変抵抗器４２は磁気抵抗素子２
２の出力端子２２Ｃ１２２ｄにそれぞれ接続されている
。
図であり、電力検出器２１に温度補償回路を設けた例で
ある。第１実施例に示す第６図と同一構成部分には同一
番号を付して再度の説明を省略する。第７図において、
４１は感温抵抗器、４２は調整用可変抵抗器であり、感
温抵抗器４１、調整用可変抵抗器４２は磁気抵抗素子２
２の出力端子２２Ｃ１２２ｄにそれぞれ接続されている
。
磁界３２を加えないときでも磁気抵抗素子２２の抵抗が
完全に一致していればブリッジの両端電圧は等しいもの
となる筈であるが、実際には必ずしも一致しないことが
あり、七口点にしてもゼロとならずオフセット電圧が残
ってしまうことがある。
完全に一致していればブリッジの両端電圧は等しいもの
となる筈であるが、実際には必ずしも一致しないことが
あり、七口点にしてもゼロとならずオフセット電圧が残
ってしまうことがある。
このオフセント電圧が温度特性を持つことにより、検出
に誤差が生じてしまうから、この温度特性を補償する必
要がある。ここで、温度のドリフトは予め実験等により
知ることができる。そこで、例えば磁気抵抗素子２２の
電圧が温度上昇により下がる特性を持っているとすれば
感温抵抗器４１に正の温度特性を持つものを用いるよう
にすれば全体の電圧はフラットなものとなる。この場合
、ブリッジのバランスを崩さないようにするため調整用
として調整用可変抵抗器４２を用いている。
に誤差が生じてしまうから、この温度特性を補償する必
要がある。ここで、温度のドリフトは予め実験等により
知ることができる。そこで、例えば磁気抵抗素子２２の
電圧が温度上昇により下がる特性を持っているとすれば
感温抵抗器４１に正の温度特性を持つものを用いるよう
にすれば全体の電圧はフラットなものとなる。この場合
、ブリッジのバランスを崩さないようにするため調整用
として調整用可変抵抗器４２を用いている。
したがって、温度によるドリフトを補償することにより
、第１実施例の効果をより高めることができる。
、第１実施例の効果をより高めることができる。
第８図は本発明に係る電力検知装置の第３実施例を示す
図であり、第１実施例の第１図と同一構成部分には同一
番号を付している。本実施例では磁気抵抗素子２２が設
けられている端子２６部分のみをシールドケース４３で
覆うようにしている。したがって、装置の一層の小型化
を図ることができる。
図であり、第１実施例の第１図と同一構成部分には同一
番号を付している。本実施例では磁気抵抗素子２２が設
けられている端子２６部分のみをシールドケース４３で
覆うようにしている。したがって、装置の一層の小型化
を図ることができる。
〔発明の効果］
本発明によれば、アナログ乗算器やカットコアを用いず
にデバイスを構成することができ、小型で安価な電力検
知装置を実現することができる。
にデバイスを構成することができ、小型で安価な電力検
知装置を実現することができる。
第１〜６図は本発明に係る電力検知装置の第１実施例を
示す図であり、 第１図はその電力検出器の全体構成図、第２図はその磁
気抵抗素子とバイアス磁界用磁石の構成図、 第３図はそのバイアス磁界を加えた場合の磁気抵抗素子
の特性図、 第４図はそのシールドケースの磁気シールド特性図、 第５図はその絶縁用トランスの伝達特性図、第６図はそ
の電力検出器の回路構成図、第７図は本発明に係る電力
検知装置の第２実施例を示す電力検出器の回路構成図、 第８図は本発明に係る電力検知装置の第３実施例を示す
全体構成図、 第９〜１２図は従来の電力検知装置を示す図であり、 第９図はその電力検出器の一般的な原理を示す原理図、 第１０図はその電力検出器の動作波形図、第１１図はそ
のアナログ乗算器を用いた電力検出器を示す構成図、 第１２図はそのホール素子を用いた電力検出器を示す構
成図である。 １４・・・・・・電源、 １５・・・・・・負荷、 ２１・・・・・・電力検出器（電力検知装置）、２２・
・・・・・磁気抵抗素子（磁電変換素子）、２２ａ、２
２ｂ・・・・・・端子、 ２２ｃ、２２ｄ・・・・・・出力端子、２３・・・・・
・バイアス磁界印加用磁石（バイアス印加手段）、 ２４・・・・・・回路基板、 ２５・・・・・・絶縁用トランス、 ２６．２７・・・・・・端子、 ２８．４３・・・・・・シールドケース（磁気遮断手段
）、２９．３０．３５〜３８・・・・・・抵抗器、３１
・・・・・・磁界発生要素、 ３２・・・・・・磁界、 ３３・・・・・・処理回路、 ３４・・・・・・差動アンプ、 ３９・・・・・・検出出力、 ４１・・・・・・怒温抵抗器、 ４２・・・・・・調整用可変抵抗器。 第２実施例の電力検出器の回路構成図 第３実施例の全体構成図 第８図 第１Ｉｌ調 要 割 ぜ昶 ○
示す図であり、 第１図はその電力検出器の全体構成図、第２図はその磁
気抵抗素子とバイアス磁界用磁石の構成図、 第３図はそのバイアス磁界を加えた場合の磁気抵抗素子
の特性図、 第４図はそのシールドケースの磁気シールド特性図、 第５図はその絶縁用トランスの伝達特性図、第６図はそ
の電力検出器の回路構成図、第７図は本発明に係る電力
検知装置の第２実施例を示す電力検出器の回路構成図、 第８図は本発明に係る電力検知装置の第３実施例を示す
全体構成図、 第９〜１２図は従来の電力検知装置を示す図であり、 第９図はその電力検出器の一般的な原理を示す原理図、 第１０図はその電力検出器の動作波形図、第１１図はそ
のアナログ乗算器を用いた電力検出器を示す構成図、 第１２図はそのホール素子を用いた電力検出器を示す構
成図である。 １４・・・・・・電源、 １５・・・・・・負荷、 ２１・・・・・・電力検出器（電力検知装置）、２２・
・・・・・磁気抵抗素子（磁電変換素子）、２２ａ、２
２ｂ・・・・・・端子、 ２２ｃ、２２ｄ・・・・・・出力端子、２３・・・・・
・バイアス磁界印加用磁石（バイアス印加手段）、 ２４・・・・・・回路基板、 ２５・・・・・・絶縁用トランス、 ２６．２７・・・・・・端子、 ２８．４３・・・・・・シールドケース（磁気遮断手段
）、２９．３０．３５〜３８・・・・・・抵抗器、３１
・・・・・・磁界発生要素、 ３２・・・・・・磁界、 ３３・・・・・・処理回路、 ３４・・・・・・差動アンプ、 ３９・・・・・・検出出力、 ４１・・・・・・怒温抵抗器、 ４２・・・・・・調整用可変抵抗器。 第２実施例の電力検出器の回路構成図 第３実施例の全体構成図 第８図 第１Ｉｌ調 要 割 ぜ昶 ○
Claims (1)
- 【特許請求の範囲】 所定の負荷に供給される電圧に比例した電圧で駆動され
該負荷に流れる電流により発生する磁界が直接に印加さ
れる磁電変換素子と、 該磁電変換素子に所定のバイアス磁界を印加するバイア
ス印加手段と、 該磁電変換素子の周囲に設けられ、非検出磁界を遮断す
る磁気遮断手段と、 該磁電変換素子の出力を処理して電力を検知する処理回
路と、を具備し、 前記磁電変換素子は、前記電圧および電流を乗算して前
記処理回路に出力することにより前記負荷に供給される
電力を検知することを特徴とする電力検知装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32670088A JPH02170061A (ja) | 1988-12-23 | 1988-12-23 | 電力検知装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32670088A JPH02170061A (ja) | 1988-12-23 | 1988-12-23 | 電力検知装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02170061A true JPH02170061A (ja) | 1990-06-29 |
Family
ID=18190691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32670088A Pending JPH02170061A (ja) | 1988-12-23 | 1988-12-23 | 電力検知装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02170061A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5717327A (en) * | 1995-09-22 | 1998-02-10 | Bradford; Melvin J. | Current sensor |
| JP2008241678A (ja) * | 2007-03-27 | 2008-10-09 | Koshin Denki Kk | 電流センサおよび電流検出装置 |
| JP2012073034A (ja) * | 2010-09-27 | 2012-04-12 | Panasonic Electric Works Co Ltd | 電力計測装置および電力計測方法 |
| JP2012150085A (ja) * | 2011-01-21 | 2012-08-09 | Panasonic Corp | 電力計測装置 |
| JP2012150084A (ja) * | 2011-01-21 | 2012-08-09 | Panasonic Corp | 電力計測装置 |
| JP2013113758A (ja) * | 2011-11-30 | 2013-06-10 | Ricoh Co Ltd | 電力検知センサ |
| JP2014029340A (ja) * | 2006-01-20 | 2014-02-13 | Allegro Microsystems Llc | 集積化センサの配列 |
| JPWO2013114865A1 (ja) * | 2012-01-31 | 2015-05-11 | 公立大学法人大阪市立大学 | 電池システムと充放電測定装置 |
| CN109100565A (zh) * | 2018-07-05 | 2018-12-28 | 国网重庆市电力公司电力科学研究院 | 一种基于巨磁阻传感器的功率计设计方法及系统 |
| US10935612B2 (en) | 2018-08-20 | 2021-03-02 | Allegro Microsystems, Llc | Current sensor having multiple sensitivity ranges |
| CN115219962A (zh) * | 2022-06-29 | 2022-10-21 | 珠海多创科技有限公司 | 一种功率测量装置、测量设备及功率测量方法 |
| US11567108B2 (en) | 2021-03-31 | 2023-01-31 | Allegro Microsystems, Llc | Multi-gain channels for multi-range sensor |
-
1988
- 1988-12-23 JP JP32670088A patent/JPH02170061A/ja active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5717327A (en) * | 1995-09-22 | 1998-02-10 | Bradford; Melvin J. | Current sensor |
| US10069063B2 (en) | 2006-01-20 | 2018-09-04 | Allegro Microsystems, Llc | Integrated circuit having first and second magnetic field sensing elements |
| JP2015108640A (ja) * | 2006-01-20 | 2015-06-11 | アレグロ・マイクロシステムズ・エルエルシー | 集積化センサの配列 |
| JP2014029340A (ja) * | 2006-01-20 | 2014-02-13 | Allegro Microsystems Llc | 集積化センサの配列 |
| US9859489B2 (en) | 2006-01-20 | 2018-01-02 | Allegro Microsystems, Llc | Integrated circuit having first and second magnetic field sensing elements |
| US9082957B2 (en) | 2006-01-20 | 2015-07-14 | Allegro Microsystems, Llc | Arrangements for an integrated sensor |
| JP2008241678A (ja) * | 2007-03-27 | 2008-10-09 | Koshin Denki Kk | 電流センサおよび電流検出装置 |
| JP2012073034A (ja) * | 2010-09-27 | 2012-04-12 | Panasonic Electric Works Co Ltd | 電力計測装置および電力計測方法 |
| JP2012150085A (ja) * | 2011-01-21 | 2012-08-09 | Panasonic Corp | 電力計測装置 |
| JP2012150084A (ja) * | 2011-01-21 | 2012-08-09 | Panasonic Corp | 電力計測装置 |
| JP2013113758A (ja) * | 2011-11-30 | 2013-06-10 | Ricoh Co Ltd | 電力検知センサ |
| US9709634B2 (en) | 2012-01-31 | 2017-07-18 | Osaka City University | Battery system and charge/discharge measuring apparatus |
| JPWO2013114865A1 (ja) * | 2012-01-31 | 2015-05-11 | 公立大学法人大阪市立大学 | 電池システムと充放電測定装置 |
| CN109100565A (zh) * | 2018-07-05 | 2018-12-28 | 国网重庆市电力公司电力科学研究院 | 一种基于巨磁阻传感器的功率计设计方法及系统 |
| US10935612B2 (en) | 2018-08-20 | 2021-03-02 | Allegro Microsystems, Llc | Current sensor having multiple sensitivity ranges |
| US11567108B2 (en) | 2021-03-31 | 2023-01-31 | Allegro Microsystems, Llc | Multi-gain channels for multi-range sensor |
| CN115219962A (zh) * | 2022-06-29 | 2022-10-21 | 珠海多创科技有限公司 | 一种功率测量装置、测量设备及功率测量方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4596950A (en) | Compensated transducer | |
| US6362618B1 (en) | Hall sensor for stress and temperature measurements in addition to magnetic field measurement | |
| JPH0792199A (ja) | 電流センサ | |
| JPS6148777A (ja) | 磁場センサの変換係数変動補償装置 | |
| JPH02170061A (ja) | 電力検知装置 | |
| WO2006113459A2 (en) | Current sensor | |
| WO2002101396A1 (fr) | Detecteur magnetique | |
| US6215296B1 (en) | Arrangement for the measurement of alternating or direct current | |
| US4994742A (en) | Hall effect device and magnetic coil circuits for magnetic field detection | |
| JP2003075487A (ja) | インピーダンス検出装置及び静電容量検出装置 | |
| US20050127785A1 (en) | Method and apparatus for measurement using piezoelectric sensor | |
| JPH0293373A (ja) | 電流検出器 | |
| JP4253084B2 (ja) | 荷重測定装置 | |
| Li et al. | A magnetic-ring-free TMR current sensor eliminating geomagnetic influence for noncontact current detection | |
| JPS5856408B2 (ja) | 磁気センサ | |
| JPH0534182A (ja) | 歪・温度複合センサ | |
| RU2096785C1 (ru) | Компенсационный акселерометр | |
| JPH04131769A (ja) | サンプリング式電力計 | |
| RU2127887C1 (ru) | Измерительный преобразователь переменного тока | |
| JPH03170873A (ja) | 電流検出器 | |
| JPH10267687A (ja) | センサ出力のリニアライズ回路 | |
| JP2020041945A (ja) | 磁界検出センサ | |
| JP2003149276A (ja) | 電子式電力量計 | |
| JP2831206B2 (ja) | 磁歪式トルクセンサ | |
| JP2936974B2 (ja) | 直流電源装置 |