JPH02170077A - digital video processing circuit - Google Patents
digital video processing circuitInfo
- Publication number
- JPH02170077A JPH02170077A JP32546088A JP32546088A JPH02170077A JP H02170077 A JPH02170077 A JP H02170077A JP 32546088 A JP32546088 A JP 32546088A JP 32546088 A JP32546088 A JP 32546088A JP H02170077 A JPH02170077 A JP H02170077A
- Authority
- JP
- Japan
- Prior art keywords
- data
- digital video
- video
- stored
- processing circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Radar Systems Or Details Thereof (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はラスタスキャン表示を行うレーダ用表示装置
におけるディジタルビデオ処理回路に関するものである
。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a digital video processing circuit in a radar display device that performs raster scan display.
従来、この種の回路として第3図に示すものがあった。 Conventionally, there has been a circuit of this type as shown in FIG.
図において、1は入カバソファ、2はディジタルビデオ
データを蓄えておく為の画像メモリ、3は出カバソファ
、4ば出力制御器、5はディジタルビデオ、6は表示ビ
デオである。In the figure, 1 is an input sofa, 2 is an image memory for storing digital video data, 3 is an output sofa, 4 is an output controller, 5 is a digital video, and 6 is a display video.
なお、原理は「レーダ技術」 (電子情報通信学会)P
2O3,図7.11による。The principle is "radar technology" (Institute of Electronics, Information and Communication Engineers) P
2O3, according to Figure 7.11.
次に第3図の回路の動作について説明する。量子化され
たディジタルビデオ5は1スイ一プ分のデータを入カバ
ソファ1に蓄える。蓄えられたデータは順次画像メモリ
2に書き込まれる。そして読み出しにおいては画像メモ
リ2から一走査線分のデータを読み出し、出カバソファ
3へこのデータを蓄えて出力制御器4ヘデータを送りD
/A変換をして、表示ビデオ6として出力する。Next, the operation of the circuit shown in FIG. 3 will be explained. The quantized digital video 5 stores one sweep's worth of data in the input buffer 1. The stored data is sequentially written into the image memory 2. When reading data, data for one scanning line is read from the image memory 2, this data is stored in the output sofa 3, and the data is sent to the output controller 4.
/A conversion and output as display video 6.
従来の回路は以上のように構成されており、入力された
ディジタルビデオに対し固定の補正しか為されていなか
ったので、入力されたディジタルビデオが飽和した時な
どには、CRT上での表示が見づらくなるといった問題
点があった。Conventional circuits were configured as described above, and only fixed corrections were made to the input digital video, so when the input digital video became saturated, the display on the CRT There was a problem that it became difficult to see.
この発明は上記のような問題点を解消する為になされた
もので、視認性を向上させることのできるディジタルビ
デオ処理回路を得ることを目的とする。The present invention was made to solve the above-mentioned problems, and an object of the present invention is to provide a digital video processing circuit that can improve visibility.
この発明に係るディジタルビデオ処理回路は、データ変
換回路を用いることによって、入力されたディジタルビ
デオに任意の変化量を設定することにより、CRT上で
の視認性を向上させるようにしたものである。The digital video processing circuit according to the present invention improves visibility on a CRT by setting an arbitrary amount of change in the input digital video by using a data conversion circuit.
この発明におけるデータ変換回路は、任意に設定される
出力データに応じて、入力されたディジタルビデオに対
し任意のレヘルのデータ変換をする。The data conversion circuit according to the present invention performs data conversion of an arbitrary level on input digital video according to arbitrarily set output data.
以下、この発明の一実施例を図について説明する。 An embodiment of the present invention will be described below with reference to the drawings.
第1図において、1. 2. 3. 4. 5. 6は
第4図と同−又は相当部分である。7はデータ変換回路
、8はデータモード選択信号である。In FIG. 1, 1. 2. 3. 4. 5. 6 is the same or equivalent portion as in FIG. 4. 7 is a data conversion circuit, and 8 is a data mode selection signal.
次に動作について説明する。Next, the operation will be explained.
量子化されたディジタルビデオ5はH初にデータ変換回
路7に入力される。このデータ変換回路7では、モード
選択信号8を選択することにより、入力ディジタルビデ
オに対して任意のビデオ特性、例えば飽和レベル付近の
ビデオのレベル差が強調されるといったような状況に応
じた最も適切なビデオ特性となるように変換が行われる
。The quantized digital video 5 is first input to the data conversion circuit 7. This data conversion circuit 7 selects the mode selection signal 8 to select the most appropriate video characteristics for the input digital video according to the situation, such as emphasizing the level difference of the video near the saturation level. The conversion is performed so that the video characteristics are the same.
その後に、1スイ一プ分のデータを入カバソファ1に蓄
える。蓄えられたデータは、順次画像メモリ2に書き込
まれる。次いで読み出しにおいては画像メモリ2から一
走査線分のデータを読み出し、出カバソファ3へこのデ
ータを蓄えて出力制御器4ヘデータを送り、D/A変換
をして表示ビデオ6として出力する。After that, data for one sweep is stored in the input cover sofa 1. The stored data is sequentially written into the image memory 2. Next, in reading, data for one scanning line is read out from the image memory 2, stored in the output sofa 3, sent to the output controller 4, subjected to D/A conversion, and outputted as a display video 6.
以上のように本実施例ではデータ変換回路を付加するこ
とによってCRT上に表示されるビデオの特性を任意に
変えられるので、視認性を大きく向上させることが可能
となる。As described above, in this embodiment, by adding a data conversion circuit, the characteristics of the video displayed on the CRT can be arbitrarily changed, so that visibility can be greatly improved.
なお、上記実施例では、ディジタルビデオのデータ変換
を行なうものとして、データ変換回路7を用いたが、こ
れの代わりに演算装置と変数入力装置を用いてもよく、
このようにした本発明の他の実施例を第2図に示す。In the above embodiment, the data conversion circuit 7 is used to convert digital video data, but an arithmetic unit and a variable input device may be used instead.
Another embodiment of the present invention in this manner is shown in FIG.
第2図において、ディジタルビデオ5は1スイ一プ分の
データを入カバソファ1に蓄える。蓄えられたデータは
順次、画像メモリ2に書き込まれる。一方、変数入力装
置10によって入力された変数データ11により、演算
装置9は画像メモリ2に書き込まれたデータを読み出し
、かつ該演算装置9は上記変数11に従ってそれぞれ該
データに対して演算を行ってデータの変換を行い、これ
を再び画像メモリ2に書き込む。次いで読み出しにおい
ては、画像メモリ2がら一走査線分のデータを読み出し
、出カバソファ3へこのデータを蓄え、さらに出力制御
器4ヘデータを送り、D/A変換をして表示ビデオ6と
して出力する。このように変数入力装置10は上記第1
の実施例におけるデータモード選択信号8を入力するの
に相当する機能を有し、演算装置9はデータ変換回路7
に相当する機能を有するものである。In FIG. 2, the digital video 5 stores data for one sweep in the input sofa 1. The stored data is sequentially written into the image memory 2. On the other hand, based on the variable data 11 input by the variable input device 10, the arithmetic device 9 reads out the data written in the image memory 2, and the arithmetic device 9 performs arithmetic operations on the data according to the variables 11. The data is converted and written into the image memory 2 again. Next, during reading, data for one scanning line is read from the image memory 2, stored in the output sofa 3, and further sent to the output controller 4, subjected to D/A conversion, and outputted as a display video 6. In this way, the variable input device 10
The arithmetic unit 9 has a function equivalent to inputting the data mode selection signal 8 in the embodiment of
It has a function equivalent to .
以上のように、この発明によればディジタルビデオのデ
ータ変換を行えるようにディジタルビデオ処理回路を構
成したので、視認性を向上させることができる効果があ
る。As described above, according to the present invention, since the digital video processing circuit is configured to perform data conversion of digital video, it is possible to improve visibility.
第1図はこの発明の一実施例によるディジタルビデオ処
理回路の回路図、第2図はこの発明の他の実施例の回路
図、第3図は従来のディジタルビデオ処理回路の回路図
である。
1・・・入カバソファ、2・・・画像メモリ、3・・・
出カバソファ、4・・・出力制御器、7・・・データ変
換回路。
なお図中同一符号は同−又は相当部分を示す。FIG. 1 is a circuit diagram of a digital video processing circuit according to one embodiment of the invention, FIG. 2 is a circuit diagram of another embodiment of the invention, and FIG. 3 is a circuit diagram of a conventional digital video processing circuit. 1... Inner cover sofa, 2... Image memory, 3...
Output sofa, 4... Output controller, 7... Data conversion circuit. Note that the same reference numerals in the figures indicate the same or equivalent parts.
Claims (1)
けるディジタルビデオ処理回路において、入力されたデ
ィジタルビデオをデータ変換し所望のデータ変化量を与
えるデータ変換回路を備えたことを特徴とするディジタ
ルビデオ処理回路(1) A digital video processing circuit in a radar display device that performs raster scan display, characterized in that the digital video processing circuit is equipped with a data conversion circuit that converts input digital video into data and provides a desired amount of data change.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32546088A JPH02170077A (en) | 1988-12-22 | 1988-12-22 | digital video processing circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32546088A JPH02170077A (en) | 1988-12-22 | 1988-12-22 | digital video processing circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02170077A true JPH02170077A (en) | 1990-06-29 |
Family
ID=18177118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32546088A Pending JPH02170077A (en) | 1988-12-22 | 1988-12-22 | digital video processing circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02170077A (en) |
-
1988
- 1988-12-22 JP JP32546088A patent/JPH02170077A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS561666A (en) | Gamma correcting system for picture input/output device | |
| JPH02170077A (en) | digital video processing circuit | |
| JPS5836904B2 (en) | Shape editing processing method | |
| JPS6145676A (en) | Digital copying machine | |
| JP2839578B2 (en) | Image data input processing device | |
| JPS63108379A (en) | Contrast converter | |
| JP3213939B2 (en) | Document reader | |
| JP2502957B2 (en) | Image converter | |
| JP2567759B2 (en) | Detection image color display device | |
| JPH0311145B2 (en) | ||
| JPH0290571U (en) | ||
| JP2938107B2 (en) | Pattern recognition device | |
| JPS60105980A (en) | Radar information digital processing apparatus | |
| JPS619082A (en) | Digital gradation converter | |
| JPH05268474A (en) | Scanner | |
| JP2705580B2 (en) | Printer image data resolution doubling circuit | |
| JPH05215837A (en) | Digital scanning converter | |
| JPH0610392Y2 (en) | Display control circuit | |
| JP3795564B2 (en) | Image expansion processing method | |
| JPS5897085A (en) | Video character signal generator | |
| JPH037178B2 (en) | ||
| JPH0697839A (en) | Data compressing method | |
| JPS6359264A (en) | image input device | |
| JPH06301374A (en) | Image forming device | |
| JPH05151366A (en) | Waveform display device |