JPH02170669A

JPH02170669A - 画像処理装置

Info

Publication number: JPH02170669A
Application number: JP63324267A
Authority: JP
Inventors: Yoshihiko Hirota; 好彦廣田
Original assignee: Minolta Co Ltd
Current assignee: Minolta Co Ltd
Priority date: 1988-12-22
Filing date: 1988-12-22
Publication date: 1990-07-02

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野］本発明は、入力された画像データを間引いた縮小画像デ
ータ信号、又は一部の画像データを連ねた拡大画像デー
タ信号を出力する画像処理装置に関する。

〔従来の技術〕

デジタル複写機、ファクシミリ、プリンタ装置などの画
像形成装置に装備される画像処理装置では、原画像を縮
小又は拡大したいわゆる変倍画像を形成するための画像
処理、即ち、縮小の場合は画像データを間引き（選択法
）、拡大の場合は画像データを複製増加する変倍処理が
行われる。

このような処理をマイクロプロセンサなどの演算装置を
用いてソフトウェア的に行えば、変倍の自由度を高める
ことができるが、実際上は演算処理速度の制約によりリ
アルタイムの画像処理は望めない。

そこで従来の画像処理装置では、例えば特開昭５９−７
０３５８号公報に記載されているように、それぞれが所
定量の画像データを格納できる一対の画像メモリを設け
、これら２つの画像メモリ間でデータ転送を行い、転送
時に送り細画像メモリと受は細画像メモリのアドレス指
定のタイミングを異ならせることにより、縮小画像デー
タ信号又は拡大画像データ信号を生成している。

つまり、先ず、送り細画像メモリは、当該画像処理装置
の前段装置から順次入力される画像データを基準クロッ
ク信号に従ってインクリメントされたアドレスに入力順
に書き込む。

次に縮小の場合は、送り細画像メモリから書き込みと同
じ基準クロック信号に従って画像データが書き込み順に
読み出されて転送される。このとき、受は細画像メモリ
は基準クロック信号を間引いたクロック信号、即ち、単
位時間当たりのパルス数が基準クロック信号より少ない
信号に従って書き込みが行われる。したがって、転送期
間中に送り出される画像データ数に比べて受は側に書き
込まれる画像データ数は少なくなり、受は細画像メモリ
には画像データが間引かれた縮小画像データが格納され
る。受は細画像メモリからは縮小画像データが基準クロ
ック信号に従って順次読み出されて後段の装置へ送られ
る。

また、拡大の場合は、送り細画像メモリから上述の基準
クロック信号を間引いたクロック信号に従って画像デー
タが読み出されて転送される。このとき、受は細画像メ
モリは基準クロック信号に従って書き込みが行われる。

したがって送り出された１つの画像データが受は細画像
メモリの複数のアドレスに重複して書き込まれ、受は細
画像メモリには一部の画像データを複製増加した拡大画
像データが格納される。

このように従来の画像処理装置は、受は細画像メモリに
変倍画像データを一旦格納した後、順次読み出して後段
の装置に変倍画像データ信号として送るよう構成されて
いる。

〔発明が解決しようとする課題〕

一般にリアルタイムに出力信号を送出する場合には、所
定量の画像データの画像処理と並行して別途画像データ
の取り込みを行うので、最少比２個の画像メモリが必要
である。

したがって、従来の画像処理装置のように一対の画像メ
モリ間のデータ転送により変倍画像データを生成する構
成では、合計４個の画像メモリが不可欠であり、画像処
理装置が大型になるといった問題があった。

本発明は、上述の問題に鑑み、画像メモリの小容量化を
図った画像処理装置を提供することを目的としている。

本発明の他の目的は、画像メモリの小容量化を図るとと
もに変倍画像を任意の位置に形成させることができる画
像処理装置を提供することを目的としている。

〔課題を解決するための手段〕

Ｌ述の課題を解決するため、請求項１の発明は、標準ク
ロック信号又は標準クロック信号を間引いたクロック信
号のいずれか一方を書込みクロック信号とし他方を読出
しクロック信号とし、これら書込みクロック信号及び読
出しクロック信号を同時に出力するクロック発生回路と
、順次入力される画像データを１ライン毎に交互に所定
量ずつ書き込み、一方が書き込み動作を行うとき他方は
書き込んだ画像データの読み出し動作を行う第１及び第
２の画像メモリと、書込みクロック信号に従って第１及
び第２の画像メモリの書き込み時のアドレスを指定する
書込みアドレス発生手段と、読出しクロック信号に従っ
て第１及び第２の画像メモリの読み出し時のアドレスを
指定する読出しアドレス発生手段とを備えたことを特徴
として構成される。

請求項２の発明は、上述の構成に加えて、前記書込みア
ト１／ス発生手段と前記読出しアドレス発生手段の少な
くとも一方のアドレス初期値を任意に設定できるように
したことを特徴として構成される。

〔作用〕

クロンク発生回路は、標準クロック信号と標準クロック
信号を間引いたクロック信号とのいずれか一方からなる
占込みクロック信号と、その他方からなる読出しクロッ
ク信号とを同時に出力する。

第１及び第２の画像メモリは、順次入力される画像デー
タを１ライン毎に交互に所定量ずつ書き込み、一方が書
き込み動作を行うとき他方は書き込んだ画像データの読
み出しを行う。

書込みアドレス発生手段は、書込みクロック信号に従っ
てアドレスの更新（インクリメント又はデクリメント）
を行い、第１及び第２の画像メモリの書き込み時のアド
レスを指定する。

読出しアドレス発生手段は、読出しクロック信号に従っ
てアドレスを更新し、第１及び第２の画像メモリの読み
出し時のアドレスを指定する。

書込みアドレス発生手段と読出しアドレス発生手段の少
なくとも一方のアドレス初期値は任意の値に設定される
。

これにより、各画像メモリからは、入力された画像デー
タを間引いた縮小画像データ信号又は画像データを連ね
た拡大画像データ信号が出力され、書込みアドレス発生
手段及び読出しアドレス発生手段のアドレス初期値によ
って縮小又は拡大画像の形成位置が定められる。

〔実施例〕

以下、本発明の実施例を図面を参照しつつ説明する。

第７図はデジタル複写機に組込まれた画像処理装置Ｂの
イメージリーグユニット１４を示す斜視図、第８図はイ
メージセンサ−１１の平面図、第９図は第８図のＣＣＤ
センサーチンブｌｌａを示す拡大図である。

デジタル複写機は、原稿の画像を走査して読み取った画
素信号に、種々の信号処理を施して画像信号として出力
する画像処理装置Ｂ（第５図参照）と、画像処理装置Ｂ
から送られる画像信号に基づいて周知の電子写真法によ
りカラー画像を形成する図外のレーザプリンタ部とで構
成されていイメージセンサ−１１を備えたイメージリー
グユニット１４は、原稿台ガラス１８上に載置された原
稿りを副走査方向にライン走査する。

イメージセンサ−１１には、第８図に示すように、５個
の密着型のＣＯＤセンサーチップｌｌａ、１１ａ・・・
が、横方向（主走査方向）に連続するように、且つ縦方
向（副走査方向）に交互に一定のピッチをあけて千鳥状
に配置されている。副走査方向に一定のピンチが有るた
めに、副走査方向の後方のＣＣＤセンサーチップｌｌａ
からの出力信号に遅れが生じるが、これは、前方のＣＣ
Ｄセンサーチップｌｌａからの出力信号を遅延させるこ
とにより補正されている。

各ＣＣＤセンサーチップｌｌａには、その端部を第９図
に拡大して示すように、１つの大きさが６２．５ａｍ　
（ｄ＝１／１６ａｓ）角の多数の素子が１列に配列され
ている。

各素子は３分割され、１つの分割領域がＲ（レッド）、
Ｇ（グリーン）、Ｂ（ブルー）の３原色の内の１色の光
を受光するようにフィルターが設けられている。

第５図は画像処理装置Ｂの電気回路のブロック図である
。

ＣＣＤセンサーチップｌｌａから並列に出力された光電
変換信号は、ＡＤ変換器を含んだデジタル化処理回路１
０１によって量子化され、８ピント（２５６階ｔｉｌｌ
）の画像データに変換された後に、５チャンネル合成回
路１０２で画素の配列に対応するシリアル信号に変換さ
れる。

次に、ホワイト・バランス補正回路１０３で、ＲＧＢ各
色に対するＣＣＤセンサーチップの分光感度の差を補う
ホワイト・バランス補正が行われ、シェーディング補正
回路１０４で、露光ランプ主走査方向の配光分布（光量
ムラ）と各ＣＣＤセンサーチップ間の感度差に対応する
補正が加えられるとともに、反射光強度に比例するデー
タ信号であったものが、原稿の読み取り範囲に則して換
算されて、原稿の濃度に比例する濃度データ信号に変換
される。

色補正回路１０５では、上述のようにＲＧＢ各色の濃度
に対応する画像データから印字用トナーの３原色Ｙ、Ｍ
、Ｃに対応する画像データを生成するマスキング処理や
Ｂｋ（ブラック）に対応する画像データを生成するＵＣ
Ｒ処理などが行われ、ガンマ補正回路】０６で、原稿り
の下地色や濃度傾斜に基づくガンマ補正が行われる。

カラー編集回路１０７では、ネガ・ポジ反転、カラーチ
ェンジ（色変更）、及びペイント（塗り潰し）の３種の
カラー画像編集のための処理が施される。

これら種々の信号処理を受けた画像データ信号Ｄ７７〜
７０は、変倍・編集処理回路１０日で、間引き法、又は
補間法による変倍処理、及び移動、ミラー、斜体、反復
などの編集画像を形成する編集処理として画像データの
出力タイミングや出力順序、又は副走査方向の走査速度
を変える処理が施される。

その後、ＭＴＦ補正回路１０９で、モアレ縞の発生を防
止するスムージングとエツジ損失を無くすエツジ強調の
処理が行われ、階調再現回路１１０で面積階調法により
２値化処理されてＬ−−ザプリンタ部へ送られる。レー
ザプリンタ部では、原稿の主走査方向の走査に対応する
ビーム偏向と副走査方向の走査に対応する感光体ドラム
の回転の制御により画像形成が行われる。

なお、１１１は特定の処理段階の画像データを記憶する
ラインメモリ、１１２は変倍率や編集画像を指定する操
作キーや原稿及び複写紙サイズを検知するセンサー類な
どの各種の入力信号に基づいて各回路の制御を行うＣＰ
　［、＋　（中央処理装置）、１１３は制御のプログラ
ム及び各種のデータが格納されたＲＯＭである。

第１図は変倍・編集処理回路１０８のブロンク図である
。

変倍・編集処理回路１０８は、前段のカラー編集回路１
０７から入力された画像データ信号Ｄ７７〜７０（８ビ
ット並列信号）に変倍処理と編集処理を施して画像デー
タ信号Ｄ８７〜８０（８ビット並列信号）として後段の
ＭＴＦ補正回路１０９へ出力するもので、入力及び出力
は、上述の各画像処理回路間の画像データの伝送タイミ
ングの基（暮となる画像クロック信号５ＹＮＣＫに従っ
てラッチ動作を行うラッチ回路４１２．４１３を介して
行われる。

このような変倍・編集処理回路１０８は、書込みクロッ
ク信号ＷＣＫと読出しクロック信号ＲＣＫとを同時に、
即ち、並列に出力するクロック発生回路４００、順次入
力される画像データを１ライン周期毎に交互に所定量ず
つ書き込み、一方が書き込み動作を行うとき他方は書き
込んだ画像データの読み出しを行う１組のＲＡＭ４０　
］、４０２、書込みクロック信号ＷＣＫに従ってＲＡＭ
４０１．４０２の書き込み時のアドレスを指定する書込
みアドレスカウンタ４０３、読出しクロック信号ＲＣＫ
に従ってＲＡＭ４０１．４０２の読み出し時のアドレス
を指定する読出しアドレスカウンタ４０４、書込みアド
レスカウンタ４０３からの書込みアドレスＷＡと読出し
アドレスカウンタ４０４からの読出しアドレスＲＡとを
選択するアドレスセレクタ４０５．４０６、ＲＡＭ４０
］、４０２の書き込み動作又は読み出し動作を選択する
ためのラインパリティカウンタ４０７を有している。

ＲＡＭ４０１．４０２は、それぞれ８にバイトの容量を
もち、主走査方向の１ライン分（８０゜Ｏ画素分）の画
像データを格納することができるが、データの書き込み
と読み出しは共通の入出力ボートを介して行われるので
、入出力データの衝突を避けるため、ＲＡＭ４０１に対
してＤフリップフロップ（Ｄ−ＦＦ）からなるバッファ
４０８．４１０が、ＲＡＭ４０２に対してバッファ４０
９．４１１が備えられている。したがって、画像メモリ
構成はいわゆるダブル・バッファ構成となっており、バ
ッファ４０８．４１０又はバッファ４０９．４１１はそ
れぞれ、ＲＡＭ４０１又はＲＡＭ４０２のアクセスと同
期してランチ動作を行う。

本実施例の書込みアドレスカウンタ４０３は、■ライン
毎に固定のカウント初期値（アドレス初期値）から信号
ＷＣＫに従ってｒｌＪずつインクリメント、つまり、ア
ップカウント動作を行うが、読出しアドレスカウンタ４
０４は、後述するように、そのアドレス発生動作が各種
の編集処理信号によって制御可能なようになっている。

ラインパリティカウンタ４０７は、１ライン周期を規定
する水平同期信号ＴＧを１回カウントする毎に「Ｌ」と
ｒＨ」とが交互に入れ換わる奇数筒　　１　　表力し、ＲＡＭ４０１．４０２の書き込み動作又は読み出
し動作を選択する。

信号０ＤＤ−ＬＩＮＥ及びＥＶＥＮ−ＬＩＮＥに基づ＜
ＲＡＭ４０１．４０２、アドレスセレクタ４０５．４０
６、バッファ４０８〜４１１の切り替わり動作をまとめ
て第１表に示す。

（以下余白）第２図は、クロック発生回路４００のブロンク図である
。

クロック発生回路４００は、上述の各画像処理回路間に
おける画像データの伝送タイミングの基準となる画像ク
ロック信号５ＹＮＣＫを標準クロック信号ＳＣＫとし、
この標準クロック信号ＳＣＫを加算器４５１を用い”ご
標準クロック信号ＳＣＫを間引いたクロック信号ＴＣＫ
を生成する。

ＣＰＵ１１２より加算器４５１に対して変倍率に従って
定まる変倍データ（ＭＡＧ　−ＤＡＴＡ）が与えられ、
加算器４５１はＭＡＣ；　−ＤＡＴＡにラッチ回路４５
２の出力データを加算し、算術和データはラッチ回路４
５２でラッチされる。この加算動作は、信号５ＹＮＣＫ
の１パルス毎に繰り返され、加算時の桁上げ信号ＣＫ−
ＥＮが、信号５ＹＮＣＫを一方の入力とするゲート回路
４５３に他方の入力として加えられる。

ＭＡＧ　−ＤＡＴＡ分ずつインクリメントされた算術和
データが加算器４５１の最大値を越えないとき信号ＣＫ
−ＥＮは「Ｌ」となり、ゲート回路４５３の出力も「し
」となる。これにより、信号５ＹＮＣＫのパルスが所定
個毎に消失し、信号５ＹＮＣＫを間引いたクロック信号
ＴＣＫが生成される。当然のことながら、変倍率として
１が指定されたとき、つまり、等倍画像を形成するとき
には、信号５ＹＮＣＫは間引かれず、クロック信号ＴＣ
Ｋと標準クロック信号ＳＣＫのパルスタイミングは等し
くなる。

このように生成されたクロック信号ＴＣＫは、標準クロ
ック信号ＳＣＫとしての信号５ＹＮＣＫとともにセレク
タ４５４に加えられる。

セレクタ４５４は、標準クロック信号ＳＣＫ又はクロッ
ク信号ＴＣＫのいずれか一方を書込みクロック信号ＷＣ
Ｋとして選択し、同時に他方を読出しクロック信号ＲＣ
Ｋとして選択して出力する。

セレクタ４５４の選択動作は、変倍制御イネーブル信号
ＲＥＤＵＣＥによって制御される。

すなわち、縮小画像を形成する場合には、信号ＲＥＤＵ
ＣＥは「Ｌ」であり、このときセレクタ４５４は、クロ
ック信号ＴＣＫを書込みクロック信号ＷＣＫとして選択
し、同時に標準クロック信号ＳＣＫを読出しクロック信
号ＲＣＫとして選択する。

拡大画像の形成では、信号ＲＥＤＵＣＥは「Ｈ」であり
、このときセレクタ４５４は、クロック信号ＳＣＫを書
込みクロック信号ＷＣＫとし、クロック信号ＴＣＫを読
出しクロンク信号ＲＣＫとして選１尺する。

これら単位時間当たりのパルス数が異なる信号ＷＣＫ、
信号ＲＣＫでＲＡＭ４０１．４０２のアクセスを行うこ
とにより変倍処理を施した画像データ信号０８７〜８０
の生成が行われる。

第３図は縮小の場合の変倍処理のタイムチャートであり
、第４図は拡大の場合のタイムチャートである。

これらの図においては、１本のラインに対応する画像デ
ータの書き込み動作と読み出し動作とを１つの水平同期
イネーブル信号ＴＧのエツジに合わせて示しているが、
実際には第１表に示したように１本のラインに対応する
書き込み動作と読み出し動作はｌライン周期毎に交互に
行われる。

第１図をも参照して、例えば変倍率が２／３の縮小画像
を形成する場合、クロック発生回路４００は、ＣＰＵ１
１２による演算で得たＭＡＧ　−ＤＡＴＡに基き、信号
５ＹＮＣＫを３パルス毎に１パルスを間引いたクロック
信号ＴＣＫを書込みクロック信号ＷＣＫとして出力する
。

有効画像形成範囲外での画像データ信号Ｄ７７〜７０の
伝送を阻止するための垂直同期イネーブル信号ＶＤが非
アクティブとなると、ラッチ回路４１２はアクティブと
なり、前段より画像データ信号Ｄ７７〜７０として入力
される画像データ（■、■、■・・・）を信号５ＹＮＣ
Ｋに従ってラッチする。

奇数ラインの処理とすると、第１表のように信号０ＤＤ
−ＬＩＮＥは「Ｌ」であり、ラッチ回路４１２の出力は
バッフ１４０８を介してＲＡＭ４０１に送られる。

このときＲＡＭ４０１の書込みアドレスＷＡは、書込み
アドレスカウンタ４０３において、信号ＷＣＫとしての
倍クロック信号ＴＣＫに従ってスタートアドレスＡ１か
らｌアドレスずつインクリメントされ、アドレス指定に
同期するアクセスにより１つのアドレスに１画素分の画
像データが書き込まれるので、ＲＡＭ４０１には画像デ
ータの３画素分のうちの１画素分が間引かれた縮小画像
データ群（■、■、■・・・）が格納されることになる
。

そして、読み出し時には、信号５ＹＮＣＫと同じパルス
周期のクロック信号ＳＣＫに従ってＲＡＭ４０１のアク
セスが行われ、バッファ４１０を介してラッチ回路４１
３から縮小処理を施した画像データ信号Ｄ８７〜８０と
して送り出される。

また、拡大画像を形成する場合には、例えば、変倍率を
３／２とすると、クロック発生回路４００は、上述のよ
うに信号５ＹＮＣＫを３パルス毎に１パルスを間引いた
クロック信号ＴＣＫを生成し、これを読出しクロック信
号ＲＣＫとして出力する。

書込みクロック信号ＷＣＫは信号５ＹＮＣＫと同等なの
で、順次人力される１９４７分の画像データ（■、■、
■・・・）は欠落することなく入力順にＲＡＭ４０１に
書き込まれる。しかし、読み出し動作におけるＲＡＭ４
０１のアクセスはクロック信号ＴＣＫに従うので、偶数
番目のアドレスの指定期間は信号５ＹＮＣＫの２周期に
相当することになり、ラッチ回路４１３からは偶数番目
の画像データ（■、■、・・・）を連ねた拡大画像デー
タ信号ＤＢ７〜８０が出力される。

このように、１組のＲＡＭ４０１，４０２のそれぞれの
書き込み動作及び読み出し動作時のアクセスのタイミン
グを異ならせることにより生成された画像データ信号Ｄ
８７〜８０に基づいて画像形成を行えば、主走査方向に
おいて変倍した画像を形成することができる。

なお、副走査方向における画像の変倍は、イメージリー
ダユニット１４の副走査方向の走査速度を変化させるこ
とにより行われる。すなわち、等倍時の走査速度をＶ　
（ｍｍ７秒）とし、副走査方向の変倍率をａとすれば、
変倍時の走査速度は、Ｖ／ａ（ｍｍ７秒）に設定される
。

第１図に戻って、読出しアドレスカウンタ４０４におけ
るアドレス初期値は、ＣＰＵ１１２から移動データＭＯ
Ｖ・ＤＡＴＡが与えられる加算回路４６１からのロード
データＬＯＡＤ　−ＤＡＴＡに基づいて、反復回路４７
０から加えられるロード信号ＬＯＡＤに従って設定され
る。

このアドレス初期値を適宜変更することにより、画像の
形成位置をシフトさせた移動画像の形成が可能となる。

即ち、上述のようにＲＡＭ４０１．４０２の容量は８に
バイト（８１９２Ｘ８ビツト）であり、「ＯＨ」〜ｒｌ
ＦＦＦＨＪのアドレス（１３ビツト）の割り当てが可能
である。これに対し読出しアドレスカウンタ４０４は１
５ビツトカウンタであり、ＦＯＨＪ＝’７ＦＦＦＨ，Ｈ
のアドレスの発生が可能である。そこで、第６図に示す
ように、ＲＡＭ４０１，４０２のアドレス領域を「４０
００ＨＪ〜ｒ５ＦＦＦＨＪに割り当て、読出しアドレス
カウンタ４０４のカウント初期値をロードデータＬＯＡ
Ｄ　−ＤＡＴＡによってｒ４０００ＨＪを中心に増減し
て設定することによって、ＲＡＭ４０１．４０２からの
読み出し位置を主走査方向の左右にシフトさせることが
できる。なお、実際に画像データが書き込まれる領域は
、画素密度と原稿サイズに応じて定まり、例えば１６画
素／ｍｓでＡ３サイズの原稿を読み取った場合の１ライ
ン分おデータ量は約５にバイトであり、本実施例におい
ては、この範囲に書き込まれたデータが出力されるよう
読出しアドレスカウンタ４０４からデータクリアイネー
ブル信号ＤＡＴＡ−ＣＬＲがラッチ回路４１３のクリア
端子に人力されている。

また、書込みアドレスカウンタ４０３のカウント初期値
は「０」であり、書き込み時には、ＲＡＭ４０１又はＲ
ＡＭ４０２に対してアドレス（物理アドレス）Ｏから順
に画像データの書き込みが行われる。

そこで、例えばロードデータＬＯＡＤ−ＤＡＴＡをｒ４
０００Ｈ，とするとアドレス（論理アドレス）ｒ４００
０ＨＪ、即ち、物理アドレス「０」から読み出しが行わ
れ、原画像と同一の位置に画像が形成されることになる
。また、例えばロードデータＬＯＡＤ　−ＤＡＴＡをｒ
３０００　Ｈ。

とすると、読出しアドレスカウンタ４０４のインクリメ
ントが繰り返されて、ＲＡＭ４０１．４０２が割り当て
られているｒ４０００ＨＪになったときから画像データ
の読み出しが行われる。その結果、右にシフトした移動
画像が形成されることになる。

これらシフト量及びシフト方向は、移動データＭＯＶ　
−ＤＡＴＡを変更することにより適宜設定することがで
きる０例えば、縮小画像を複写紙の中央に形成する場合
、ＣＰＵ１１２は変倍率と複写紙サイズの検知信号に基
づいて移動データＭＯＶ　−ＤＡＴＡの最適値を求める
演算を行う。

また、副走査方向については、上述の垂直同期イネーブ
ル信号ＶＤをアクティブとするタイミングをライン周期
単位で早めたり遅くすることによりｌ／１６ｍｍ刻みの
移動を行うことができる。

反復回路４７０は、反復画像を形成するためのものであ
り、読出しアドレスカウンタ４０４の出力と反復データ
ＲＥＰ　−ＤＡＴＡとを比較するコンパレータ４７１１
コンパレータ４７１の出力と反復制御イネーブル信号Ｒ
ＥＰ・ＯＮが入力されるゲート回Ｂ４７２、及びゲート
回路４７２の出力と水平同期イネーブル信号ＴＧが人力
されるゲート回路４７３から構成されている。

信号ＲＥＰ・ＯＮが非アクティブ（アクティブロー）の
場合、つまり、反復画像を形成しない場合には、ゲート
回路４７２の出力は常に非アクティブであり、ゲート回
路４７３の出力である信号ＬＯＡＤは、信号ＴＧに追従
する。したがって、この場合には書込みアドレスカウン
タ４０３と同様に１ライン毎にカウント初期値の設定が
行われることになる。

信号ＲＥＰ　−ＯＮがアクティブの場合には、カウント
値が反復データＲＥＰ−ＤＡＴＡに達するとコンパレー
ク４７１の出力が「Ｌ」　（アクティブ）となる。これ
に伴って信号ＬＯＡＤがアクティブとなり、読出しアド
レスカウンタ４０４にロードデータＬＯＡＤ・ＤＡＴＡ
をロードする初期設定が行われ、ＲＡＭ４０１又はＲＡ
Ｍ４０２の１ライン分の読み出し途中であっても、読出
しアドレスカウンタ４０４は再びカウント初期値からイ
ンクリメントを行う。これにより、ＲＡＭ４０１．４０
２の特定アドレス領域に格納された画像データが繰り返
し読み出され、反復画像データ信号が生成される。反復
画像は、例えば多数個のうヘルを作成するときに便利で
ある。

可変初期設定回路４６０は、斜体画像を形成するための
ものであり、上述の加算器４６１とラインカウンタ４６
２とで構成されている。斜体画像を形成する場合には、
可変初期設定回路４６０により読出しアドレスカウンタ
４０４のカウント初期値が所定周期毎に変更される。

ラインカウンタ４６２は、斜体イネーブル信号ＡＮＧＬ
Ｅ−ＯＦＦが「Ｌ」のとき信号ＴＧによりカウントアン
プし、加算器４６１は移動データＭＯＶ・ＤＡＴＡにラ
インカウンタ４６２の出力ＤＯＵＴを加えたロードデー
タ■、ＯＡＤ　−ＤＡＴＡを出力する。したがって、読
出しアドレスカウンタ４０４のカウント初期値は、１ラ
イン毎に増加する。

これにより、形成される画像はｌライン毎に１画素分だ
け左ヘシフトした斜体画像となる。

なお、ラインカウンタ４６２に信号ＴＧを間引いて加え
るようにすれば、複数ライン毎に１画素分ずつシフトさ
せることも可能であり、ラインカウンタ４６２のカウン
トステップの変更により傾き角を制御することもできる
。また、ラインカウンタ４６２にダウンカウント動作を
行わせるか、又は加算器４６１を減算器に変更すると、
傾きの方向を逆向きにすることができる。

さらに、読出しアドレスカウンタ４０４は、ミラーイネ
ーブル信号Ｍ　］　ＲＲＯＲによってアップカウント動
作又はダウンカウント動作の切換えが可能である。

信号ＭＩＲＲＯＲが非アクティブのとき、読出しアドレ
スカウンタ４０４は、上述のようにロードデータＬＯＡ
Ｄ・ＤＡＴＡに基づいて設定されたカウント初期値から
信号ＲＣＫに従ってアップカウント動作を行うが、信号
ＭＩＲＲＯＲがアクティブのときはダウンカウント動作
に切換えられる。

読出しアドレスカウンタ４０４がダウンカウント動作に
切換えられると、ＲＡＭ４０１又はＲＡＭ４０２に書き
込まれた画像データは、後に書き込まれたものから順に
読み出されることになる。

例えば、ロードデータＬＯＡＤ　−ＤＡＴＡによりカウ
ント初期値としてｒ５０００Ｈ，が設定された場合、読
出しアドレスカウンタ４０４は論理アドレスｒ５０００
　Ｈ，からデクリメントを行い、ＲＡＭ４０１．４０２
では論理アドレス「５０００Ｈ，に対応する物理アドレ
スから物理アドレス「０」までのアドレス範囲Ｍ内に格
納されている画像チ°−夕の読み出しが行われる。

このように読出しアドレスカウンタ４０４のダウンカウ
ント動作によって生成された画像データ信号Ｄ８７〜８
０に基づいて形成される画像は、原画像を左右対称に反
転したいわゆるミラー画像（鏡像）となる、このミラー
画像は、例えば版下の作成に利用される。

以上の画像処理、即ち、変倍処理及び各編集画像形成の
ための処理は、それぞれ単独で行うことができるし、適
宜組み合わせて行うこともできる。

例えば、縮小して左右反転させた像を１枚の複写紙の主
走査方向に繰り返して形成させることができる。

上述の実施例によると、画像メモリのアドレスを指定す
るアドレスカウンタのカウント初期値の変更又はカウン
ト動作の切換えにより編集画像データ信号が生成される
ので、複数種の画像馬集の処理を行う場合であっても、
複雑な演算処理が不要であり、単一の編集処理の場合と
同じ速度で処理を行うことができる。

上述の実施例において、クロンク発生回路４００は、加
算器４５１を用いてクロック信号ＴＣＫを発生させるも
のであるが、これを数段の分周器を用いて標準クロック
信号ＳＣＫを分周することにより標準クロック信号ＳＣ
Ｋを変倍のためのクロック信号ＴＣＫを発生させるよう
にしてもよい。

すなわち、本発明における標準クロック信号ＳＣＫを間
引いた変倍クロック信号ＴＣＫは、変則周期のパルス信
号に限られず、標準クロック信号ＳＣＫを分周したもの
も含む。

上述の実施例においては、書込みアドレスカウンタ４０
３は、そのカウント初期値が固定され、且つアップカウ
ント動作のみ行うものであり、読出しアドレスカウンタ
４０４のみカウント初期値の変更及びカウント動作の切
換えが可能であるものとして説明したが、逆に書込みア
ドレスカウンタ４０３においてカウント初期値の変更及
びカウント動作の切換えを行い、ＲＡＭ４０１又は４０
２への画像データの書き込みの段階で編集処理を施すよ
うにしてもよい、また、一方のアドレス発生手段のカウ
ント初期値を変更可能とし、他方のカウント動作を切換
えるようにしても本実施例と同様の編集画像の形成が可
能である。

〔発明の効果〕

請求項１の発明によると、リアルタイムの処理を行う場
合であっても従来のように４つの画像メモリを用意する
必要がなく、２つの画像メモリのみで縮小画像及び拡大
画像の形成のための変倍処理を施すことができるので、
画像メモリの小容量化を図ることができる。

請求項２の発明によると、２つの画像メモリのみで縮小
画像及び拡大画像の形成のための変倍処理を施し変倍画
像を任意の位置に形成させることができるとともに、変
倍処理と移動画像を形成するための編集処理との間で画
像メモリが共用されるので、画像メモリの小容量化と構
成の簡略化を図ることができる。

【図面の簡単な説明】

図面は本発明の実施例を示し、第１図は変倍・編集処理
回路のブロック図、第２図はクロック発生回路のブロッ
ク図、第３図は縮小の場合の変倍処理のタイムチャート
、第４図は拡大の場合の変倍処理のタイムチャート、第
５図は画像処理装置の電気回路のブロック図、第６図は
ＲＡＭのアドレス領域を示す図、第７図はイメージリー
グユニットを示す斜視図、第８図はイメージセンサ−の
平面図、第９図は第８図のＣＣＤセンサーチップを示す
拡大図である。４００・・・クロック発生回路、４０１・・・ＲＡＭ（
第１の画像メモリ）、４０２・・・（第２の画像メモリ
）、４０３・・・書込みアドレスカウンタ（書込みアド
レス発生手段）、４０４・・・読出しアドレスカウンタ
（読出しアドレス発生手段）、Ｂ・・・画像処理装置、
ＳＣＫ・・・標準クロック信号、ＴＣＫ・・・標準クロ
ック信号を間引いたクロック信号、ＲＣＫ・・・読出し
クロック信号、ＷＣＫ・・・書込みクロック信号。出願人　　ミノルタカメラ株式会社

Claims

【特許請求の範囲】

（１）標準クロック信号又は標準クロック信号を間引い
たクロック信号のいずれか一方を書込みクロック信号と
し他方を読出しクロック信号とし、これら書込みクロッ
ク信号及び読出しクロック信号を同時に出力するクロッ
ク発生回路と、順次入力される画像データを１ライン毎に交互に所定量ずつ書き込み、一方が書き込み動作を行う
とき他方は書き込んだ画像データの読み出し動作を行う
第１及び第２の画像メモリと、書込みクロック信号に従って第１及び第２の画像メモリの書き込み時のアドレスを指定する書込み
アドレス発生手段と、読出しクロック信号に従って第１及び第２の画像メモリの読み出し時のアドレスを指定する読出し
アドレス発生手段とを備えたことを特徴とする画像処理装置。
（２）前記書込みアドレス発生手段と前記読出しアドレ
ス発生手段の少なくとも一方のアドレス初期値を任意に
設定できるようにした請求項１記載の画像処理装置。