JPH02171017A - 基準電圧を発生するための装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、入力スイッチング信号によって制御される
ドライビングブロックおよび容量性ブートストラップ回
路を含むスイッチング回路のための、特定的には出力段
のための、基準電圧を発生するための装置に関する。

周知のように、ＭＯ３技術において実現されるトランジ
スタは、しばしば出力段回路を製造するために用いられ
る。そのような出力段は高供給電圧によって駆動される
ＮチャネルＭＯＳトランジスタを含み、前記トランジス
タのドレインは正供給線に接続される。

そのような出力段に関して、ＭＯＳトランジスタのゲー
ト電極に対する正しいドライビング電圧を確実にし、そ
れゆえ低抵抗スイッチ（ＩＯＶより上のゲート−ソース
電圧ＶＧｓで）としての装置の動作を確実にすることに
関して、問題が起こることもまた周知である。

この目的のために、容量性ブートストラップ回路が設け
られる。ハーフ−ブリッジに適合された先行技術の回路
の例が第１図に示され、前記四路は容量性ブートストラ
ップ回路および出力段回路を含み、出力段は周期的な波
形信号Ｖ。ｕＴを発生するように駆動され、それは、考
えられる例において約Ｏｖである低電圧と、第１の供給
電圧Ｖ、Ｃに実質上等しい高電圧との間で振動する。

特定的に、２つの出力トランジスタＴ、およびＴ２が、
周期的な波形の信号を発生するために設けられ、かつ２
つのドライビングエレメントＤＲによって駆動される。

入力信号ＶＩＮに従って、前記２つのトランジスタＴ、
およびＴ２が交互にＯＮおよびＯＦＦ状態に切換えられ
、それゆえ出力信号が０ボルトの低電圧と高電圧ＶＣＣ
との間で切換わる。

ブートストラップ回路は実質上、２つのエレメント、す
なわち、ブートストラップコンデンサＣ已およびブート
ストラップダイオードＤＢを含む。

トランジスタＴ、がオフでありかつトランジスタＴ２が
オンであるとき、ｖｏｕ丁は接地に接続され、かつそれ
ゆえＬＯＷ状態である。

この状態で、ブートストラップコンデンサＣＢはブート
ストラップダイオードＤ［１を介して、第２のＩＪｌ、
給電圧、たとえば１２Ｖ１およびブートストラップダイ
オードＤＢを横切る電圧降下の間の差に等しい電圧で充
電される。

逆の状態において、すなわちトランジスタＴ。

がＯＮ状態でありかつトランジスタＴ２がＯＦＦ状態で
あれば、トランジスタＴ、のソース電極の電位は第１の
基準電圧ＶＣＣＯ値に向かって上昇し、かつブートスト
ラップコンデンサはドライビングエレメントへの供給を
約Ｖｃｃ＋１２Ｖで維持する。

理解されるように、この段においてブートストラップダ
イオードは逆バイアスされ、かつそれの逆バイアス電圧
は第１のｒＩｔ給電圧（Ｖｃ　ｃ　）に等しく、こうし
てブートストラップコンデンサを第、２の供給電圧から
減結合する。

上記で説明された回路に関して起こる問題は、２つの対
照的な要件を満足することに関する。

実際、良い動的性質（すなわちかなりの振幅）を有する
出力信号が一方で必要とされ、また他方で、ブートスト
ラップコンデンサを集積（ｉｎｔｃｇｒａｔｅ）するこ
とがｎ■能でなければならない。

上記で述べられた要件の第１のものをｌシ足するために
、ブートストラップダイオードＤａは高いブレークダウ
ン電圧を有さなければならず、なぜならば、述べたよう
に、出力電圧Ｖ。ｌＪＴがハイのとぎ、ダイオードＤａ
はそこへ逆バイアス電圧を与え、それは第１の基準電圧
ＶＣＣに等しいからである。ダイオードの必要とされる
ブレークダウン電圧が数１００ボルトの範囲であるとき
、この状態は厄介である（必要とされる集積の見地から
）。

他方、順（ｄｉｒｅｃｔ）バイアス状態において、ブー
トストラップダイオードは基板に向かう低い損失を有さ
なければならない。ダイオードが高いブレークダウンを
有するためにベース−コレクタ接合によって実現される
ときこれは問題であり、実際この場合ダイオードは寄生
バーチカルＰＮＰ　）ランジスタと相関である。

それゆえ、高いブレークダウンおよびサブストレートに
向かっての低い電流ｌｉ失をｔ’ｔｑう小さなす・「ズ
のダイオードを集積することが難しいという問題が起こ
り、かつこの問題は、供給電圧ＶＣＣが高いほど大きく
なる。

それゆえ、この発明のねらいは、ブートストラップ回路
、特定的には出力段に対する基学電圧を発生するための
装置を１２　ｆｔＮすることであり、それは前記出力段
が出力において高振幅電圧信号を発生しかつ供給するこ
とを可能とする。

このねらいにおいて、この発明の特定の目的は、容易に
集積されることができ、かつ従来の技術、すなわちバイ
ポーラまたはＭＯ８技術で製造されることができる装置
を提ｆ」ζすることである。

この発明の別の目的は、ブートストラップ回路のための
是準電圧を発生するための装置を提供することであって
、それは高ブレークダウン電圧と相関でありかつ先行技
術に影響を与える問題を除去することができる。

この発明の少なからぬ１」的は、上記で述べたように、
従来の方法で製作されることができる集積装置を提供す
ることであり、それは相対的に低い、およびいずれの場
合も周知の類似の回路のそれと同等のコストで手に入れ
ることができる。。

上記で述べられたねらいおよび目的は、この後に明らか
になるであろう他のものと同様に、請求項１の特徴の部
分の特徴を白゛するブートストラップ回路に＆、ｌする
基準電圧を発生するための装置によって達成される。

この発明の特徴および利点は、この発明の好ましいがし
かし排他的ではない実施例の以下の詳細な説明から明ら
かになるであろうし、それは添付の図面において非制限
的な例としてのみ示される。

第２図を特に参照すると、出力段は、ドライビングブロ
ック１、基党電圧発生ブロック２およびブートストラッ
プ回路３を含む。

特定的には、ドライビングブロック１はスイッチング入
力信号ＶＩＮを受取る入力ＩＮを有し、それはたとえば
方形の波形をＨし、かつ出力電圧ＶＯ’ＵＴを供給する
出力ＯＵＴを有する。

前記入力スイッチング信号はドライビングエレメントＤ
Ｒ２の入力に送られ、かつ同じスイッチング信号がまた
、Ｎで示されるインバータエレメントによって反転され
た後、さらなるドライビングエレメントＤＲＩへ送られ
る。

ドライビングエレメントの出力は第１のスイッチングト
ランジスタＭ１および第２のスイッチングトランジスタ
ｈｘ２のゲート電極に与えられ、より特定的には、ドラ
イビングエレメントＤＲ２の出力がスイッチングトラン
ジスタＭ２のゲート電極にり−えられ、一方ドライビン
グエレメントＤＲ１の出力が第１のスイッチングトラン
ジスタＭ１のゲート電極に与えられる。

明らかなように、第１図に示されるスイッチングトラン
ジスタはＭＯＳ技術で製作されるが、しかしこれは制限
と考えられるべきではなく、なぜならば前記トランジス
タはいかなる他の従来技術に従っても自然に製作されて
もよいからである。

理解されるように、第１のトランジスタＭ１のソース電
極は第２のトランジスタＭ２のドレインｆｒｆ、極に接
続され、それゆえ前記出力ＯＵＴを（ＪＦ、給し、一方
第２のトランジスタＦｖＩ２のソース電極は接地に接続
されかつトランジスタＭ１のドレイン電極はＶＣＣで示
される第１の供給電圧に接続される。

出力信号Ｖ。０丁は前記基準電圧ブロック２およびブー
トストラップ回路３にフィードバックされ、前記基準電
圧ブロック２はまた第１の供給電圧線ＶＣＣに接続され
かつ基準電圧ｖＦＬをブートストラップダイオードＤ６
００　Ｔおよびブートストラップコンデンサｃａ　ｏ　
ｏ　Ｔへ与える。

この発明に従うと、基準電圧ＶＦＬは浮動しかつ出力電
圧ＶＯＬＩＴを基準とし、かつより正確にはＶｆ、は出
力電圧Ｖ０υＴに従い、それゆえ出力がロー（ＯＶに近
い）のとき、ブートストラップコンデンサｃａ　ＯＯＴ
のために便利な充電レベルを有し、かつ出力がハイのと
きハイレベル（約Ｖｃ　ｃ　）を有する。それゆえ、出
力がローであるとき、ブートストラップコンデンサが所
望のレベルで充電されることができ、−力出力がハイの
とき、ブートストラップダイオードＤａ。。□を横切る
電圧降下はローである。それゆえ、このダイオードは低
い損失で容易に集積されてもよく　（たとえばエミッタ
ーベース接合によって）、一方出力段が高いグイナミク
スを有する出力信号を供給することを可能とする。

第３図は基準電圧発生ブロック２の可能な実現化例、を
詳細に示す。

示されるように、前記ブロックは２つのツェナーダイオ
ードを含み、より特定的には、それぞれのツェナー電圧
ｖｚ１およびｖｚ２を自“する第１のツェナーダイオー
ドＤＺ、および第２のツェナーダイオードＤＺ２を含み
、前工己゛ンエナーダイオードは互いに直列に接続され
、ダイオード第２のツェナーダイオードＤＺ２のアノー
ドは出力ＯＵＴに接続され、かつそれのカソードは第１
のツェナーダイオードＤＺ、のアノードに接続される。

前記回路はさらに、好ましくはＭＯＳ型である第３のト
ランジスタＭ３を含み、それのドレイン電極は第１の供
給電圧１ｉ！Ｖｃｃに接続され、それのゲート電極は第
１のツェナーダイオードＤＺ。

のカソードに接続され、かつそれのソース電極は抵抗器
Ｒ２を介して出力ＯＵＴに接続される。

理解されるように、さらなる抵抗器Ｒ０が第３のトラン
ジスタＭ３のゲート電極と第１の供給７ｕ圧線ＶＣＣと
の間に置がれる。

トランジスタＭ３のソース電極Ｓはまたブートストラッ
プダイオードＤ［１ＯＯＴのアノードに接続され、浮動
基準電圧ｖＦＬを供給し、それは、述べたように、出力
を基準とする。

実際、入力信号ＶＩＮが第２のトランジスタＭ２がオン
に切換わることを引き起こすとき、第１のトランジスタ
Ｍ１はオフである。出力電圧ｖ０ｕＴがローであり、な
ぜならば、点ＯＵＴが接地に接続されているからであり
、かっブートストラップコンデンサｃ［１ｏ　ＯＴが、
ブートストラップダイオードを介して、第３のトランジ
スタＭ３のソース電極の電圧レベルへ、すなわち今ｖ、
　ｉ　＋ＶＺ２　　ＶＧＳに等しい値ＶＦ、に充電され
る（ＶＧＳはこの動作モードにおいてオンである第３の
トランジスタＭ３のゲート−ソース電圧である）。

ツェナーダイオードを適切に選択することによって、電
圧ＶＦ、は、当技術において知られているように、第２
の供給電圧のように、１２Ｖの範囲内であり１！する。

こうして、ブートストラップコンデンサは、浮動電圧ｖ
ＦＬに等しい電圧で充電する。

逆に、入力信号ＶＩＮが、第２のトランジスタＭ２がオ
フに切換わりかつそれから第１のトランジスタＭ１がオ
ンに切換わることを引き起こすとき、出力ＯＵＴの電位
が第１の基僧電圧線ＶＣＣの値に向かって上昇し初め、
かつブートストラップコンデンサが定電圧を浮動電圧Ｖ
ＦＬの前の値に等しく維持し、それゆえドライビングエ
レメントの供給を増加する。

ｌデ動電圧Ｖ、Ｌはいつも出力電圧Ｖ。ＵＴに関係する
ので、前記出力電圧■。ＵＴが第１のＪｌ！、塾電圧Ｖ
ＣＣよりも低いままであるまで、ブートストラップダイ
オードは順バイアスされ、かつそれゆえブレークダウン
の間ｊｊは起こり得ない。

逆に、出力電圧■。ｕＴか基準電圧ＶＣＣのそれに最も
近い値に達するとき、第３のトランジスタＭ３はオフに
切換わり、なぜならばそれのドレインおよびソース電極
を横切る電圧が実質上ＯＶに等しくなるからである。

この状態において、ブートストラップダイオードのアノ
ードがＲ２を介して出力電圧Ｖ。ＵＴに接続され、かつ
こうして逆バイアスされ、しかし前記ダイオードを横切
る逆電圧は今１２Ｖに等しく、こうして先行技術の特徴
である高いブレークダウン電圧に起因する問題を避ける
。

先立つ説明から明らかであるように、この発明は意図さ
れるねらいおよび目的を十分に達成する。

一方で、集積における問題がなく、なぜならばダイオー
ドの逆バイアスの間のブートストラップダイオードのア
ノードとカソードとの間の電圧がローであるからであり
、かつ他方で、前記値が第１の供給電圧ＶＣＣに等しい
ので、高い最高のまたは波高値を有する出力電圧を有す
る、回路構成が実際提供された。

それゆえ、ダイオードは、高いブレークダウン７Ｉ圧を
有することを必要とされず、かっこうしてエミッターベ
ース接合によって実現されることができ、それはそれと
相関のバーチカルＰＮＰ寄生トランジスタを（ｆさない
。

説明されたこの発明は多くの修正および変更が可能であ
り、それらのすべてはこの発明の概念の範囲内である。

特に、説明された回路構成はＭＯＳ技術で実現されたけ
れども、ＭＯＳトランジスタがバイポーラトランジスタ
、たとえばＮＰＮ型のものと自然に置換えられてもよい
という：１１実が強調される。

さらに、説明された回路は出力段において用いられるこ
とを意図されているが、この発明は類似の問題を有する
いかなる回路にも適合されてもよい。

説明された抵抗器はまた制御される電流源と置換えられ
てもよい。

加えて、すべての詳細が他の技術的に均等なものと置換
えられてもよい。

【図面の簡単な説明】

第１図は先行技術のブートストラップ回路を伴なう出力
段の回路図であり、 第２図はこの発明の教示に従う出力段のおよびブートス
トラップ回路のブロック図であり、さらに 第３図はＭＯＳ技術において実現された、この発明の実
施例の回路図である。 図において、１はドライビングブロックであり、２は基
ｌ１ｆｌａ電圧発生ブロックであり、３はブートストラ
ップ回路である。 特許出願人　エッセ・ジ・エッセ・トムソン・ミクロエ
レクトロニクス・

Claims (10)

【特許請求の範囲】
1. （１）ドライビングブロック（１）および容量性ブート
   ストラップ回路（３）を含む回路のための基準電圧を発
   生するための装置（２）であって、前記ドライビングブ
   ロックは入力スイッチング信号（Ｖ＿Ｉ＿Ｎ）を受取る
   入力（ＩＮ）およびスイッチング出力電圧信号（Ｖ＿Ｏ
   ＿Ｕ＿Ｔ）を発生する出力（ＯＵＴ）を有し、 前記装置（２）は前記容量性ブートストラップ回路（３
   ）と前記出力（ＯＵＴ）の間に接続され、かつ前記スイ
   ッチング出力電圧信号（Ｖ＿Ｏ＿Ｕ＿Ｔ）を基準とする
   浮動基準電圧（Ｖ＿Ｆ＿Ｌ）を発生するための手段を含
   むことを特徴とする、装置。
2. （２）前記スイッチング出力電圧信号（Ｖ＿Ｏ＿Ｕ＿Ｔ
   ）がローレベル（ＯＶ）およびハイレベル（Ｖ＿Ｃ＿Ｃ
   ）の間で切換わること、および、前記スイッチング出力
   電圧信号が前記ローレベルに切換わるとき、前記浮動基
   準電圧（Ｖ＿Ｆ＿Ｌ）がロー状態（１２Ｖ）に切換わり
   、それは前記スイッチング出力電圧信号の前記ローレベ
   ルよりも高く、それは前記容量性ブートストラップ回路
   （３）を充電するためであり、かつ前記スイッチング出
   力電圧信号が前記ハイレベルに切換わるとき、前記浮動
   基準電圧が前記ハイレベルに近いハイ状態（Ｖ＿Ｃ＿Ｃ
   ）に切換わることを特徴とする、請求項１に記載の装置
   。
3. （３）浮動基準電圧を発生するための前記手段がツェナ
   ーダイオード手段（Ｄ＿Ｚ＿１、Ｄ＿Ｚ＿２）を含み、
   それのアノードが前記ドライビングブロック（１）の前
   記出力（ＯＵＴ）に接続され、かつそれのカソードがト
   ランジスタ（Ｍ３）のゲート電極（Ｇ）へかつ第１の抵
   抗器手段を介して、基準電位線（Ｖ＿Ｃ＿Ｃ）へ接続さ
   れ、制御手段（Ｒ＿２）が前記トランジスタ（Ｍ３）の
   ソース電極（Ｓ）と前記ドライビングブロックの前記出
   力（ＯＵＴ）との間に置かれ、前記制御手段が前記トラ
   ンジスタ（Ｍ３）を制御するように適合されることを特
   徴とする、請求項１に記載の装置。
4. （４）前記トランジスタのための前記制御手段が抵抗器
   手段（Ｒ２）を含むことを特徴とする、請求項３に記載
   の装置。
5. （５）前記トランジスタのための前記制御手段が電流源
   手段を含む、請求項３に記載の装置。
6. （６）前記容量性ブートストラップ回路（３）が前記ト
   ランジスタ（Ｍ３）のソース電極（Ｓ）と前記ドライビ
   ングブロック（１）の前記出力（ＯＵＴ）との間に置か
   れたフィードバック接続を規定し、前記ブートストラッ
   プ回路がダイオード（Ｄ＿Ｂ＿Ｏ＿Ｏ＿Ｔ）を含み、そ
   れのアノードが前記トランジスタの前記ソース電極に接
   続され、かつそれのカソードがブートストラップコンデ
   ンサ手段（Ｃ＿Ｂ＿Ｏ＿Ｏ＿Ｔ）を介して前記ドライビ
   ングブロックの出力に接続されることを特徴とする、請
   求項３に記載の装置。
7. （７）前記トランジスタ（Ｍ３）がＭＯＳトランジスタ
   を含むことを特徴とする、請求項３に記載の装置。
8. （８）前記トランジスタがＮＰＮ型バイポーラトランジ
   スタを含むことを特徴とする、請求項３、１ないし６に
   記載の装置。
9. （９）前記ツェナーダイオード手段が直列に接続された
   複数個のツェナーダイオード（Ｄ＿Ｚ＿１、Ｄ＿Ｚ＿２
   ）を含むことを特徴とする、請求項３に記載の装置。
10. （１０）出力段であって、 それが、第１の基準電位線（Ｖ＿Ｃ＿Ｃ）と第２の基準
    電位線（ＧＮＤ）との間に置かれるドライビングブロッ
    ク（１）含み、前記ドライビングブロックが、入力スイ
    ッチング信号（Ｖ＿Ｉ＿Ｎ）を受取る信号入力（ＩＮ）
    と、さらなる基準電位線（Ｖ＿Ｆ＿Ｌ）に接続された基
    準入力、および出力スイッチング信号（Ｖ＿Ｏ＿Ｕ＿Ｔ
    ）を発生する出力（ＯＵＴ）、および前記ドライビング
    ブロックの前記出力と前記さらなる基準電位線との間に
    接続される容量性ブートストラップ回路（３）とを有す
    ることを特徴とし、さらに 前記さらなる基準電位線に接続された浮動基準電圧（Ｖ
    ＿Ｆ＿Ｌ）を発生するための手段（２）によって特徴づ
    けられ、前記浮動基準電圧が前記出力スイッチング信号
    （Ｖ＿Ｏ＿Ｕ＿Ｔ）に従って切換わる、出力段。