JPH02171053A - ネットワーク試験方式 - Google Patents
ネットワーク試験方式Info
- Publication number
- JPH02171053A JPH02171053A JP63326781A JP32678188A JPH02171053A JP H02171053 A JPH02171053 A JP H02171053A JP 63326781 A JP63326781 A JP 63326781A JP 32678188 A JP32678188 A JP 32678188A JP H02171053 A JPH02171053 A JP H02171053A
- Authority
- JP
- Japan
- Prior art keywords
- test frame
- processor
- node
- processors
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 73
- 230000005540 biological transmission Effects 0.000 claims abstract description 26
- 238000012546 transfer Methods 0.000 claims abstract description 13
- 238000010998 test method Methods 0.000 claims description 7
- 238000012545 processing Methods 0.000 description 7
- 239000000872 buffer Substances 0.000 description 6
- 238000001514 detection method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 241000272201 Columbiformes Species 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Landscapes
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
〔産業上の利用分野〕
本発明は、共通伝送路を介して相互に接続された複数の
ノードプロセサと、これらノードプロレザのそれぞれに
直結された複数のブ［１セりで構成されるネットワーク
の試験方式に関する。 〔従来の技術〕 ＬＡＮなどのネットワークでは、複数のブロセシが直結
のノードプロセサとバス状あるいは環状の共通伝送路を
介して相互に接続され、データの授受を行う。 このようなネットワークにおける伝送路の試験方式とし
ては、２台のブＣ１セザ間でフレームの交換を行うもの
や、あるプロセサから送出した試験用フレームを他の特
定のプロセサに直結されるノードプロセサから転送させ
るものが一般的であった。 しかし、これらの試験方式は個々のプロセナ間あるいは
プロセサとノードプロセサ間でフレームの授受を行って
いるため全伝送路の試験を行うためには時間がかかりす
ぎるとともに入手による入力ミスを伴うなどの問題があ
るため、最近ではマスクプロセサから１回の試験用フレ
ームを送出し所定期間内に転送試験用フレームを受信す
るか否かにより他ツードブＣ１セザの正常性を確認する
試験方式などが提案されている。 〔発明が解決しようとする課題〕 上述した従来のネットワーク試験方式は、マスクプロセ
サと他のツードブ
ノードプロセサと、これらノードプロレザのそれぞれに
直結された複数のブ［１セりで構成されるネットワーク
の試験方式に関する。 〔従来の技術〕 ＬＡＮなどのネットワークでは、複数のブロセシが直結
のノードプロセサとバス状あるいは環状の共通伝送路を
介して相互に接続され、データの授受を行う。 このようなネットワークにおける伝送路の試験方式とし
ては、２台のブＣ１セザ間でフレームの交換を行うもの
や、あるプロセサから送出した試験用フレームを他の特
定のプロセサに直結されるノードプロセサから転送させ
るものが一般的であった。 しかし、これらの試験方式は個々のプロセナ間あるいは
プロセサとノードプロセサ間でフレームの授受を行って
いるため全伝送路の試験を行うためには時間がかかりす
ぎるとともに入手による入力ミスを伴うなどの問題があ
るため、最近ではマスクプロセサから１回の試験用フレ
ームを送出し所定期間内に転送試験用フレームを受信す
るか否かにより他ツードブＣ１セザの正常性を確認する
試験方式などが提案されている。 〔発明が解決しようとする課題〕 上述した従来のネットワーク試験方式は、マスクプロセ
サと他のツードブ
【１セザとの接続確認を転送試験用フ
レームの受信の有無のみで行っているため、未受信のツ
ードブ［１セザが複数ある場合でも伝送路の障害による
ものなのか、ノードプロセサの障害によるものなのかの
切分けができないという欠点がある。 〔課題を解決するための手段〕 本発明のネットワーク試験方式は、 枚数のプロセサのうち１つがネットワークの試験を行う
マスクプロセサと定義され、 該マスクプロセサはネットワークの各ノードプロセサの
接続位置情報を含む構成情報と試験実行手段とを有し、 該マスタプロセサはネットワーク内の他のノートプロセ
サすべてに対して有効となる試験用フレームを、該マス
タプロセサに接続された自ノードプロセサから共通伝送
路上に送出し、この試験用フレームを受信した複数の他
のノートプロセサは試験用フレームであることを識別す
ると、試験用フレーム中の送信元アドレス情報を宛先ア
ドレスとするとともに送信元アドレスとして自ノードプ
ロセサアドレス情報を設定して試験用フレームを共通伝
送路に転送し、前記マスタブ【１セサは所定期間内に他
ノードプロセサより転送されてくる試験用フレームを受
信して試験用フレーム中の送信元アドレスを検査すると
ともに、前記構成情報中の接続位置情報を参照して転送
試験用フレームを受信したノートプロセサと受信しなか
ったノードプロセサの位置関係により転送試験用フレー
ムを受信しなかったノードプロセサの故障が共通伝送路
の故障かを切分けるものである。 〔作用〕 所定期間内に転送されてきた試験用フレームを受信して
、未受信ツードブ０セサがある場合は接続位置情報を参
照して障害個所切分を行うので、短時間に正確な故障指
摘が司能となる。 〔実施例〕 次に、本発明の実施例について図面を参照して説明する
。 第１図は本発明のネットワーク試験方式の一実施例が適
用されたネットワークの構成を示すブロック図、第２図
は第１図のノートプロセサ２１の構成を示すブロック図
、第３図はブロセ（）２１から送出される試験用フレー
ムの構成を例示するフォーマット図、第４図は障害切分
は手順を示す流れ図である。 このネットワークは、第１図に示すように、４台のノー
ドプロセサ２１〜２４が分岐形の共通伝送路３で相互に
接続され、各ノードプロセッサ２１〜２４にプロセサ１
１〜１４がそれぞれ直結された構成となっている。 ノートプロセサ２１は、第２図に示すように、伝送路接
続機構４１によって共通伝送路３に接続されるとともに
、上位のブ［１セサ１１とも接続され、プロトコル制御
などを行う処理部２１１と伝送路３から受信したフレー
ムが格納されるフレームバッファ２１２と試験用フレー
ム検出部２１３とを備えている。ノード２２．２３．２
４もノートプロセサ２１と同様の構成で、ノード２２は
処理部２２１とフレームバッファ２２２と試験用フレー
ム検出部２２３を備え、ノードプロセサ゛２３は処理部
２３１とフレームバッファ２３２と試験用フレーム検出
部２３３を備え、ツードブ【１セサ２４は処理部２４１
とフレームバッファ２４２と試験用フレーム検出部２４
３を備えている。ただし、これらは図示されていない。 この実施例ではプロセサ１１がネットワークの試験のた
めのマスタプロセサとなり、共通伝送路３とこれに接続
されるすべてのツードブ［Ｉセサ２１〜２４の試験を行
っているものとする。したがって、ブロセ（〕゛１１は
、第２図に示す通り、ネットワーク構成情報１１１と試
験実行手段１１２とを有している。 ネットワーク構成情報１１１にはノードプロセサ２１〜
２４が構成されていること、その各々の接続位置関係は
マスタブロセ）Ｊ−１１のノードプロセサ２１を１”Ｏ
」として順にツードブ［１セ＋１２２が「１」、ノード
プロセサ２３が「２」、ツードブ［１セ＋ｊ２４が１゛
３」としてマスタプロセサ１１からの相対位ＩＪ１番ｆ
４で表わされることなどが記憶されている。 ノードプロセサ２１から送出される試験用フレームは、
第３図に示すように、所定のビットパターンで構成され
るフレーム識別用フラグ（Ｆ）に続いて宛先ノードプロ
セサのアドレス（ＤＡ＞。 送信元ノードプロセサのアドレス（ＳＡＤ、転送情報の
秤類等を表示する制御コード（ＣＴＬ）。 データ、ＣＲＣ方式による誤まり制御コード（Ｆｅ２）
、ＪＨ後にフレーム識別用フラグ（Ｆ）から構成され、
さらに宛先ノードプロセサアドレス（ＤＡ）は特定のノ
ードプロセサアドレスではなく全ノードプロセサアドレ
ス対応であることを示すＦＦが、送信元アドレス（ＳＡ
）としてノードプロセサ２１のアドレスＮ１が、制御コ
ード（ＣＴ Ｌ ’）として試験用フレームであること
を示すＴＥ Ｓ Ｔがそれぞれ表示されている。 次に、本実施例の動作を説明する。 まず、プロセサ１１の試験大行手段１１２は第３図に示
すフォートマットの試験用フレームを共通伝送路３上に
送出するようノードプロセサ２１に指令する。この試験
用フレームがツードブ【１セサ２１により共通伝送路３
に送出されると、ノードプロセサ２２．２３．２４はそ
れぞれフレームバッファ２２２，２３２．２４２に取り
込むとともに、試験用フレーム検出部２２３，２３３゜
２４３は受信フレーム中の宛先ノードプロセサアドレス
（ＤＡ）がそれぞれのノードプロセサアドレスＮ２．Ｎ
３．Ｎ４またはＦＦと一致するかを検査し、さらに制御
コード（ＣＴＬ）フィールドを検査し、このル−ムが試
験用フレームＣあることを検出すると、その旨を処理部
２２１，２３１．２４１に通知でる。この通知を受１ノ
だ処理部２２１．２３１．２４１は受信フレーム中の送
信元アドレス（ＳＡ）の情報を宛先アドレス（ＤＡ）に
移送し、送（ｉｊ元アドレス（ＳＡ）フィールドに自ノ
ードプロセサアドレスＮ２．Ｎ３．Ｎ４を設定して試験
用フレームを作成し直し、これを共通伝送路３に送出す
る。この転送試験用フレームを受信したツードブＬ】セ
サ２１は、受信フレームを順にプロセサ１１に転送する
。プロセサ１１の試験実行手段１１２は試験用フレーム
の送出から時間監視を開始するとともにノードプロセサ
２１からの転送試験用フレームの受信持ちを行っており
、所定時間内に転送試験用フレームを受信すると、試験
用フレームの送信元アドレス（ＳＡ）を検査し、送信元
ノードプロセサ２２．２３．２４と自ノードプロセサ２
１および共通伝送路３が正常であると判断する。もし、
前記所定時間内に試験用フレームが転送されてこないツ
ードブ【Ｉセサがあった場合には該ノードプロセサある
いは共通伝送路３のいずれが異常であるかを第４図の流
れ図にしたがって判定する。 まず、受信ノードプロセサがあるかどうかを送信元アド
レスフィールドから判定しくステップ５１）、なければ
共通伝送路３の致命障害とする。 あれば、未受信ノードプロセサの数が１かどうか判定し
くステップ５２）、１であれば当該ノードプロセサの障
害とする。未受信ノードプロｔ−すの数が２以上であれ
ば、位置番号順に未受信ノードプロセサをサーチし、未
受信の最小位置番号を得る（ステップ５３）。最小位置
番号の全ノードブロセサ未受信か判定しくスデツプ５４
）、そうであれば共通伝送路３の部分障害とし、そうで
なければ当該ノードプロセサの障害とする。 第４図の流れ図から明らかなように共通伝送路の致命的
障害だけでなく、未受信ノードプロセサの位置番号を検
査することｋより、未受信ノードプロセサの障害か、共
通伝送路３の部分障害かの切分けが可能となっている。 〔発明の効果〕 以上説明したように本発明は、マスタプロセサに接続位
置情報を含む構成情報を具備させるとともに、他ノード
プロセサすべてに有効な試験用フレームを送信し、所定
期間内に転送されてぎた試験用フレームを受信して、未
受信ノードプロセサがある場合は接続位置情報を参照し
て障害箇所切分けを行うことにより、短時間に正確な故
障指摘が可能となる効果がある。
レームの受信の有無のみで行っているため、未受信のツ
ードブ［１セザが複数ある場合でも伝送路の障害による
ものなのか、ノードプロセサの障害によるものなのかの
切分けができないという欠点がある。 〔課題を解決するための手段〕 本発明のネットワーク試験方式は、 枚数のプロセサのうち１つがネットワークの試験を行う
マスクプロセサと定義され、 該マスクプロセサはネットワークの各ノードプロセサの
接続位置情報を含む構成情報と試験実行手段とを有し、 該マスタプロセサはネットワーク内の他のノートプロセ
サすべてに対して有効となる試験用フレームを、該マス
タプロセサに接続された自ノードプロセサから共通伝送
路上に送出し、この試験用フレームを受信した複数の他
のノートプロセサは試験用フレームであることを識別す
ると、試験用フレーム中の送信元アドレス情報を宛先ア
ドレスとするとともに送信元アドレスとして自ノードプ
ロセサアドレス情報を設定して試験用フレームを共通伝
送路に転送し、前記マスタブ【１セサは所定期間内に他
ノードプロセサより転送されてくる試験用フレームを受
信して試験用フレーム中の送信元アドレスを検査すると
ともに、前記構成情報中の接続位置情報を参照して転送
試験用フレームを受信したノートプロセサと受信しなか
ったノードプロセサの位置関係により転送試験用フレー
ムを受信しなかったノードプロセサの故障が共通伝送路
の故障かを切分けるものである。 〔作用〕 所定期間内に転送されてきた試験用フレームを受信して
、未受信ツードブ０セサがある場合は接続位置情報を参
照して障害個所切分を行うので、短時間に正確な故障指
摘が司能となる。 〔実施例〕 次に、本発明の実施例について図面を参照して説明する
。 第１図は本発明のネットワーク試験方式の一実施例が適
用されたネットワークの構成を示すブロック図、第２図
は第１図のノートプロセサ２１の構成を示すブロック図
、第３図はブロセ（）２１から送出される試験用フレー
ムの構成を例示するフォーマット図、第４図は障害切分
は手順を示す流れ図である。 このネットワークは、第１図に示すように、４台のノー
ドプロセサ２１〜２４が分岐形の共通伝送路３で相互に
接続され、各ノードプロセッサ２１〜２４にプロセサ１
１〜１４がそれぞれ直結された構成となっている。 ノートプロセサ２１は、第２図に示すように、伝送路接
続機構４１によって共通伝送路３に接続されるとともに
、上位のブ［１セサ１１とも接続され、プロトコル制御
などを行う処理部２１１と伝送路３から受信したフレー
ムが格納されるフレームバッファ２１２と試験用フレー
ム検出部２１３とを備えている。ノード２２．２３．２
４もノートプロセサ２１と同様の構成で、ノード２２は
処理部２２１とフレームバッファ２２２と試験用フレー
ム検出部２２３を備え、ノードプロセサ゛２３は処理部
２３１とフレームバッファ２３２と試験用フレーム検出
部２３３を備え、ツードブ【１セサ２４は処理部２４１
とフレームバッファ２４２と試験用フレーム検出部２４
３を備えている。ただし、これらは図示されていない。 この実施例ではプロセサ１１がネットワークの試験のた
めのマスタプロセサとなり、共通伝送路３とこれに接続
されるすべてのツードブ［Ｉセサ２１〜２４の試験を行
っているものとする。したがって、ブロセ（〕゛１１は
、第２図に示す通り、ネットワーク構成情報１１１と試
験実行手段１１２とを有している。 ネットワーク構成情報１１１にはノードプロセサ２１〜
２４が構成されていること、その各々の接続位置関係は
マスタブロセ）Ｊ−１１のノードプロセサ２１を１”Ｏ
」として順にツードブ［１セ＋１２２が「１」、ノード
プロセサ２３が「２」、ツードブ［１セ＋ｊ２４が１゛
３」としてマスタプロセサ１１からの相対位ＩＪ１番ｆ
４で表わされることなどが記憶されている。 ノードプロセサ２１から送出される試験用フレームは、
第３図に示すように、所定のビットパターンで構成され
るフレーム識別用フラグ（Ｆ）に続いて宛先ノードプロ
セサのアドレス（ＤＡ＞。 送信元ノードプロセサのアドレス（ＳＡＤ、転送情報の
秤類等を表示する制御コード（ＣＴＬ）。 データ、ＣＲＣ方式による誤まり制御コード（Ｆｅ２）
、ＪＨ後にフレーム識別用フラグ（Ｆ）から構成され、
さらに宛先ノードプロセサアドレス（ＤＡ）は特定のノ
ードプロセサアドレスではなく全ノードプロセサアドレ
ス対応であることを示すＦＦが、送信元アドレス（ＳＡ
）としてノードプロセサ２１のアドレスＮ１が、制御コ
ード（ＣＴ Ｌ ’）として試験用フレームであること
を示すＴＥ Ｓ Ｔがそれぞれ表示されている。 次に、本実施例の動作を説明する。 まず、プロセサ１１の試験大行手段１１２は第３図に示
すフォートマットの試験用フレームを共通伝送路３上に
送出するようノードプロセサ２１に指令する。この試験
用フレームがツードブ【１セサ２１により共通伝送路３
に送出されると、ノードプロセサ２２．２３．２４はそ
れぞれフレームバッファ２２２，２３２．２４２に取り
込むとともに、試験用フレーム検出部２２３，２３３゜
２４３は受信フレーム中の宛先ノードプロセサアドレス
（ＤＡ）がそれぞれのノードプロセサアドレスＮ２．Ｎ
３．Ｎ４またはＦＦと一致するかを検査し、さらに制御
コード（ＣＴＬ）フィールドを検査し、このル−ムが試
験用フレームＣあることを検出すると、その旨を処理部
２２１，２３１．２４１に通知でる。この通知を受１ノ
だ処理部２２１．２３１．２４１は受信フレーム中の送
信元アドレス（ＳＡ）の情報を宛先アドレス（ＤＡ）に
移送し、送（ｉｊ元アドレス（ＳＡ）フィールドに自ノ
ードプロセサアドレスＮ２．Ｎ３．Ｎ４を設定して試験
用フレームを作成し直し、これを共通伝送路３に送出す
る。この転送試験用フレームを受信したツードブＬ】セ
サ２１は、受信フレームを順にプロセサ１１に転送する
。プロセサ１１の試験実行手段１１２は試験用フレーム
の送出から時間監視を開始するとともにノードプロセサ
２１からの転送試験用フレームの受信持ちを行っており
、所定時間内に転送試験用フレームを受信すると、試験
用フレームの送信元アドレス（ＳＡ）を検査し、送信元
ノードプロセサ２２．２３．２４と自ノードプロセサ２
１および共通伝送路３が正常であると判断する。もし、
前記所定時間内に試験用フレームが転送されてこないツ
ードブ【Ｉセサがあった場合には該ノードプロセサある
いは共通伝送路３のいずれが異常であるかを第４図の流
れ図にしたがって判定する。 まず、受信ノードプロセサがあるかどうかを送信元アド
レスフィールドから判定しくステップ５１）、なければ
共通伝送路３の致命障害とする。 あれば、未受信ノードプロセサの数が１かどうか判定し
くステップ５２）、１であれば当該ノードプロセサの障
害とする。未受信ノードプロｔ−すの数が２以上であれ
ば、位置番号順に未受信ノードプロセサをサーチし、未
受信の最小位置番号を得る（ステップ５３）。最小位置
番号の全ノードブロセサ未受信か判定しくスデツプ５４
）、そうであれば共通伝送路３の部分障害とし、そうで
なければ当該ノードプロセサの障害とする。 第４図の流れ図から明らかなように共通伝送路の致命的
障害だけでなく、未受信ノードプロセサの位置番号を検
査することｋより、未受信ノードプロセサの障害か、共
通伝送路３の部分障害かの切分けが可能となっている。 〔発明の効果〕 以上説明したように本発明は、マスタプロセサに接続位
置情報を含む構成情報を具備させるとともに、他ノード
プロセサすべてに有効な試験用フレームを送信し、所定
期間内に転送されてぎた試験用フレームを受信して、未
受信ノードプロセサがある場合は接続位置情報を参照し
て障害箇所切分けを行うことにより、短時間に正確な故
障指摘が可能となる効果がある。
第１図は本発明のネットワーク試験方式の一実施例が適
用されたネットワークの構成を示すブロック図、第２図
は第１図のノードプロセサ゛２１の構成を示すブ［１ツ
ク図、第３図はプロセ１）”１１から送出される試験用
フレームの構成を例示するフォーマット図、第４図は障
害切分は手順を示す流れ図である。 １１．１２．１３．１４・・・プロセサ２１．２２．２
３．２４・・・ツードブ【１セサ３・・・共通伝送路 ４１・・・伝送路接続機構 ２１１・・・処理部 ２１２・・・フレームバッファ ２１３・・・試験用フレーム検出部 １１１・・・ネットワーク構成情報 １１２・・・試験実行手段 特許出願人 口本電気株式会ネ（− 代 理 人 弁理士 内 涼 合 力１図 第３図
用されたネットワークの構成を示すブロック図、第２図
は第１図のノードプロセサ゛２１の構成を示すブ［１ツ
ク図、第３図はプロセ１）”１１から送出される試験用
フレームの構成を例示するフォーマット図、第４図は障
害切分は手順を示す流れ図である。 １１．１２．１３．１４・・・プロセサ２１．２２．２
３．２４・・・ツードブ【１セサ３・・・共通伝送路 ４１・・・伝送路接続機構 ２１１・・・処理部 ２１２・・・フレームバッファ ２１３・・・試験用フレーム検出部 １１１・・・ネットワーク構成情報 １１２・・・試験実行手段 特許出願人 口本電気株式会ネ（− 代 理 人 弁理士 内 涼 合 力１図 第３図
Claims (1)
- 【特許請求の範囲】 １、共通伝送路を介して相互に接続された複数のノード
プロセサと、これらノードプロセサのそれぞれに直結さ
れた複数のプロセサで構成されるネットワークにおいて
、 前記複数のプロセサのうち１つがネットワークの試験を
行うマスタプロセサと定義され、 該マスタプロセサはネットワークの各ノードプロセサの
接続位置情報を含む構成情報と試験実行手段とを有し、 該マスタプロセサはネットワーク内の他のノードプロセ
サすべてに対して有効となる試験用フレームを、該マス
タプロセサに接続された自ノードプロセサから共通伝送
路上に送出し、この試験用フレームを受信した複数の他
ノードプロセサは試験用フレームであることを識別する
と、試験用フレーム中の送信元アドレス情報を宛先アド
レスとするとともに送信元アドレスとして自ノードプロ
セサアドレス情報を設定して試験用フレームを共通伝送
路に転送し、前記マスタプロセサは所定期間内に他ノー
ドプロセサより転送されてくる試験用フレームを受信し
て試験用フレーム中の送信元アドレスを検査するととも
に、前記構成情報中の接続位置情報を参照して転送試験
用フレームを受信したノードプロセサと受信しなかった
ノードプロセサの位置関係により転送試験用フレームを
受信しなかったノードプロセサの故障か共通伝送路の故
障かを切分けるネットワーク試験方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63326781A JPH02171053A (ja) | 1988-12-23 | 1988-12-23 | ネットワーク試験方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63326781A JPH02171053A (ja) | 1988-12-23 | 1988-12-23 | ネットワーク試験方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02171053A true JPH02171053A (ja) | 1990-07-02 |
Family
ID=18191634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63326781A Pending JPH02171053A (ja) | 1988-12-23 | 1988-12-23 | ネットワーク試験方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02171053A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996008897A1 (en) * | 1994-09-12 | 1996-03-21 | Hitachi Electronics Services Co., Ltd. | Method for collecting information about physical constitution of lan system, method for finding terminal where collision has occurred, and method for detecting position where noise is produced |
-
1988
- 1988-12-23 JP JP63326781A patent/JPH02171053A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996008897A1 (en) * | 1994-09-12 | 1996-03-21 | Hitachi Electronics Services Co., Ltd. | Method for collecting information about physical constitution of lan system, method for finding terminal where collision has occurred, and method for detecting position where noise is produced |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02190052A (ja) | 伝送路試験方式 | |
| JPH0435251A (ja) | リングネットワークの障害監視方式 | |
| JP7827672B2 (ja) | 伝送装置、伝送システム、伝送装置の制御方法、および伝送装置の制御プログラム | |
| JP2751861B2 (ja) | ネットワークシステム障害検出処理回路 | |
| JPH0260338A (ja) | バス型ｌａｎ | |
| JP3156987B2 (ja) | バス故障診断方式 | |
| JPH02190051A (ja) | ネットワーク管理方式 | |
| JPH02194749A (ja) | 障害検出方式 | |
| JPH0514354A (ja) | 重複アドレスチエツク方式 | |
| JP3084310B2 (ja) | コンピュータネットワーク監視方式 | |
| JPS63168757A (ja) | バスエラ−検出方式 | |
| JP2645021B2 (ja) | バス異常検査システム | |
| JPS58170148A (ja) | ル−プ伝送系 | |
| JP2007532992A (ja) | 処理システムにおけるデータ処理中のエラー検知方法および制御システム | |
| JPH01224852A (ja) | バス障害検出方式 | |
| JPH05347626A (ja) | 分散処理システムにおける処理方法 | |
| JPS62128636A (ja) | フレ−ム障害検出方式 | |
| JPH0484537A (ja) | データ伝送システムの重複ノードアドレス検出方式 | |
| JPS58172044A (ja) | デ−タハイウエイ方式 | |
| JPS61255441A (ja) | 情報処理装置 | |
| JP2008199178A (ja) | データ処理システム及び診断方法 | |
| JPH03267845A (ja) | データ伝送システム | |
| JPH01273450A (ja) | データ誤り検出回路試験方式 | |
| JPH10301860A (ja) | 転送誤り検出用チェッカの試験診断方法 | |
| JPH10240566A (ja) | 計算機システム |