JPH02172385A

JPH02172385A - 画像復元装置

Info

Publication number: JPH02172385A
Application number: JP88326288A
Authority: JP
Inventors: Shusuke Hoshi; 秀典星
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1988-12-26
Filing date: 1988-12-26
Publication date: 1990-07-03
Anticipated expiration: 2012-12-10
Also published as: JP2689555B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は画像再生装置に関し、所謂ブロック符号化方式
によりディジタル記録された画像信号の再生装置に関す
る。

［従来の技術］この種の従来の再生装置の構成を第４図に示す。

記録媒体、例えばビデオテープからの再生信号は入力端
子１０からデータ再生回路１２に印加される。データ再
生回路１２は再生信号中のシンクコード（同期コード）
を検出し、このシンクコードに同期したクロックに従っ
て全データを再生する。

データ再生回路１２で再生されたデータは、誤り訂正（
ＥＣＣ）回路１４に印加され、周知のように、符号誤り
の訂正が行なわれ後段のデータ分離回路１６に入力され
る。データ分離回路１６では、再生データ中のアドレス
データをメモリ制御回路２０に供給し、画像データをフ
レームメモリ１８に供給する。

メモリ制御回路２０はデータ分離回路１６で分離された
アドレスデータに従い各画像データをフレームメモリ１
８に書き込んでいく。また、各画像データに対応するエ
ラーフラグがＥＣＣ回路１４からメモリ制御回路委２０
に供給されており、ＥＣＣ回路１４で訂正できなかった
画像データのフレームメモリへの書込みを行なわない構
成としている。即ち、メモリ制御回路２０はデータ分離
回路１６からのアドレスデータにより書込みアドレスを
発生し、ＥＣＣ回路１４からのエラーフラグによって書
込みイネーブル信号を発生する。

フレームメモリ１８からの読出しは、所定の順序でフレ
ーム周期で行なわれ、端子２２から再生ディジタル画像
信号が得られることになる。この時、エラーの発生した
画素のデータはフレームメモリ１８に書き込まれないの
で、以前にフレームメモリ１８内の同一アドレスに書き
込まれた画素のデータが読み出される。アドレスデータ
は画素の画面上の位置に対応して定められているので、
結局誤りの発生した（訂正不能）画素は過去の画面中の
同一位置の画素によって置換されることになる。即ち、
フレーム間補間を行なっていることになる。

一方、近年高能率符号化の１手法として、所謂ブロック
符号化が提案されている。これは（ｎ×ｍ）個の画素マ
トリクス（ｎ、ｍは２以上の整数）よりなる画素ブロッ
ク内で各画素の相関性が高いことを利用し、この画素ブ
ロック毎に高能率符号化を行なうというものである。こ
のブロック符号化の一例としては、特開昭６２−１．５
１０９０号に開示されているように、各画素ブロックの
全画素中の最大値と最小値及びこれらの間で各画素を量
子化した量子化データに変換するものかある。

このようなブロック符号化は誤りの伝搬が各画素ブロッ
ク内に抑えられる点で非常に有効な高能率符号化方法で
あるといえる。

［発明が解決しようとする課題］ところで、このブロック符号化により符号化された画像
データを記録媒体から再生する場合、画素ブロック単位
で復元が不能になることが多い。

これは例えば、」−述の最大値、最小値などのデータや
、各画素ブロックの画面上の位置を示すアドレスデータ
等に誤りが発生すると、ブロック内の全ての画素が復元
不能になるからである。そのため、画面上で復元できな
い領域がとうしても広くなってしまう。

従って、このようにブロック符号化された画像データを
記録媒体から再生するに際して第６図の再生回路で補間
を行なおうとすると、画面上の同一位置が長い期間再生
されない可能性が高くなり、画質の劣化を招く。特に、
記録時と異なる速度で再生する場合には、この原因によ
る画質劣化の発生か頻繁になってしまう。

そこで本発明は、ブロック符号化された画像信号を再生
するに際し、復元不能なブロックの存在に伴う画質劣化
を最小限に抑え得る画像再生装置を提示することを目的
とする。

［課題を解決するための手段］本発明に係る画像再生装置は、（ｎ×ｍ）個の画素マト
リクス（ｎ、ｍは２以上の整数）よりなる画素ブロック
単位で高能率符号化された画像信号を記録媒体から再生
する装置であって、再生された各画素ブロックの再生の
可否を判定する可否判定手段と、当該各画素ブロックを
復号する復号手段と、当該各画素ブロック毎に画像の動
きの有無を判別する動き判別手段と、当該可否判定手段
で再生不能と判定された画素ブロックの各画素を同一画
面内の他の画素ブロックを用いて補間する第１の補間手
段と、再生不能と判定された画素ブロックの各画素を画
面上での位置が同一の他の画面の画素ブロックを用いて
補間する第２の補間手段とを具備し、当該動き判別手段
の判別結果に基づき当該第１及び第２の補間手段を適応
的に用いることを特徴とする。

［作用］上記手段により、各ブロックに適した補間画素ブロック
で各画素ブロックを補間できるので、極めて良好な再生
画像を得ることが可能になった。

［実施例コ以下、図面を参照して本発明の詳細な説明する。

第１図は本発明の一実施例の構成ブロック図を示す。第
４図と同じ構成要素には同じ符号を付しである。１５は
ＥＣＣ回路１４からのエラーフラグに基づいて各画素ブ
ロックが復元可能か否かを示すブロックエラーフラグを
発生するブロックエラー検出回路である。本実施例の再
生装置で再生する１ブロック分のデータフォーマットを
第２図に示す。第２図において、５ｙｎＣはンンクコー
ド、ＩＤはブロックアドレスデータを含む付加コード、
ｍｉｎは最小値、ｍａｘは最大値、ｄ１〜ｄ９は各画素
の量子化コードを示す。ブロックエラー検出回路１５は
ＥＣＣ回路１４からのエラーフラグがＩＤ９ｍ１ｎ、ｍ
ａＸの何れかについて立っていれば、そのブロックが再
生不能であることを示すブロックエラーフラグを立てる
。

データ分離回路１６はＥＣＣ回路１４からのデータを受
け、ブロックアドレスデータをメモリ制御回路２１に、
画像データをブロック復号回路コアに夫々印加する。ブ
ロック復号回路１７は、ブロック単位で復号画素データ
を出力する。メモリ制御回路２１はデータ分離回路１６
からのブロックアドレスデータに基づいてフレームメモ
リ１８への各画素ブロックの復号画素データの書込アド
レスを決定すると共に、ブロックエラー検出回路１５の
出力するブロックエラーフラグにより該当するブロック
の復号画素データをフレームメモリ１８に書き込むか否
かを決定する。

フレームメモリ１８からはブロック単位でラスクー走査
順に各フレームの画像が読み出されるが、この時復元不
能であった画素ブロックについては過去の画面の復元画
素データが出力される。

ブロックエラー検出回路１５からのブロックエラーフラ
グはフラグメモリ２６にも供給される。

アドレス制御回路２４はデータ分離回路１６からのブロ
ックアドレスデータに従い、このブロックエラーフラグ
のフラグメモリ２６への書込アドレスを決定する。フラ
グメモリ２６は各エラーフラグをフレームメモリ１８か
らの読み出し順に従って読み出し、バッファ（ＢＦ）２
８によりフレームメモリ１８からのデータとタイミング
を合致させる。

３０はフレームメモリ１８から出力される画素データを
１フレームの期間遅延させるフレーム遅延回路であり、
動き検出回路３２はフレーム遅延回路３０の出力する画
素データとフレームメモリ１８からの画素データとの差
をとり、これをブロック毎に合計する。そして、この合
計値が所定値以下ならこの画素ブロックについては動き
無しとして、ローレベル（“’　ｏ　”　）の出力を発
生し、所定値以上なら動き有りとしてハイレベル（”１
”）の出力を発生する。このデータを以下ブロック動き
データと称する。ブロック動きデータはＢＦ３４にて後
段の遅延回路（ＤＬ）４４の出力する画素ブロックに対
応するようタイミングを調整される。

第３図は本実施例の補間回路の動作を説明するための図
で、図中各正方形は１つの画素ブロックを示し、図中の
配置は各画面上での配置を示す。

今、フレームメモリ１８が画素ブロックＢ１．　）＋＋
のデータを出力しているとすると、ＤＬ４４．４６は夫
々画素ブロックＢ３１．Ｂ＋、　ｊ−１の画素データを
出力するよう遅延時間が設定されている。またこの時、
ＢＦ２８は画素ブロックＢ＋、　Ｉｌｌのブロックエラ
ーフラグを出力し、ＤＬ３８，４０は画素ブロックＢ１
．　ｌｌＢ１．　Ｉ−１のブロックエラーフラグを出力
するよう遅延時間が設定されている。更に、この時ＢＦ
３４は画素ブロックＢ、、　、のブロック動きデータを
出力し、Ｄ　Ｌ　３６は画素ブロックＢのブロック動き
データを出力するよう遅延時間が設定されている。

ＤＬ４４の出力する画素データはスイッチ４８のＡ端子
に供給され、Ｄ　Ｌ　４６の出力する画素データとフレ
ームメモリ１８の出力する画素データとの平均値が演算
器４７で求められる。従って、スイッチ４８のＡ端子に
画素ブロックＢ３．．の画素データが供給されている時
、スイッチ４８のＢ端子には画素ブロックＢ１．　ｌ−
１の画素データと画素ブロックＢ１．　ｌ＋１の画素デ
ータとの平均値となる。即ち画素ブロックＢ、、　、が
再生不能である時、画素ブロックＢ１　　の全画素デー
タをＤ　Ｌ　４４が出力中、スイッチ４８をＢ端子側に
接続してやれば、画素ブロックＢｌ、　ｌ−１とＢ１．
　ｌ＋１とでフレーム内袖間が行なえることになる。

次にスイッチ４８の制御について説明する。アンドゲー
ト４２はＢＦ２８の出力が°゛０゛、Ｄ　Ｌ　３８の出
力が”０゛°、更にＢＦ３４の出力か°°１”という条
件で、ハイレベルの出力を行ない、スイッチ４８をＢ端
子に接続する。即ち画素ブロックＢ、、　、についてフ
レーム内袖間を行なうのは、画素ブロックＢ１．　Ｉが
再生不能で、且つ画素ブロックＢ１．　Ｉ−１及びＢ１
０゜、が共に再生可能で、更に画素ブロックＢ、に動き
が発生している場合に限られる。

但し、ブロック動きデータについては画素ブロックＢ、
、　、が再生不能の場合には信号できないので、ＤＬ３
８の出力によりスイッチ３５をＹ側に接続することによ
り画素ブロックＢｌ　＋、についてのブロック動きデー
タが用いられる。

今、画素ブロックＢ１４．が再生不能で動きが有り、且
つ画素ブロックＢｌ、　ｊ−１及びＢ１．　ｌ＋１が再
生可能であれば、これら上下の画素ブロックを用い画素
ブロックＢ、１．に良好にフレーム内袖間できる。また
再生不能ブロックに動きが無い時には、フレームメモリ
１８から出力される前画面の同一位置の画素ブロックを
そのまま用いることにより、極めて自然なフレーム間補
間が可能であり、上述のごとき構成によれば、動きの有
無、再生不能ブロックの数にかかわらず最も望ましい補
間が可能となっている。こうして得られたスイッチ４８
の出力は走査変換回路５０でラスター走査信号に変換さ
れ、出力端子５２から出力される。

なお、」二連の実施例において、フレーム内袖開法とし
ては上下の画素ブロックの平均値の画素ブロックを用い
、フレーム間補間法としては前画面の同一位置の画素ブ
ロックをそのまま用いる構成としたが、本発明はこれに
限らす、他のフレーム内袖開法、フレーム間補間法を適
応的に用いる構成とすることが可能である。

「発明の効果］以上の説明から容易に理解できるように、本発明によれ
ば、画像の動きの有無に係る、画素ブロックの補間を常
に最適に行なえ、補間に伴う再生劣化を最小限に抑える
ことが可能になった。

【図面の簡単な説明】

第１図は本発明の一実施例の構成ブロック図、第２図は
第１図の装置によって再生される信号のデータ・フォー
マット、第３図は第１図の補間動作の説明図、第４図は
従来の再生装置の構成図である。１５ニブロツク工ラー検出回路　１７：ブロック復号回
路　１８：フレームメモリ　２６：フラグメモリ　３２
：動き検出回路　３６，３８，４０□４４．４６：遅延
回路　４２：アンドゲート　４７：平均値演算回路手続補正書Ｃ方式）事件の表示昭和６３年特許願第３２６２８８号発明の名称画像再生装置補正をする者事件との関係　　特許出願人東京都太田区下丸子三丁目３０番２号（１００）キャノン株式会社代表者　　賀来　龍三部

Claims

【特許請求の範囲】

（ｎ×ｍ）個の画素マトリクス（ｎ，ｍは２以上の整数
）よりなる画素ブロック単位で高能率符号化された画像
信号を記録媒体から再生する装置であって、再生された
各画素ブロックの再生の可否を判定する可否判定手段と
、当該各画素ブロックを復号する復号手段と、当該各画
素ブロック毎に画像の動きの有無を判別する動き判別手
段と、当該可否判定手段で再生不能と判定された画素ブ
ロックの各画素を同一画面内の他の画素ブロックを用い
て補間する第１の補間手段と、再生不能と判定された画
素ブロックの各画素を画面上での位置が同一の他の画面
の画素ブロックを用いて補間する第２の補間手段とを具
備し、当該動き判別手段の判別結果に基づき当該第１及
び第２の補間手段を適応的に用いることを特徴とする画
像再生装置。