JPH02173830A - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JPH02173830A JPH02173830A JP33039588A JP33039588A JPH02173830A JP H02173830 A JPH02173830 A JP H02173830A JP 33039588 A JP33039588 A JP 33039588A JP 33039588 A JP33039588 A JP 33039588A JP H02173830 A JPH02173830 A JP H02173830A
- Authority
- JP
- Japan
- Prior art keywords
- lock
- circuit
- lock request
- request
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデータ処理装置に関し、特に共有資源の排他的
制御を行なうために使われるロック動作に関するもので
ある。
制御を行なうために使われるロック動作に関するもので
ある。
従来、クロックサイクルの差が大きい装置を含むデー゛
夕処理システムにおいて、クロックサイクルの長い装置
のロック要求は、ロック要求を生成する制御回路が直接
主記憶装置にロック要求を送出してロック回数をカウン
トし、ロック動作に失敗した時は、その制御回路自身が
再びロック要求を送出していた。
夕処理システムにおいて、クロックサイクルの長い装置
のロック要求は、ロック要求を生成する制御回路が直接
主記憶装置にロック要求を送出してロック回数をカウン
トし、ロック動作に失敗した時は、その制御回路自身が
再びロック要求を送出していた。
上述した従来の技術では、クロックサイクルの差が大き
い装置を含むデータ処理システムにおいて、ある装置が
持っているロックに対して、クロックサイクルの長い装
置とクロックサイクルの短い装置とがロックの取り合い
になった場合、そのロックを持っていた装置がロックを
手ばなす時、クロックサイクルの長さに反比例する確率
でクロックサイクルの短い装置の方が有利にロックを取
ってしまう、そのため、クロックサイクルの長い装置は
、なかなかロックが取れないという欠点がある。
い装置を含むデータ処理システムにおいて、ある装置が
持っているロックに対して、クロックサイクルの長い装
置とクロックサイクルの短い装置とがロックの取り合い
になった場合、そのロックを持っていた装置がロックを
手ばなす時、クロックサイクルの長さに反比例する確率
でクロックサイクルの短い装置の方が有利にロックを取
ってしまう、そのため、クロックサイクルの長い装置は
、なかなかロックが取れないという欠点がある。
本発明のデータ処理装置の構成は、複数の処理装置から
共用して利用される主記憶装置を有するデータ処理シス
テムにおいて、各々の前記処理装置に対するロック要求
を生成する制御回路と、この制御回路によりロック要求
を受けて前記主記憶装置にロック要求を送出する手段と
、その主記憶装置よりロック要求に対する応答を受けて
ロック動作の成否を判断し、そのロック動作に失敗した
時に再びロック要求を生成する手段と、送出したロック
要求の回数をカウントする手段と、そのロック要求の回
数があらかじめ与えられた値以上になった時にそのロッ
ク要求の送出を停止し、前記制御回路にそのロック動作
の成否を報告する手段とを含んで構成されることを特徴
とする。
共用して利用される主記憶装置を有するデータ処理シス
テムにおいて、各々の前記処理装置に対するロック要求
を生成する制御回路と、この制御回路によりロック要求
を受けて前記主記憶装置にロック要求を送出する手段と
、その主記憶装置よりロック要求に対する応答を受けて
ロック動作の成否を判断し、そのロック動作に失敗した
時に再びロック要求を生成する手段と、送出したロック
要求の回数をカウントする手段と、そのロック要求の回
数があらかじめ与えられた値以上になった時にそのロッ
ク要求の送出を停止し、前記制御回路にそのロック動作
の成否を報告する手段とを含んで構成されることを特徴
とする。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図は、本発明の一実施例のブロック図である。チャ
ネル装置1は、制御回路6.ロック要求回路7.カウン
タ81判定回路9.報告回路10から構成されている。
ネル装置1は、制御回路6.ロック要求回路7.カウン
タ81判定回路9.報告回路10から構成されている。
又、チャネル装置1の外部には、システム制御装置2が
接続され、さらに、システム制御装置2には、主記憶装
置3.中央処理装置4.中央処理装置5が各々接続され
ている。
接続され、さらに、システム制御装置2には、主記憶装
置3.中央処理装置4.中央処理装置5が各々接続され
ている。
制御回路6でロック要求が生成されると、信号21によ
って、ロック要求回路7にロック要求のアドレスが送ら
れる。ロック要求回路7では、受は取ったアドレスを保
存してカウンタ8の値を1にセットし、システム制御装
置2対してそのアドレスでロック要求を出す。
って、ロック要求回路7にロック要求のアドレスが送ら
れる。ロック要求回路7では、受は取ったアドレスを保
存してカウンタ8の値を1にセットし、システム制御装
置2対してそのアドレスでロック要求を出す。
システム制御装置2では、主記憶装置3のロック状態を
調べてチャネル装置1の判定回路9に信号23によって
結果を返す。判定回路9では、その結果を受けてロック
状態を判定し、ロックが取れた時は信号25を、取れな
かった時は、信号24を出力する。
調べてチャネル装置1の判定回路9に信号23によって
結果を返す。判定回路9では、その結果を受けてロック
状態を判定し、ロックが取れた時は信号25を、取れな
かった時は、信号24を出力する。
ロック要求回路7では、判定回路9より信号24を受け
ると、カウンタ8の値をプラス1し、カウンタ8の値が
あらかじめ与えられた値未満の時は、保存していたアド
レスでシステム制御装置2にロック要求を出す、又、カ
ウンタ8の値があらかじめ与えられた値以上の時は、こ
れ以上ロック要求は出せないもとのして報告回路10へ
信号26を出す、報告回路10では信号25及び信号2
6を受けることにより、それぞれロック成功、ロック失
敗を制御回路6に報告する。
ると、カウンタ8の値をプラス1し、カウンタ8の値が
あらかじめ与えられた値未満の時は、保存していたアド
レスでシステム制御装置2にロック要求を出す、又、カ
ウンタ8の値があらかじめ与えられた値以上の時は、こ
れ以上ロック要求は出せないもとのして報告回路10へ
信号26を出す、報告回路10では信号25及び信号2
6を受けることにより、それぞれロック成功、ロック失
敗を制御回路6に報告する。
チャネル装置1内の制御回路6のクロックサイクルが長
い塔袷でも、上記のロック取得動作により、速いサイク
ルでロック要求が出せるので、他のクロックサイクルの
短い装置とのロックの取り合いになっても、はぼ再装置
のどちらに対しても同じ確率でロックを取得することが
できる。
い塔袷でも、上記のロック取得動作により、速いサイク
ルでロック要求が出せるので、他のクロックサイクルの
短い装置とのロックの取り合いになっても、はぼ再装置
のどちらに対しても同じ確率でロックを取得することが
できる。
以上説明したように本発明は、ロック取得用の回路を有
することによりロックを取得する確率を上げることがで
きる効果がある。
することによりロックを取得する確率を上げることがで
きる効果がある。
第1図は本発明の一実施例のブロック図である。
1・・・チャネル装置、2・・・システム制御装置、3
・・・主記憶装置、4・・・中央処理装置、5・・・中
央処理装置、6・・・制御回路、7・・・ロック要求回
路、8・・・カウンタ、9・・・判定回路、10・・・
報告回路。
・・・主記憶装置、4・・・中央処理装置、5・・・中
央処理装置、6・・・制御回路、7・・・ロック要求回
路、8・・・カウンタ、9・・・判定回路、10・・・
報告回路。
Claims (1)
- 複数の処理装置から共用して利用される主記憶装置を
有するデータ処理システムにおいて、各々の前記処理装
置に対するロック要求を生成する制御回路と、この制御
回路によりロック要求を受けて前記主記憶装置にロック
要求を送出する手段と、その主記憶装置よりロック要求
に対する応答を受けてロック動作の成否を判断し、その
ロック動作に失敗した時に再びロック要求を生成する手
段と、送出したロック要求の回数をカウントする手段と
、そのロック要求の回数があらかじめ与えられた値以上
になった時にそのロック要求の送出を停止し、前記制御
回路にそのロック動作の成否を報告する手段とを含むこ
とを特徴とするデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33039588A JPH02173830A (ja) | 1988-12-26 | 1988-12-26 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33039588A JPH02173830A (ja) | 1988-12-26 | 1988-12-26 | データ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02173830A true JPH02173830A (ja) | 1990-07-05 |
Family
ID=18232126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33039588A Pending JPH02173830A (ja) | 1988-12-26 | 1988-12-26 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02173830A (ja) |
-
1988
- 1988-12-26 JP JP33039588A patent/JPH02173830A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4642760A (en) | Status-change data gathering apparatus | |
| US4764893A (en) | Noise-immune interrupt level sharing | |
| US4161779A (en) | Dynamic priority system for controlling the access of stations to a shared device | |
| EP0884684B1 (en) | Multiple interrupt handling method and apparatus | |
| JPH02173830A (ja) | データ処理装置 | |
| Wang et al. | Resource sharing in distributed robotic systems based on a wireless medium access protocol (CSMA/CD-W) | |
| JPS62107543A (ja) | 無線通信装置 | |
| US6178177B1 (en) | Data-processing network having non-deterministic access, but having deterministic access time | |
| JPH06204993A (ja) | クロック断検出回路 | |
| JPS6340079B2 (ja) | ||
| JPH10233792A (ja) | ポーリング方式及び方法 | |
| JP2871923B2 (ja) | アラーム情報収集方式 | |
| JPS6126168A (ja) | 情報処理装置のメモリロツク解除方式 | |
| JPH04123160A (ja) | 受信データ処理システム | |
| JP2576273B2 (ja) | 同期保護回路 | |
| JPS62162155A (ja) | 情報処理システム | |
| JPH0721038A (ja) | プログラム間通信方法 | |
| JPS58206269A (ja) | 外部監視方式 | |
| JPH0236636A (ja) | データリンクシステム | |
| JPH01225254A (ja) | 送受信装置 | |
| JPS61245740A (ja) | 時分割多重伝送方式 | |
| JPH0351936A (ja) | 入出力制御システム | |
| JPS63285040A (ja) | ロ−カルネットワ−クにおける端末装置の監視システム | |
| JPH063924B2 (ja) | ポーリング制御方法 | |
| JPH02104048A (ja) | パラレルインタフェース回路 |