JPH02174420A - Ｅｃｌ―ｔｔｌレベル変換回路 - Google Patents
Ｅｃｌ―ｔｔｌレベル変換回路Info
- Publication number
- JPH02174420A JPH02174420A JP63330118A JP33011888A JPH02174420A JP H02174420 A JPH02174420 A JP H02174420A JP 63330118 A JP63330118 A JP 63330118A JP 33011888 A JP33011888 A JP 33011888A JP H02174420 A JPH02174420 A JP H02174420A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- emitter
- whose
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 9
- 230000004888 barrier function Effects 0.000 claims abstract description 31
- 230000006866 deterioration Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電子回路に関し、特にＥＣＬ−ＴＴＬレベル変
換回路に関する。
換回路に関する。
従来、この種の技術としては、ベースを逆相入力端子に
接続したトランジスタのエミッタにダイオードと抵抗を
直列に接続することにより、レベルシフトを行い、トー
テムポール回路により、ＥＣＬレベルをＴＴＬレベルに
変換している。
接続したトランジスタのエミッタにダイオードと抵抗を
直列に接続することにより、レベルシフトを行い、トー
テムポール回路により、ＥＣＬレベルをＴＴＬレベルに
変換している。
第２図に、従来のＥＣＬ−ＴＴＬレベル変換回路を示す
、第２図において、１．２．４はショットキーバリアダ
イオード付きトランジスタ、３゜５．９．１１はトラン
ジスタ、１２．１３．１４．１５．１６は抵抗をそれぞ
れ示す０回路動作を説明すると、ＢＣＬレベルの信号を
ＩＮ、ＩＮから各々逆相で入力し、トランジスタ５．９
と、ダイオード接続したトランジスタ６．７，８．１０
と、抵抗１５．１６でレベルシフトして、ＩＮ入力と同
相のＥＣＬレベルの信号をショットキーバリアダイオー
ド付きトランジスタ１に入力する。ショットキーバリア
ダイオード付きトランジスタ１，２，４、トランジスタ
３、抵抗１２．１３．１４によりトーテムポール回路を
構成しており、ＩＮ入力が高レベル時には、ショットキ
ーバリアダイオード付きトランジスタ１のベースら高レ
ベルになり、ショットキーバリアダイオード付きトラン
ジスタ１．４がオン状態になり、ＯＵＴには低レベルが
出力される。ＩＮ入力が低レベル時には、ショットキー
バリアダイオード付きトランジスタ！のベースが低レベ
ルとなり、ショットキーバリアダイオード付きトランジ
スタ１．４がオフ状態になり、ショットキーバリアダイ
オード付きトランジスタ２と、トランジスタ３がオン状
態となり、ＯＵＴには高レベルが出力される。
、第２図において、１．２．４はショットキーバリアダ
イオード付きトランジスタ、３゜５．９．１１はトラン
ジスタ、１２．１３．１４．１５．１６は抵抗をそれぞ
れ示す０回路動作を説明すると、ＢＣＬレベルの信号を
ＩＮ、ＩＮから各々逆相で入力し、トランジスタ５．９
と、ダイオード接続したトランジスタ６．７，８．１０
と、抵抗１５．１６でレベルシフトして、ＩＮ入力と同
相のＥＣＬレベルの信号をショットキーバリアダイオー
ド付きトランジスタ１に入力する。ショットキーバリア
ダイオード付きトランジスタ１，２，４、トランジスタ
３、抵抗１２．１３．１４によりトーテムポール回路を
構成しており、ＩＮ入力が高レベル時には、ショットキ
ーバリアダイオード付きトランジスタ１のベースら高レ
ベルになり、ショットキーバリアダイオード付きトラン
ジスタ１．４がオン状態になり、ＯＵＴには低レベルが
出力される。ＩＮ入力が低レベル時には、ショットキー
バリアダイオード付きトランジスタ！のベースが低レベ
ルとなり、ショットキーバリアダイオード付きトランジ
スタ１．４がオフ状態になり、ショットキーバリアダイ
オード付きトランジスタ２と、トランジスタ３がオン状
態となり、ＯＵＴには高レベルが出力される。
上述した従来のＥＣＬ−ＴＴＬレベル変換回路は、出力
回路に直接レベルシフト回路が接続されているため、レ
ベルシフト回路の次段のトランジスタのベースから見た
駆動源インピーダンスが高く、そのために、立ち上がり
特性、立ち下がり特性が劣化し、高速動作を妨げるとい
う欠点があった。
回路に直接レベルシフト回路が接続されているため、レ
ベルシフト回路の次段のトランジスタのベースから見た
駆動源インピーダンスが高く、そのために、立ち上がり
特性、立ち下がり特性が劣化し、高速動作を妨げるとい
う欠点があった。
本発明の目的は前記課題を解決したＥＣＬ−ＴＴＬレベ
ル変換回路を提供することにある。
ル変換回路を提供することにある。
前記目的を達成するため、本発明のＥＣＬ−ＴＴＬレベ
ル変換回路においては、ベースを逆相入力の信号源に接
続し、コレクタを正電源に接続し、エミッタに第１の抵
抗を接続した第１のトランジスタと、ベースを上記第１
のトランジスタのエミッタに接続し、コレクタを正電源
に接続し、エミッタを第２の抵抗を介し接地した第２の
トランジスタと、ベースを上記第２のトランジスタのエ
ミッタに接続し、コレクタを第３の抵抗を介し正電源に
接続し、エミッタを第４の抵抗を介し接地した第３のト
ランジスタと、ベースとコレクタを上記第２のトランジ
スタのベースに接続した第４のトランジスタと、アノー
ドを上記第４のトランジスタのエミッタに接続し、カソ
ードを上記第３のトランジスタのコレクタに接続した第
１のショットキーバリアダイオードと、ベースを上記第
３のトランジスタのコレクタに接続し、コレクタと正電
源の間に第５の抵抗を接続した第５のショットキーバリ
アダイオード付きトランジスタと、ベースを上記第５の
ショットキーバリアダイオード付きトランジスタのエミ
ッタに接続し、コレクタを上記第５のショットキーバリ
アダイオード付きトランジスタのコレクタに接続し、エ
ミッタを出力端子に接続した第６のトランジスタと、ベ
ースを上記第３のトランジスタのエミッタに接続し、コ
レクタを上記出力端子に接続し、エミッタを接地した第
７のショットキーバリアダイオード付きトランジスタと
を具備するものである。
ル変換回路においては、ベースを逆相入力の信号源に接
続し、コレクタを正電源に接続し、エミッタに第１の抵
抗を接続した第１のトランジスタと、ベースを上記第１
のトランジスタのエミッタに接続し、コレクタを正電源
に接続し、エミッタを第２の抵抗を介し接地した第２の
トランジスタと、ベースを上記第２のトランジスタのエ
ミッタに接続し、コレクタを第３の抵抗を介し正電源に
接続し、エミッタを第４の抵抗を介し接地した第３のト
ランジスタと、ベースとコレクタを上記第２のトランジ
スタのベースに接続した第４のトランジスタと、アノー
ドを上記第４のトランジスタのエミッタに接続し、カソ
ードを上記第３のトランジスタのコレクタに接続した第
１のショットキーバリアダイオードと、ベースを上記第
３のトランジスタのコレクタに接続し、コレクタと正電
源の間に第５の抵抗を接続した第５のショットキーバリ
アダイオード付きトランジスタと、ベースを上記第５の
ショットキーバリアダイオード付きトランジスタのエミ
ッタに接続し、コレクタを上記第５のショットキーバリ
アダイオード付きトランジスタのコレクタに接続し、エ
ミッタを出力端子に接続した第６のトランジスタと、ベ
ースを上記第３のトランジスタのエミッタに接続し、コ
レクタを上記出力端子に接続し、エミッタを接地した第
７のショットキーバリアダイオード付きトランジスタと
を具備するものである。
以下、本発明の一実施例を図により説明する。
第１図は本発明の一実施例を示す回路図である。
図において、５はベースを逆相入力の信号源に接続し、
コレクタを正電源Ｖｃｃに接続し、エミッタに第１の抵
抗１５を接続した第１のトランジスタである。７はベー
スを上記第１のトランジスタ５のエミッタに接続し、コ
レクタを正電源ＶＣＣに接続し、エミッタを第２の抵抗
１６を介し接地した第２のトランジスタである。９はベ
ースを上記第２のトランジスタ７のエミッタに接続し、
コレクタを第３の抵抗１７を介し正電源Ｖｃｃに接続し
、エミッタを第４の抵抗１８を介し接地した第３のトラ
ンジスタである。８はベースとコレクタを上記第２のト
ランジスタ７のベースに接続した第４のトランジスタで
ある。１３はアノードを上記第４のトランジスタ８のエ
ミッタに接続し、カソードを上記第３のトランジスタ９
のコレクタに接続した第１のショットキーバリアダイオ
ードである。１１はベースを上記第３のトランジスタ９
のコレクタに接続し、コレクタと正電源Ｖｃｃの間に第
５の抵抗１９を接続した第５のショットキーバリアダイ
オード付きトランジスタである。１０はベースを上記第
５のショットキーバリアダイオード付きトランジスタ１
１のエミッタに接続し、コレクタを上記第５のショット
キーバリアダイオード付きトランジスタ１１のコレクタ
に接続し、エミッタを出力端子ＯＵＴに接続した第６の
トランジスタである。１２はベースを上記第３のトラン
ジスタ９のエミッタに接続し、コレクタを上記出力端子
ＯＵＴに接続し、エミッタを接地した第７のショットキ
ーバリアダイオード付きトランジスタである。１，６は
トランジスタ、１４は抵抗、２，３．４はダイオード接
続したトランジスタである。
コレクタを正電源Ｖｃｃに接続し、エミッタに第１の抵
抗１５を接続した第１のトランジスタである。７はベー
スを上記第１のトランジスタ５のエミッタに接続し、コ
レクタを正電源ＶＣＣに接続し、エミッタを第２の抵抗
１６を介し接地した第２のトランジスタである。９はベ
ースを上記第２のトランジスタ７のエミッタに接続し、
コレクタを第３の抵抗１７を介し正電源Ｖｃｃに接続し
、エミッタを第４の抵抗１８を介し接地した第３のトラ
ンジスタである。８はベースとコレクタを上記第２のト
ランジスタ７のベースに接続した第４のトランジスタで
ある。１３はアノードを上記第４のトランジスタ８のエ
ミッタに接続し、カソードを上記第３のトランジスタ９
のコレクタに接続した第１のショットキーバリアダイオ
ードである。１１はベースを上記第３のトランジスタ９
のコレクタに接続し、コレクタと正電源Ｖｃｃの間に第
５の抵抗１９を接続した第５のショットキーバリアダイ
オード付きトランジスタである。１０はベースを上記第
５のショットキーバリアダイオード付きトランジスタ１
１のエミッタに接続し、コレクタを上記第５のショット
キーバリアダイオード付きトランジスタ１１のコレクタ
に接続し、エミッタを出力端子ＯＵＴに接続した第６の
トランジスタである。１２はベースを上記第３のトラン
ジスタ９のエミッタに接続し、コレクタを上記出力端子
ＯＵＴに接続し、エミッタを接地した第７のショットキ
ーバリアダイオード付きトランジスタである。１，６は
トランジスタ、１４は抵抗、２，３．４はダイオード接
続したトランジスタである。
本発明はトランジスタ７、抵抗１６で構成するエミッタ
フォロアにより、トランジスタ９のベースから見た駆動
源インピーダンスを小さくすることによって、立ち上が
り特性、立ち下がり特性の劣化を防ぎ、高速動作が実現
するものである。
フォロアにより、トランジスタ９のベースから見た駆動
源インピーダンスを小さくすることによって、立ち上が
り特性、立ち下がり特性の劣化を防ぎ、高速動作が実現
するものである。
図において、ＩＮ、ＩＮにＥＣＬレベルの入力信号をＩ
Ｎには正相を、ＩＮには逆相を入力する。
Ｎには正相を、ＩＮには逆相を入力する。
ＩＮ入力が高レベル時には、トランジスタ７のベースが
高レベルとなり、トランジスタ７．９、ショットキーバ
リアダイオード付きトランジスタ１２がオン状態となり
、ＯＵＴには低レベルが出力される。ここで、トランジ
スタ９のベースにエミッタフォロアを入れ、駆動源イン
ピーダンスを小さくすることにより立ち上がり特性、立
ち下がり特性の劣化を防止し、また、ダイオード接続し
たトランジスタ８と、ショットキーバリアダイオード１
３をトランジスタ７のベースとトランジスタ９のコレク
タ間に接続することにより、トランジスタ９の飽和の防
止をしている。ＩＮ入力が低レベル時には、トランジス
タ７のベースが低レベルで、ＶＢＥＸ３よりも低い電圧
なので、トランジスタ９、ショットキーバリアダイオー
ド付きトランジスタ１２はオン状態となり、ショットキ
ーバリアダイオード付きトランジスタ１１、トランジス
タ１０がオン状態となるため、ＯＵＴには高レベルが出
力される。
高レベルとなり、トランジスタ７．９、ショットキーバ
リアダイオード付きトランジスタ１２がオン状態となり
、ＯＵＴには低レベルが出力される。ここで、トランジ
スタ９のベースにエミッタフォロアを入れ、駆動源イン
ピーダンスを小さくすることにより立ち上がり特性、立
ち下がり特性の劣化を防止し、また、ダイオード接続し
たトランジスタ８と、ショットキーバリアダイオード１
３をトランジスタ７のベースとトランジスタ９のコレク
タ間に接続することにより、トランジスタ９の飽和の防
止をしている。ＩＮ入力が低レベル時には、トランジス
タ７のベースが低レベルで、ＶＢＥＸ３よりも低い電圧
なので、トランジスタ９、ショットキーバリアダイオー
ド付きトランジスタ１２はオン状態となり、ショットキ
ーバリアダイオード付きトランジスタ１１、トランジス
タ１０がオン状態となるため、ＯＵＴには高レベルが出
力される。
以上説明したように本発明によれば、レベルシフト回路
の次段のトランジスタのベースから見た駆動源インピー
ダンスを低くすることができ、立ち上がり特性、立ち下
がり特性の劣化を防止し、高速動作を行うことができる
効果を有する。
の次段のトランジスタのベースから見た駆動源インピー
ダンスを低くすることができ、立ち上がり特性、立ち下
がり特性の劣化を防止し、高速動作を行うことができる
効果を有する。
第１図は本発明の一実施例を示す回路図、第２図は従来
のＥＣＬ−ＴＴＬレベル変換回路を示す回路図である。 １．５．６，７，９．１０・・・トランジスタ２ ３．
４．８・・・ダイオード接続したトランジスタ １１、１２・・・ショットキーバリアダイオード付きト
ランジスタ １３・・・ショットキーバリアダイオード１４、１５．
１６．１７．１８．１９・・・抵抗ＩＮ、ＩＮ・・・入
力端子 ＯＵＴ・・・出力端子 第 図 拮２図
のＥＣＬ−ＴＴＬレベル変換回路を示す回路図である。 １．５．６，７，９．１０・・・トランジスタ２ ３．
４．８・・・ダイオード接続したトランジスタ １１、１２・・・ショットキーバリアダイオード付きト
ランジスタ １３・・・ショットキーバリアダイオード１４、１５．
１６．１７．１８．１９・・・抵抗ＩＮ、ＩＮ・・・入
力端子 ＯＵＴ・・・出力端子 第 図 拮２図
Claims (1)
- （１）ベースを逆相入力の信号源に接続し、コレクタを
正電源に接続し、エミッタに第１の抵抗を接続した第１
のトランジスタと、ベースを上記第１のトランジスタの
エミッタに接続し、コレクタを正電源に接続し、エミッ
タを第２の抵抗を介し接地した第２のトランジスタと、
ベースを上記第２のトランジスタのエミッタに接続し、
コレクタを第３の抵抗を介し正電源に接続し、エミッタ
を第４の抵抗を介し接地した第３のトランジスタと、ベ
ースとコレクタを上記第２のトランジスタのベースに接
続した第４のトランジスタと、アノードを上記第４のト
ランジスタのエミッタに接続し、カソードを上記第３の
トランジスタのコレクタに接続した第１のショットキー
バリアダイオードと、ベースを上記第３のトランジスタ
のコレクタに接続し、コレクタと正電源の間に第５の抵
抗を接続した第５のショットキーバリアダイオード付き
トランジスタと、ベースを上記第５のショットキーバリ
アダイオード付きトランジスタのエミッタに接続し、コ
レクタを上記第５のショットキーバリアダイオード付き
トランジスタのコレクタに接続し、エミッタを出力端子
に接続した第６のトランジスタと、ベースを上記第３の
トランジスタのエミッタに接続し、コレクタを上記出力
端子に接続し、エミッタを接地した第７のショットキー
バリアダイオード付きトランジスタとを具備することを
特徴とするＥＣＬ−ＴＴＬレベル変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63330118A JPH02174420A (ja) | 1988-12-27 | 1988-12-27 | Ｅｃｌ―ｔｔｌレベル変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63330118A JPH02174420A (ja) | 1988-12-27 | 1988-12-27 | Ｅｃｌ―ｔｔｌレベル変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02174420A true JPH02174420A (ja) | 1990-07-05 |
Family
ID=18229001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63330118A Pending JPH02174420A (ja) | 1988-12-27 | 1988-12-27 | Ｅｃｌ―ｔｔｌレベル変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02174420A (ja) |
-
1988
- 1988-12-27 JP JP63330118A patent/JPH02174420A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63193720A (ja) | 論理回路 | |
| JP3079675B2 (ja) | レベル変換回路 | |
| KR900006047B1 (ko) | 전압 레벨 변환기 | |
| JPH0633715Y2 (ja) | トランジスタ−トランジスタ論理回路 | |
| US5338980A (en) | Circuit for providing a high-speed logic transition | |
| US5068550A (en) | ECL-TTL signal level converter | |
| JPH0573292B2 (ja) | ||
| JPH02174420A (ja) | Ｅｃｌ―ｔｔｌレベル変換回路 | |
| US4607175A (en) | Non-inverting high speed low level gate to Schottky transistor-transistor logic translator | |
| JP2760017B2 (ja) | 論理回路 | |
| JPS6334652B2 (ja) | ||
| JPH05335917A (ja) | トランスファーゲート及びこれを用いたダイナミック型分周回路 | |
| EP0433685B1 (en) | Semiconductor integrated circuit having ECL circuits | |
| US5105106A (en) | Circuit configuration for converting TTL-level signals into CML or ECL-level signals | |
| JPS60502182A (ja) | 電流切換装置 | |
| JPH0241024A (ja) | 信号変換装置 | |
| JP2570480B2 (ja) | レベル変換回路 | |
| JP2998368B2 (ja) | Ｔｔｌ論理回路 | |
| KR940007955B1 (ko) | Bicmos 구동회로 | |
| JP3172310B2 (ja) | バッファ回路 | |
| JPS62151021A (ja) | 論理回路 | |
| JP2672969B2 (ja) | Ｅｃｌ回路 | |
| JPH02116221A (ja) | Ｅｃｌ−ｔｔｌレベル変換回路 | |
| JPS6377218A (ja) | 半導体論理回路 | |
| JPS6271329A (ja) | 半導体集積回路 |