JPH02174431A - ミュート制御回路 - Google Patents

ミュート制御回路

Info

Publication number
JPH02174431A
JPH02174431A JP33225788A JP33225788A JPH02174431A JP H02174431 A JPH02174431 A JP H02174431A JP 33225788 A JP33225788 A JP 33225788A JP 33225788 A JP33225788 A JP 33225788A JP H02174431 A JPH02174431 A JP H02174431A
Authority
JP
Japan
Prior art keywords
error
circuit
signal
mute
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33225788A
Other languages
English (en)
Inventor
Keisuke Umeda
圭祐 梅田
Naohiko Toyoda
豊田 直彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba AVE Co Ltd
Original Assignee
Toshiba Corp
Toshiba Audio Video Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Audio Video Engineering Co Ltd filed Critical Toshiba Corp
Priority to JP33225788A priority Critical patent/JPH02174431A/ja
Publication of JPH02174431A publication Critical patent/JPH02174431A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は、符号化信号のエラー検出情報に基づいて出
力にミュートをかけるミュート制御回路に関Jる。
(従来の技術) 通信回線を介して伝送される符号化伝送信号を受信し処
理するデジタル受信機や、ディスクに記録された信号を
再生するデジタル情報機器では。
伝送路中の妨害によりデータ中に混入するノイズによっ
てエラーが発生し、出力におけるノイズの原因となる。
そこで、従来は、第6図に示すように、デジタル信号処
理系におけるエラー検出回路の出力を利用してミュート
をかける。
第6図において、入力信号×は、所定のエラー訂正符号
により情報ビットに1チエツクビツトを付加した符号化
信qである。この入力信号Xは、訂正回路11とエラー
検出回路12から成るエラー制御回路に人力する。エラ
ー制御回路からは、訂正回路11によってエラーの訂正
された信@Yaが出力し、この信号Yaはミュート回路
14に入力する。
エラー検出回路12は、エラー訂正過程で出ノjされる
エラー検出情報Eをエラーカウンタ13に供給づる。エ
ラーカウンタ13は、中位期間下の間に生ずるエラー検
出情報Eの発生回数を示すカウント情報を出力Jる。こ
のカウント情報は、前記ミュート回路14ヘミユート制
御信号CMとして印加される。
エラー訂正回路11は、エラーle、即ちエラー発生率
が増加Jると、エラー検出は可能であっても、訂正不可
能になる。訂正を受けなかった出力Yは、B再情報の場
合、バチバチという耳障りなノイズを発生する。そこで
、エラー検出回路12から検出されるエラー検出情報E
によって、単位時間Tにおけるエラー51eをカウント
し、エラー量eがミュートをかけるか否かのしきい値E
Hを超過すると、ミュート制御信号CMを立上げて、ミ
ュート回路14にミュート動作を行わせるのである。
しかしながら、上記ミュート制御回路は、エラー m 
eがゆっくり上昇したり、EH値付近でふらついたりし
た場合、ノイズが発生する。
第7図a、bは、エラー1eがゆっくり上昇してノイズ
が発生する過程を示す。第7図aは、lZ軸は単位時間
Tのエラー量eを示し、横軸は時間を示す。エラー量e
は1通常OヤりEO’  (訂正可能範囲)のレベルで
あり、エラー訂正回路11がエラー訂正を行うことで、
第7図すに示づようにミュートのかからない通常動作と
なる。しかし、エラーff4eが訂正可能な舟を越える
E1’以上に上Wすると、訂正されないデータが増加す
る。実際にミュートがかかるのは、エラー1eがEHを
越えた時であるので、エラーmeh<E1’ からEH
の間は、ノイズを発生してしまう。
(発明が解決しようとする課題) 従来のミュート制御回路は、エラー検出回路より出力さ
れるエラー検出情報に基づいてミュートをかけるか否か
を制御しているので、エラー発生率が、ミュートのかか
るしきい値付近でゆっくり変化するとぎは、出力にノイ
ズが発生するという問題があった。
この発明は上記問題点を除去し、エラー発生率がミュー
トのかかるレベルにゆっくりと上背したり下降するとき
に、出力中に現われるノイズを低減するミュート制御回
路の提供を目的とする。
[発明の構成] (課題を解決するための手段) この発明は、符号化信号をエラー検出及び訂正するエラ
ー制御回路と、このエラー制御回路からの出力の振幅を
可変J”る振幅制御回路及びこの回路の出力をミュート
するミュート回路と、エラー発生率を示す情報に基づき
その発生率に応じて前記振幅制御回路の可変量を制御し
、予め定めたエラー発生率を超過づるとミ1−トをかけ
るエラーカウンタとを具備したことを特徴とする。
(作用) このような構成によれば、エラー量の増加に応じて信号
振幅を抑えてノイズを低減する。そして、エラー量があ
るしきい値を超過すると、ミュートをかけることができ
る。
(実施例) 第1図はこの発明に係るミュート制御回路の一実施例を
示す構成図である。
第1図において、入力信号Xは、伝送路を通つて伝送さ
れる符号化信号であり、この信号Xは。
訂正回路11及びエラー検出回路12から成るエラー制
御回路10でエラー訂正と検出を受ける。エラー制御方
式は、情報ビットにチエツクピットを付加したハミング
符号1巡回符@等の自己訂正方式である。
エラー訂正回路11でエラー訂正を受けた信号Yaは、
振幅を段階的に可変するボリューム回路16に入力し、
エラー量eに応じた振幅の制御を受ける。ボリューム回
路16の出力は、ミュート回路14に入力し、エラーf
eeがしきい値を超過すると。
ミュートされる。
上記ボリューム回路16及びミュート回路14は。
エラーカウンタ15からの振幅制御化QCv及びミュー
ト制御信号CMによって動作する。即ち、エラーカウン
タ15は、エラー検出回路12からのエラー検出情報E
をカウントし、その単位時間T当たりのカウント値に応
じたボリューム可変量を示す振幅υJH信号Cvを発生
する。また、ミュート制御信号は、カウント値が所定値
を越えると、ミュ−ト制御信号CMを立上げる。
第2図a、bは上記構成の動作を示す動作説明図であり
、以下、これらの図に従って、第1図の回路の動作を説
明する。
各図で横軸は時間軸である。第2図aは縦軸がエラーm
eを表わし、単位時間T当たりのエラー&1eの推移を
示している。
エラーH1eによるノイズ制御で、エラーff1eがし
きい値EHを越えると、ミュート制御信号CHを立ち上
げミュートをかけるのは、従来と同じである。
この実施例では、しきい値EHよりエラー量eの少ない
領域で、そのエラー量eの推移に応じて振幅の制御を行
う。第2図すの縦軸はボリューム回路16に与えられる
ボリューム可変量を示す。エラー量eが0−Elの領域
では、ボリューム回路16及びミュート回路14とも通
常動作を行い、ボリューム可変量は、信号振幅をそのま
ま維持して出力するVOレベルが与えられる。エラーω
eがある値E1を越えると、Elよりエラー値が大きい
E2までの領域(E1〜E2>では、ボリューム可変毎
を■Oより■1に変化し、振幅を一段階ダウンする。同
様に、エラー量eがE2〜E3の領域では、更にポリコ
ーム可変量を一段階ダウンしたV2に、E3〜EHの領
域では、V3に下げる。
斜線領域は、上記ボリューム可変量の推移を示し。
エラーmeがE1〜しきい値EHをとる期間、振幅制御
が段階的に行われることを示1゜こうして、この実施例
によれば、エラーf11eが緩やかに変化するようなノ
イズ発生状況下において、ミュートがかかるまでのノイ
ズ発生を低減することができる。
ボリューム回路16とミュート回路14の順序は。
いずれでもよく、また、デジルタ方式、アナログ方式を
問わない。デジタル方式の場合は、振幅制御信号Cvと
して、係数器に設定する係数信号を発生する。また、ア
ナログ方式の場合は、振幅制御信号Cvとして、利得可
変増幅器の利得を制御する信号を発生する。
また、ボリューム可変量を各段階に切苔えるときのしき
い値は、E1〜E2 、E2〜E3.E3〜EHの間の
いずれかの値に設定するが、このしきい値は、エラーh
1eが上昇する場合と下111?lる場合とで、異なる
値にし、ヒステリシスを持たせるようにしても良い。
次に、第3図はSHF帯の信号によって伝送されるPC
Ma声情報デコーダ装置に適用した具体的な実施例を示
ず。
第3図にa3いて、入力信号Xは、 1[1secl単
位のフレーム構成で、フレーム同期信号、制御コード信
号、レンジデータ、準瞬時圧縮された音声データ、付加
データ、エラー訂正符すがら成る。
10’ は誤り制御回路であり、BCH(ボース・デユ
ートリ・ホッケンゲム)コードを用いた誤り訂正と検出
を行う。エラー訂正回路の出力’(aは。
圧縮された音声データをレンジデータに基づいて伸長す
る伸長回路17を介し、ミュート回路14を介して出力
信号Yとなる。
信号Ya中のレンジデータは、レンジ検出回路18で検
出される。レンジ検出回路18は、レンジデータの誤り
検出と訂正を行い、3ビツトのレンジデータを発生する
。このレンジデータは、加算器19に入り、エラーカウ
ンタ15からのレンジダウン信号と加算する。レンジダ
ウン信号は、加算器19に入力してレンジ検出回路18
からのレンジデータを、エラー値eに応じてレンジダウ
ンするように加工する。レンジダウン信号は2ビツトで
ある。
こうして、加算器19からは、この発明によるエラー量
eに応じて振幅を規制するレンジダウン信号も加味した
伸長用レンジデータが出力し、伸長回路17は、このデ
ータに基づいて¥=瞬時圧縮された音声データを伸長す
る。
第3図の実施例に使用するエラーカウンタ15は。
第4図のように構成する。
第4図において、41はmピットカウンタ(mは任意の
整数)であり、単位時間毎に発生するエラー用検出用パ
ルスTによって、エラー制御回路10より供給されるエ
ラー検出情報Eのカウントを行う。mビットカウンタ4
1は、終段のmビット目の出力が転移する(例えばロウ
レベル、からハイレベルに変わる)と、ミュートを行う
しきい(iaEHを越えたことを意味するようにしであ
る。
フリップフロップ42.43.44で構成される論理回
路は1mビット目の出力と1m−1ビツト目の出力より
1mビット目の出力が転移したか否かを7JI所し1m
ビット目の出力が転移したと判断Jると、ミュート制御
信号CHを立上げる ラッチ回路45.4Gは1m−1ビツト目の出力とm−
2ビツト目の出力とを、それぞれパルスTによってラッ
チする。これにより、ラッチ回路45は。
レンジ検出回路18からのレンジデータを2レンジダウ
ンする1ビツトの信号(論理11111 )を出力し、
ラッチ回路46は、同レンジデータをルンジダウンする
1ビツトの信号(論理“’1”)を出力する。また1両
ラッチ回路45.46から論理“1″の出力があるとき
は、レンジ検出回路18からのレンジデータを3レンジ
ダウンさせるレンジダウン信号となる。
このような構成によれば0m−2ビツト目の出力がロウ
レベルからハイレベルに転移すると、第2図aで、エラ
ー1eがE1〜E2の領域にあることに対応し、そのと
き、ラッチ回路46の出力が論理111 I+になるこ
とで、伸長用レンジデータがルンジダウンされて、ボリ
ューム可変量をvOからvlに落としたことと等価にな
る。また0m−1ビツト目の出力がロウレベルからハイ
レベルに転移する時は、エラー量がE2〜E3の領域に
あることに対応し、伸長用レンジデータを2ステツプダ
ウンしてボリューム可変ωをVlからV2に落としたこ
とになる。更に2m−1ビツト目と。
m−2ビツト目が両方ともハイレベルに立上がる時は、
エラー量がE3〜EHの領域にあることに対応し、伸長
用レンジデータ、を3レンジダウンしてボリューム可変
量を■2からV3に落としたことになる。そして1mビ
ット目がハイレベルに立上がるときは、ミュート制御信
号が発生して、伸長用レンジデータの如何に関わらず、
ミュートがかかる。
つまり、エラー量が ■2  ≦e<2111−1     ・・・レンジダ
ウン1とする。
第5図は上記動作のタイムチャートを示す。
(a)は単位時間間隔で発生ずるパルスTのタイミング
を示し、このパルスとパルスの間に、BHCコードによ
るエラー帛が、■の領域の時は(C)に示すように、レ
ンジダウン1の信号を立上げ、■の領域の時は(d)に
示Jように、レンジダウン2の信号を立上げる。更に、
エラー量が2 を超過すると、(e)に示すように、ミ
ュート制御信号CHを立上げる。
尚、第3図の実施例の場合、王は、1〜1/8[5ec
lの間隔に設定する。また、伝送レンジデータはO〜4
レンジの5段階であるため、加算器19おける加粋結果
が5以上になったら4に固定する回路が必要である。
[発明の効果] 以上説明したようにこの発明によれば、エラーが暫時上
昇する場合に、ノイズ低減量を徐々に深くしてミュート
に移行し、自然なミュ、−ト効果を得る効果がある。
【図面の簡単な説明】
第1図はこの発明に係るミュート制御回路の一実施例を
示す構成図、第2図は第1図の動作を説明する動作説明
図、第3図及び第4図はこの発明の他の実施例を示す構
成図、第5図は第3図に示す実施例の動作を説明するタ
イムチセード、!56図は従来のミュート制御回路を示
す描成図、第7図は第6図に示す回路の動作を示J−動
作説明図第 V 図 第3図

Claims (1)

  1. 【特許請求の範囲】 伝送路を介して伝送される符号化信号のエラー検出と訂
    正を行うエラー制御回路と、 このエラー制御回路から出力する信号の振幅を可変する
    振幅制御回路及びこの回路の出力をミュートするミュー
    ト回路と、 前記エラー制御回路からのエラー検出情報をカウントし
    、そのカウント値に応じて前記振幅制御回路の可変量を
    制御し、予め定めたエラー発生率を超過すると前記ミユ
    ート回路を動作させるエラーカウンタとを具備したこと
    を特徴とするミュート制御回路。
JP33225788A 1988-12-27 1988-12-27 ミュート制御回路 Pending JPH02174431A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33225788A JPH02174431A (ja) 1988-12-27 1988-12-27 ミュート制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33225788A JPH02174431A (ja) 1988-12-27 1988-12-27 ミュート制御回路

Publications (1)

Publication Number Publication Date
JPH02174431A true JPH02174431A (ja) 1990-07-05

Family

ID=18252929

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33225788A Pending JPH02174431A (ja) 1988-12-27 1988-12-27 ミュート制御回路

Country Status (1)

Country Link
JP (1) JPH02174431A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1148638A1 (en) * 2000-04-07 2001-10-24 Motorola, Inc. Receiver with audio mute switch controlled by field strength analyzer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1148638A1 (en) * 2000-04-07 2001-10-24 Motorola, Inc. Receiver with audio mute switch controlled by field strength analyzer

Similar Documents

Publication Publication Date Title
KR910002980B1 (ko) 이득 제어 장치
CN1741376B (zh) 自动增益控制电路
EP1691487B1 (en) Enhancement of the dynamic range of a multibit digital-to-analog converter
JPH0514195A (ja) デイジタル/アナログ変換装置
US4818996A (en) Digital-to-analog converting circuit
CA1340064C (en) Signal processing apparatus with dual parallel a/d and d/a converters
JPH0310411A (ja) ディジタルボリュームの劣化防止回路
JPH02174431A (ja) ミュート制御回路
US6420987B1 (en) Hysteresis in an oversampled data conveter
JP3436940B2 (ja) 無線通信装置
US4931796A (en) Digital-to-analog conversion circuit
US7974421B2 (en) Audio signal processing method and related device
US5724277A (en) Background noise generating apparatus
KR20020040914A (ko) 디지털 입력신호의 워드 길이를 축소하는 방법 및 장치와,그 디지털 입력신호를 회복하는 방법 및 장치
JP3089477B2 (ja) 量子化器及び量子化方法
JPS60201776A (ja) 自動等化器
US5319458A (en) Method and circuit for generating an adaptive constant for band compression of video signals
KR870000672B1 (ko) 디지탈-오디오테이프레코더의 뮤팅용 곱셈회로
JP3169667B2 (ja) 音声信号選択回路
JPS594345A (ja) デ−タ伝送系補正装置
JPH024535Y2 (ja)
JPH0129877Y2 (ja)
JPS6244450B2 (ja)
JPH1168570A (ja) デルタ・シグマ型d/a変換器
JPS62141822A (ja) デルタ変調/復調装置におけるデ−タ制御回路