JPH02174565A - インバータ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、負荷として例えば放電ランプを高周波点灯
させるのに用いるインバータ装置に関するものである。

〔従　来　の　技　術〕

第６図は従来の１石式のインバータ装置の構成を示す回
路図である。

第６図において、Ｅｌは直流電源、Ｑｌは例えばトラン
ジスタからなるスイッチング素子で、制御回路ＣＲ，か
ら与えられる制御信号（矩形波信号）に従って周期的に
オンオフする。Ｌ　Ｄ　、は例えば放電ランプ等の負荷
で、Ｌ２は負荷電流１１゜を制限する負荷電流制限用イ
ンダクタンス要素で、負荷ＬＤ、および負荷電流制限用
インダクタンス要素Ｌ２の直列回路に直流電源Ｅ１から
スイ・ノチング素子Ｑ１を介して断続的に給電される。

Ｃ３はスイッチング素子Ｑ１のオフ時における負荷ＬＤ
、および負荷電流制限用インダクタンス要素Ｌ２の直列
回路の振動電流の通電路となるとともにスイッチング素
子Ｑ１および直流型＃Ｅ１とで閉ループ回路を構成する
コンデンサからなるキャパシタンス要素である。Ｌｌは
キャパシタンス要素Ｃ１と並列接続されたインダクタン
ス要素、Ｄｌばスイッチング素子Ｑ１に逆並列接続され
たダイオードである。

この１石式のインバータ装置は、スイッチング素子Ｑ、
のオンオフによって、負荷電流制限用インダクタンス要
素Ｉ、２を介して負荷１−　Ｄ　、に高周波電力を供給
するようになっている。

以下、この回路の動作を説明する。

制御回路ＣＲ，から出力されるオンオフのための矩形波
信号により、スイッチング素子Ｑ、がオンとなると、直
流電源Ｅ１−負荷ＬＤ、−負荷電流制限用インダクタン
ス要素Ｌ２−スイッチング素子Ｑ、−直流電′ａＥ１の
経路で電流が流れる。

その後、スイッチング素子Ｑ、がオフとなると、負＠　
Ｉ−Ｄ　、および負荷電流制限用インダクタンス要素Ｌ
２の直列回路を流れていた電流は、その後も流れ続けよ
うとし、この電流は、キャパシタンス要素Ｃ１を通して
流れ、キャパシタンス要素Ｃ１に電荷が蓄積されること
になる。キャパシタンス要素Ｃ１に蓄積された電荷は、
負荷Ｌ　Ｄ　、および負荷電流制限用インダクタンス要
素Ｌ２の直列回路を通して放電し、負荷Ｌ　Ｄ　、には
高周波の振動電流が流れる。また、キャパシタンス要素
Ｃ１を流れる電流も振動電流となる。したがって、スイ
ッチング素子Ｑ１の両端間に印加される電圧も振動電圧
となる。

以上のような動作によって、制御回路ＣＲ，から出力さ
れる制御信号Ｖ、が第７図（ｅｌのような矩形波信号と
なった場合、スイッチング素子Ｑ、の両端間に印加され
る電圧■。ｒ：は第７図（８）のように変化し、スイッ
チング素子Ｑ１に流れる電流Ｉ。

は第７図（ｂｌのように変化し、負荷電流ＩＬは第７図
（ｃｌのように変化し、キャパシタンス要素Ｃ１を流れ
る電流■。１ば第７図（ｄｌのように変化する。

上記したインバータ装置は、キャパシタンス要素Ｃ１が
直流電源Ｅ１の電圧まで充電されれば、直流電源Ｅ１と
キャパシタンス要素Ｃ１とで閉ルプ回路を構成するスイ
ッチング素子Ｑ１に印加される電圧は零になり、この時
にスイッチング素子Ｑ１が制御信号■３によってオンと
なれば、キャパシタンス要素Ｃ］からスイッチング素子
Ｑ１へは電流は流れ込まず、負荷Ｌ　Ｄ　、および負荷
電流制限用インダクタンス要素Ｌ２の直列回路を通る電
流のみがスイッチング素子Ｑ１に流れ込むことになる。

この場合には、スイッチング素子Ｑ１の電流Ｉ。には第
７図ｆｂｌに示したようにラッシュ電流は流れない。

しかし、インバータ装置の動作状態によっては、キャパ
シタンス要素Ｃ１が直流電源Ｅ、の電圧まで充電されず
、スイッチング素子Ｑ１への印加電圧■。わが零に戻ら
ないまま、制御信号■３がハイとなってスイッチング素
子Ｑ１がオンとなる場合がある。この場合、スイッチン
グ素子Ｑ１がオンとなった時に、キャパシタンス要素Ｃ
１の電圧を直流電源Ｅ１の電圧まで充電するようなラッ
シュ電流が流れることになる。この時のスイッチング素
子Ｑ１の電流波形を第８図（ｂ）に示す。なお、第８１
ｆｆｉ（ａｌ、　（ｃｌ、　（ｄ）、　ｉｅ）は、それ
ぞれ第７図＋ａｌ、　（ｃ）＋ｄｉ、　ｔｅｌと同し箇
所の波形を示している。

」二足ラッシュ電流はスイッチング素子Ｑ１の耐量を超
え、スイッチング素子Ｑ、が過熱または破壊するおそれ
があった。

以上のような状態になることは、負荷Ｌ　Ｄ　、の抵抗
値が大きいときに生じやすい。例えば蛍光ランプは、高
周波点灯時は等制約に抵抗として取り扱うことができる
が、寿命末期になると放電しにくくなり、したがって抵
抗値が大きくなって前述したラッシュ電流が流れる状態
となる。

第６図のインバータ装置のようなラッシュ電流によるス
イッチング素子Ｑ１の破壊の問題を解消する手段として
、第９図および第１０図に示すように、直流型ＢＥ１と
キャパシタンス要素Ｃ４とスイッチング素子Ｑ１とで構
成される閉ループ回路中に、チョークコイルからなるラ
ッシュ電流制限用インダクタンス要素Ｌ３を介挿してラ
ッシュ電流のピーク値を下げ、スイッチング素子Ｑ１に
流れるラッシュ電流をスイッチング素子Ｑ１の面］量以
下にすることが考えられる。

第９図のインバータ装置は、キャパシタンス要素Ｃ１の
側にラソシヱ電流制限用インダクタンス要素Ｌ３を介挿
した例を示し、第１０図はスイッチング素子Ｑ１の側に
ラッシュ電流制限用インダクタンス要素１．．３を挿入
した例を示している。

〔発明が解決しようとする課題〕

第９図のインバータ装置の場合は、スイッチング素子Ｑ
１がオンからオフに切り替わり、負荷電流制限用インダ
クタンス要素Ｌ２を流れる電流１　ｒ−がキャパシタン
ス要素ＣＩに流れ込む時に、流入をラッシュ電流制限用
インダクタンス要素Ｌ３が阻害する。この結果、ラッシ
ュ電流制限用インダクタンス要素Ｌ３の両端間にＬ３　
　（ｄ＋／ｄｔ）なる電圧が発生し、それがスイッチン
グ素子Ｑ１に印加され、またサージ電圧によりノイズが
発生する。

また、第１０図のインバータ装置の場合は、スイッチン
グ素子Ｑ、がオフとなる際に、ラッシュ電流制限用イン
ダクタンス要素Ｉ、３の電流変化により、ラッシュ電流
制限用インダクタンス要素Ｌ３の両端間にＬ　３　　（
ｄｔ／ｄｔ）なる電圧が発生し、スイッチング素子Ｑ１
にサージ電圧が印加される。

以上述べたように、直流電源Ｅ１とキャパシタンス要素
Ｃ１とスイッチング素子Ｑ１とからなる閉ループ回路中
にラッシュ電流制限用インダクタンス要素Ｌ３を挿入す
ると、スイッチング素子Ｑ１にサージ電圧が印加され、
ノイズが発生ずるという問題があり、またサージ電圧を
スイッチング素子Ｑ１の耐圧より低く抑える必要がある
ので、ラッシュ電流制限用インダクタンス要素Ｌ３とし
てあまりインダクタンス値の大きいものを使用すること
はできなかった。このため、ラッシュ電流の抑制能力を
高めることはできなかった。

この発明の目的は、ラッシュ電流に対する抑制能力を高
めることができ、しかも定常振動電流によるサージ電圧
の発生を抑えることができるインバータ装置を提供する
ことである。

〔課題を解決するための手段〕

この発明のインハーク装置は、直流電源に対して、周期
的にオンオフを繰り返すスイッチング素子を介して負荷
および負荷電流制限用インダクタンス要素の直列回路を
接続し、直流電源から負荷および負荷電流制限用インダ
クタンス要素の直列回路ヘスイツチング素子のオンオフ
に伴って断続的に給電するようＧこしている。また、ス
イッチング素子のオフ時における負荷および負荷電流制
限用インダクタンス要素の直列回路の振動電流の通電路
としてキャパシタンス要素を設けている。このキャパシ
タンス要素はスイッチング素子および直流電源とで閉ル
ープ回路を構成する。そして、負荷電流制限用インダク
タンス要素と電磁結合したう、シュ電流制限用インダク
タンス要素を上記閉ループ回路中に直列介挿している。

〔作　　　用〕

この発明の構成においては、直流電源とキャパシタンス
要素とスイッチング素子とで構成される閉ループ回路中
にラッシュ電流制限用インダクタンス要素を介挿したこ
とにより、スイッチング素子の印加電圧が零に戻る以前
にスイッチング素子がオンとなったときに、上記閉ルー
プ回路を流れるラッシュ電流をラッシュ電流制限用イン
ダクタンス要素で抑制することができる。

一方、負荷および負荷電流制限用インダクタンス要素の
直列回路を流れる振動電流に対してラッシュ電流制限用
インダクタンス要素は、ラッシュ電流制限用インダクタ
ンス要素と負荷電流制限用インダクタンス要素とが電磁
結合しているため、振動電流の経路がスイッチング素子
のオンオフに伴ってスイッチング素子およびキャパシタ
ンス要素の間で切り替わっても、ラッシュ電流制限用イ
ンダクタンス要素の磁束が負荷電流制限用インダクタン
ス要素の磁束と共通であり、切り替えに伴う急激な磁束
変化は生じず、負荷および負荷電流制限用インダクタン
ス要素を流れる電流の変化に従った緩やかなものとなる
。このため、負荷、および負荷電流制限用インダクタン
ス要素の直列回路を流れる振動電流に対して、ラッシュ
電流制限用インダクタンス要素は大きな電流制限要素と
はならず、大きなサージ電圧は発生しない。

したがって、ラッシュ電流制限用インダクタンス要素の
インダクタンス値を大きくしてラッシュ電流の抑制能力
を高めることが可能となる。

〔実　施　例〕

以下、この発明の実施例を図面を参照しながら説明する
。

第１図はこの発明の第１の実施例のインバータ装置の構
成を示す回路図である。

第１図のインハーク装置は、第９図におけるキャパシタ
ンス要素０１例のラッシュ電流制限用インダクタンス要
素Ｌ３および負荷電流制限用インダクタンス要素Ｌ２に
代えて、電磁結合した巻線ｎ、および巻線ｎ２を有する
インダクタンス要素Ｌ４を用いたものである。巻線ｎ１
が第９図におけるランシュ電流制限用インダクタンス要
素Ｌ３に対応し、巻線ｎ２が同負荷電流制限用インダク
タンス要素Ｉ５２に対応し、両巻線ｎ１．ｎ２の極性は
・印で示している。

その他の構成は第９図のインハーク装置と同様である。

このインハーク装置では、直流型ｔＡＥ１とキャパシタ
ンス要素Ｃ１とスイッチング素子Ｑ１とで構成される閉
ループ回路中にラッシュ電流制限用インダクタンス要素
であるインダクタンス要素Ｌ４の巻線ｎ、を介挿したこ
とにより、回路動作の都合によって、スイッチング素子
Ｑ１への印加電圧■ｏゆが零に戻る以前にスイッチング
素子Ｑ、がオンとなったときに、上記閉ループ回路を流
れるラッシュ電流（第８図（ｂ）に示した）のピーク値
を巻線ｎ１のインダクタンス成分にて抑制することがで
きる。

一方、負荷ＬＤ、および負荷電流制限用インダクタンス
要素であるインダクタンス要素Ｌ４の巻線ｎ２の直列回
路を流れる振動電流■１、に対して巻線ｎ１は、巻線ｎ
、と巻線ｎ２とが電磁結合しているため、振動電流■１
．の経路がスイッチング素子Ｑ１のオンオフに伴ってス
イッチング素子Ｑ１およびキャパシタンス要素Ｃ１の間
で切り替わっても、巻線ｎ１の磁束が巻線ｎ２の磁束と
共通であり、切り替えに伴う急激な硼東変、化は生じず
、負荷ＬＤ、および巻線ｎ２を流れる振動電流１１゜の
変化に従った緩やかなものとなる。このため、負荷Ｌ　
Ｄ　、および巻ｖＡｎ２の直列回路を流れる振動電流１
１．に対して、巻線ｒｌ　］は大きな電流制限要素とは
ならず、大きなザージ電圧は発生しない。

このため、ノイズの発生は十分に低く抑えることができ
、またスイッチング素子Ｑ１に印加される→ノ゛−ジ電
圧も低く抑えることができる。

したがって、巻線ｎ、の巻数を増加させて巻線ｎ１のイ
ンダクタンス値を大きくしてラッシュ電流のピーク値の
抑制能力を十分に高めることが可能となる。

また、ラッシュ電流制限用インダクタンス要素である巻
線ｎ１と負荷電流制限用インダクタンス要素である巻線
ｎ２とを電磁結合しており、両者をインダクタンス要素
Ｌ４として一体化できるので、インバータ装置全体とし
て小型化を図ることができる。

なお、上記以外の回路動作は、第９図のものと同様であ
る。

第２図はこの発明の第２の実施例のインバータ装置の構
成を示す回路図である。

第２図のインバータ装置は、巻線ｎ１．ｎ２の極性が第
１図のものと逆になっているインダクタンス要素Ｌ５を
用いたもので、その他の構成は第１図のものと同様であ
る。

第３図は第２図の各部のタイムチャートであり、（ａ）
はスイッチング素子Ｑ１の両端間に印加される電圧■。

Ｂを示し、ｆｂｌはスイッチング素子Ｑ１に流れる電流
Ｉ。を示し、（Ｃ１は負荷ＬＤ、および負荷電流制限用
インダクタンス要素Ｌ２の直列回路に流れる電流ＩＬを
示し、（ｄｌは巻線ｎ１の両端の電圧■。１を示してい
る。

この実施例の場合、振動電流により生じるインダクタン
ス要素Ｌ４の巻線ｎ１に生じる第３図ｆｄ＋の電圧■ｎ
１がスイッチング素子Ｑ１に印加される電圧を減少させ
る方向に作用し、スイッチング素子Ｑ１として、第１図
の場合よりも耐圧の低いものを使用することが可能とな
る。その他の作用効果は第１図の実施例と同様である。

第４図はこの発明の第３の実施例のインバータ装置の構
成を示す回路図である。

第４図のインバータ装置は、第１０図におりるスイッチ
ング素子Ｑ１側のラッシュ電流制限用インダクタンス要
素Ｌ３および負荷電流制限用インダクタンス要素Ｌ２に
代えて、電磁結合した巻線ｎ１および巻Ｉｎ２を有する
インダクタンス要素Ｌ４を用いたものである。巻線ｎ、
が第１０図におけるラッシュ電流制限用インダクタンス
要素Ｌ３に対応し、巻線ｎ２が同負荷電流制限用インダ
クタンス要素Ｉ−２に対応している。なお、極性につい
ては、図示していないが、第１および第２の実施例と同
様に考えることができる。

その他は第１０図のインバータ装置と同様である。

この実施例の場合も、インダクタンス要素Ｌ４の巻線ｎ
、がラッシュ電流を制限することになり、この巻線ｎ１
が巻線ｎ２と電磁結合していることから、第１の実施例
と同様に、負荷ＬＤ、および巻線ｎ２の直列回路を流れ
る振動電流■１．に対して、巻線ｎ、は大きな電流制限
要素とはならず、大きなザージ電圧は発生しない。この
ため、第１の実施例と同様の作用効果を奏することにな
る。

第５図はこの発明の第４の実施例のハーフブリノジ型の
インバータ装置の構成を示す回路図である。

第５図のインバータ装置は、直流電源Ｅ２に対して、ト
ランジスタからなるスイッチング素子Ｑ２．Ｑ３の直列
回路とダイオードＤ２．Ｄ３の直列回路とを並列に接続
し、インダクタンス要素Ｔ、６の巻線ｎ１をダイオード
Ｄ２．Ｄ３の接続点とスイッチング素子Ｑ２．Ｑ３の接
続点との間に接続し、スイッチング素子Ｑ２と並列にコ
ンデンサＣ２，放電ランプ等の負荷Ｉ−Ｄ　２およびイ
ンダクタンス要素Ｌ６の巻線ｎ２の直列回路を接続し、
両スイッチング′素子Ｑ２．Ｑ３を制御回路ＣＲ２から
出力される制御信号に従ってドライブ回路ＤＲ，，ＤＲ
２を介して交互にオン動作させるようにしたものである
。この場合、インダクタンス要素Ｌ６の巻線ｎ１がラッ
シュ電流制限用インダクタンス要素として作用し、巻線
ｎ２が負荷電流制限用インダクタンス要素として作用す
る。

このハーフブリッジ型のインバータ装置は、直列接続し
た２個のスイッチング素子Ｑ２．Ｑ３を交互にオン動作
させることにより、負荷ＬＤ２に対して高周波電力を供
給するようになっている。

このインバータ装置は、例えば負荷回路（負荷Ｌ　Ｄ　
、　、巻線ｎ２．コンデンサＣ２等）の共振周波数より
低い周波数でスイッチング素子Ｑ２．Ｑ３を交互にオン
駆動すると、負荷回路に進相電流が流れることになる。

具体的に説明すると、まず電流は、直流電源Ｅ２−コン
デンサＣ２＝ｉｉＬＤ２−巻線ｎ２→スイッチング素子
Ｑ３−直流型ＢＥ、、の経路で流れ、つぎにダイオード
Ｄ３−巻線ｎ１−巻線ｎ２−負荷Ｌ　Ｄ　２−コンデン
サＣ２−直流電源Ｅ２→ダイオードＤ３の経路で流れ、
つぎにコンデンサＣ２→スイソヂング素子Ｑ２→巻線ｎ
２→負荷ＬＤ２→コンデンサＣ２の経路で流れ、つぎに
コンデンサＣ２−負荷ＬＤ２−巻線ｎ２−巻ｖＡｎ、−
ダイオードＤ２→コンデンサＣ２の経路で流れることに
なる。

上記において、キャパシタンス要素として作用するダイ
オードＤ３の蓄積電荷によって、スイッチング素子Ｑ２
が導通する瞬間に、直流電源Ｅ２からダイオードＤ３を
通してスイッチング素子Ｑ２にラッシュ電流が流れよう
とするが、このラッシュ電流のピーク値は、インダクタ
ンス要素Ｌ６の巻線ｎ１によって抑制されることになる
。

一方、ダイオードＤ２またはダイオードＤ３と負荷ＬＤ
２および巻線ｎ２とを通る振動電流に対しては、巻線ｎ
１は巻線ｎ２と電磁結合しているため、前記実施例と同
様に巻線ｎ１が大きな電流制限要素とはならず、４ノー
ジ電圧の発生を抑制することができる。このため、前記
各実施例と同様の作用効果を奏する。

なお、第５図において、負荷回路に遅相電流が流れる場
合にも、インダクタンス要素Ｌ６が上記実施例と同様に
作用する。

〔発　明　の　効　果〕

この発明のインバータ装置によれば、直流電源とキャパ
シタンス要素とスイッチング素子とで構成される閉ルー
プ回路中に介挿したラッシュ電流制限用インダクタンス
要素を負荷と直列に接続された負荷電流制限用インダク
タンス要素と電磁結合させたため、ラッシュ電流制限用
インダクタンス要素の磁束がスイッチング素子のオンオ
フの切り替えに伴う電流経路の変化にかかわらず、緩や
かに変化することになり、ラッシュ電流制限用インダク
タンス要素が負荷および負荷電流制限用インダクタンス
要素を通る振動電流に対しては大きな電流制限要素とな
らない。したがって、ラッシュ電流制限用インダクタン
ス要素のインダクタンス値を十分に大きくすることがで
き、スイッチング素子に流れるラッシュ電流を十分に抑
制することができ、しかもラッシュ電流制限用インダク
タンス要素に生じるザージ電圧を抑制することができる
。また、ラッシュ電流制限用インダクタンス要素と負荷
電流制限用インダクタンス要素とを電磁結合しており、
両者を一体化できるので、インバータ装置全体として小
型化を図ることができる。

【図面の簡単な説明】

第１図はこの発明の第１の実施例の構成を示す回路図、
第２図はこの発明の第２の実施例の構成を示す回路図、
第３図は第２図の各部の波形図、第４図はこの発明の第
３の実施例の構成を示す回路図、第５図はこの発明の第
４の実施例の構成を示す回路図、第６図はインバータ装
置の従来例の構成を示す回路図、第７図は従来例の適正
動作時の各部の波形図、第８図は従来例の不適正動作時
の各部の波形図、第９図および第１０図はそれぞれ提案
例の構成を示す回路図である。 Ｅｌ・・・直流電源、ＬＤ、・・・負荷、Ｑｌ・・・ス
イッチング素子、Ｄｌ・・・ダイオード、Ｃ１・・・コ
ンデンサ、Ｌｌ・・・インダクタンス要素、Ｌ４・・・
インダクタンス要素、ｎｌ、ｎ２・・・巻線 １）　ｆ）　　　Ｕ　　　Ｄ

Claims (1)

【特許請求の範囲】
1. 直流電源と、周期的にオンオフを繰り返すスイッチング
   素子と、前記直流電源から前記スイッチング素子のオン
   オフに伴って断続的に給電される負荷および負荷電流制
   限用インダクタンス要素の直列回路と、前記スイッチン
   グ素子のオフ時における前記負荷および負荷電流制限用
   インダクタンス要素の直列回路の振動電流の通電路とな
   るとともに前記スイッチング素子および前記直流電源と
   で閉ループ回路を構成するキャパシタンス要素と、前記
   閉ループ回路中に直列介挿するとともに前記負荷電流制
   限用インダクタンス要素と電磁結合したラッシュ電流制
   限用インダクタンス要素とを備えたインバータ装置。