JPH02177355A - フォトレジストエッチバック技術を利用したトレンチキャパシタ形成方法 - Google Patents
フォトレジストエッチバック技術を利用したトレンチキャパシタ形成方法Info
- Publication number
- JPH02177355A JPH02177355A JP1190380A JP19038089A JPH02177355A JP H02177355 A JPH02177355 A JP H02177355A JP 1190380 A JP1190380 A JP 1190380A JP 19038089 A JP19038089 A JP 19038089A JP H02177355 A JPH02177355 A JP H02177355A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist
- trench
- etch
- etching
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0387—Making the trench
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/01—Manufacture or treatment
- H10D1/045—Manufacture or treatment of capacitors having potential barriers, e.g. varactors
- H10D1/047—Manufacture or treatment of capacitors having potential barriers, e.g. varactors of conductor-insulator-semiconductor capacitors, e.g. trench capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
- H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
- H10P32/14—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase
- H10P32/1408—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase from or through or into an external applied layer, e.g. photoresist or nitride layers
- H10P32/141—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase from or through or into an external applied layer, e.g. photoresist or nitride layers the applied layer comprising oxides only
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
- H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
- H10P32/17—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material
- H10P32/171—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material being group IV material
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Drying Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Semiconductor Integrated Circuits (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、メガＤＲＡＭ級以上の半導体高集積素子のト
レンチキャパシタの側壁にドーピング領域を選択的に形
成するトレンチキャパシタ形成方法に関するものであり
、特に、側面壁ドーピングの際に、フォトレジストを利
用して所望する部分の（・エッヂキャパシタの側面壁の
みに対して選択的にドーヒ゛ングし得るようにしたフォ
トレジストエッチバック技術を利用したトレンチキャパ
シタ形成方法に関するものである。
レンチキャパシタの側壁にドーピング領域を選択的に形
成するトレンチキャパシタ形成方法に関するものであり
、特に、側面壁ドーピングの際に、フォトレジストを利
用して所望する部分の（・エッヂキャパシタの側面壁の
みに対して選択的にドーヒ゛ングし得るようにしたフォ
トレジストエッチバック技術を利用したトレンチキャパ
シタ形成方法に関するものである。
［従来の技術］
従来、トレンチキャパシタ側面壁に対してドーピングす
るためには、トレンチ内部を詰め得る厚さでＢＳＧまた
はＰＳＧ等の塗布酸化物を沈着して後、必要な深さ程に
上記の塗布酸化物をエッチして、熱処理工程を通じてト
レンチ側面壁にドーピング領域を形成し、ついで、ウェ
ットエツチング（ＩｆＥＴ ＥＴＣＩＩｒＮＧ）等の技
術によりトレンチ内部の土記塗布酸化物を除去している
。
るためには、トレンチ内部を詰め得る厚さでＢＳＧまた
はＰＳＧ等の塗布酸化物を沈着して後、必要な深さ程に
上記の塗布酸化物をエッチして、熱処理工程を通じてト
レンチ側面壁にドーピング領域を形成し、ついで、ウェ
ットエツチング（ＩｆＥＴ ＥＴＣＩＩｒＮＧ）等の技
術によりトレンチ内部の土記塗布酸化物を除去している
。
にある。
［発明が解決しようとする１１Ｔ題］
しかし、このような場合、上記沈着物として、硼珪酸カ
ラス（ＢＳＧ ： ［１０１′ｌ０−５ＩＬＩＣＡ−Ｇ
ＬΔＳＳ＞または燐珪酸ガラス（ＰＳＧ ： Ｐ１１０
ＳＰＩＩＯ旧１ｓ−５［ＬＩＣＡ−Ｇ１．ＡＳＳ）等の
塗布酸化物のｊ！λさがＪ２いのて、ウェットエツチン
グ玉梓時間が長くなり、長１１４間の処理によりシリコ
ン表面およびトレンチ内部シリコンの損傷をもたらし、
た、また、上記ウェットエツチング時にトし・ンチ内部
でのエツチング比率の設定か困難であり、選択的なエツ
チングか極めて難しく、それによる均一度が顕著に低下
される欠点があった。
ラス（ＢＳＧ ： ［１０１′ｌ０−５ＩＬＩＣＡ−Ｇ
ＬΔＳＳ＞または燐珪酸ガラス（ＰＳＧ ： Ｐ１１０
ＳＰＩＩＯ旧１ｓ−５［ＬＩＣＡ−Ｇ１．ＡＳＳ）等の
塗布酸化物のｊ！λさがＪ２いのて、ウェットエツチン
グ玉梓時間が長くなり、長１１４間の処理によりシリコ
ン表面およびトレンチ内部シリコンの損傷をもたらし、
た、また、上記ウェットエツチング時にトし・ンチ内部
でのエツチング比率の設定か困難であり、選択的なエツ
チングか極めて難しく、それによる均一度が顕著に低下
される欠点があった。
従って、本発明の目的は、上記の欠点を解消すべく、フ
ォトレジストを利用して、ドーピングが必要でない部分
のドープ酸化物を正確にエツチングした状態で所望する
部分だけのトレンチキャパシタ側面壁に対して選択的に
ドーピングし得るようにしたフォトレジストエッチバッ
ク技術を利用したトレンチキャパシタ形成方法を提供す
ること［課題を解決するための手段］ このような目的を達成するために、本発明によるフォト
レジストエッチバック技術を利用したトレンチキャパシ
タ形成方法は、 シリコンウェーハ上にマスク層を形成した後、トレンチ
を形成し、上記トレンチの内部および外部に塗布酸化物
を沈着した後、選択的にエッチして熱処理工程によりト
レンチ内部にＰ÷領領域形成するトレンチキャパシタ形
成方法において、上記シリコンウェーハ上にマスク層と
して、たとえば第１酸化物層、窒化物層および第２酸化
物層を順次に形成して、そのマスク層の上、たとえば第
２酸化物層の上にフォトレジスト層をコーティングし、
そのフォトレジスト層の所定部分を除去してパターンを
形成する工程と、 上記フォトレジスト層のパターンに沿って露出されたマ
スク層を除去してマスクバクーンを形成し、ついで上記
フォトレジスト層を完全に除去した後、」上記マスクパ
ターンに沿ってシリコンウェーハ上にトレンチを形成す
る工程と、上記トレンチの内部および外部に厚さの薄い
ドーピング用酸化物を付着させ、そのドーピング用酸化
物をフォトレジストで覆い、そのフォトレジストの露出
表面を平坦化する工程と、上記平坦化されたフォトレジ
ストをベークして上記トレンチの内部および外部のフォ
トレジストを選択的にエッチバックする工程と、 上記付着されたドーピング用酸化物を上記フォトレジス
トの残留部分までにエッチする工程と、 上記フォトレジストの残留部分を完全に除去し、および
上記トレンチの内部のドーピング用酸化物をｉ＠処理し
て上記トレンチのｆｆ１１面壁内に選択的ドーピング領
域を形成する工程とを具えたことを特徴とする。
ォトレジストを利用して、ドーピングが必要でない部分
のドープ酸化物を正確にエツチングした状態で所望する
部分だけのトレンチキャパシタ側面壁に対して選択的に
ドーピングし得るようにしたフォトレジストエッチバッ
ク技術を利用したトレンチキャパシタ形成方法を提供す
ること［課題を解決するための手段］ このような目的を達成するために、本発明によるフォト
レジストエッチバック技術を利用したトレンチキャパシ
タ形成方法は、 シリコンウェーハ上にマスク層を形成した後、トレンチ
を形成し、上記トレンチの内部および外部に塗布酸化物
を沈着した後、選択的にエッチして熱処理工程によりト
レンチ内部にＰ÷領領域形成するトレンチキャパシタ形
成方法において、上記シリコンウェーハ上にマスク層と
して、たとえば第１酸化物層、窒化物層および第２酸化
物層を順次に形成して、そのマスク層の上、たとえば第
２酸化物層の上にフォトレジスト層をコーティングし、
そのフォトレジスト層の所定部分を除去してパターンを
形成する工程と、 上記フォトレジスト層のパターンに沿って露出されたマ
スク層を除去してマスクバクーンを形成し、ついで上記
フォトレジスト層を完全に除去した後、」上記マスクパ
ターンに沿ってシリコンウェーハ上にトレンチを形成す
る工程と、上記トレンチの内部および外部に厚さの薄い
ドーピング用酸化物を付着させ、そのドーピング用酸化
物をフォトレジストで覆い、そのフォトレジストの露出
表面を平坦化する工程と、上記平坦化されたフォトレジ
ストをベークして上記トレンチの内部および外部のフォ
トレジストを選択的にエッチバックする工程と、 上記付着されたドーピング用酸化物を上記フォトレジス
トの残留部分までにエッチする工程と、 上記フォトレジストの残留部分を完全に除去し、および
上記トレンチの内部のドーピング用酸化物をｉ＠処理し
て上記トレンチのｆｆ１１面壁内に選択的ドーピング領
域を形成する工程とを具えたことを特徴とする。
［作 川］
本発明において、フォトレジストエッチバックを実施す
るための方法としては、ウェット７、テークａ ン（Ｉ
Ｙ Ｅ Ｔ Ｓ Ｔ Ａ Ｔ Ｉ ＯＮ ）を利用する
方法、１−ラックｆＴＲＡｃに）を利用する方法および
０２プラズマガスを利用する方法等がある。
るための方法としては、ウェット７、テークａ ン（Ｉ
Ｙ Ｅ Ｔ Ｓ Ｔ Ａ Ｔ Ｉ ＯＮ ）を利用する
方法、１−ラックｆＴＲＡｃに）を利用する方法および
０２プラズマガスを利用する方法等がある。
第１に、ウエットスデーシｉｌンを利用する方法は現１
’！！ 液（ＤＥＶＥＬＯＰＥＲ） と純水の脱イオン
水（ＤＥＩＯＮＩＺＥＩ） ＷＡＴＥＲ；０．１．水）
を一定比率テ混合した液を使用してフォトレジストをエ
ッヂする方法であって、サンプルエッヂを通じてフォト
レジストのエツチング速度を求め、ついで必要なエツチ
ング比さを計算して時間エッチを実施する。この方法は
、生産性が優秀で、現像液と０．■、水との混合比率を
調節することによりエツチング速度を調節し得る長所が
ある。すなわち、この方法には、０．１．水の量を増加
させてエツチング速度を遅延させて相対的に現像液の量
を増加させることによって、エツチング速度を速くなる
ように調節し得る長所がある。
’！！ 液（ＤＥＶＥＬＯＰＥＲ） と純水の脱イオン
水（ＤＥＩＯＮＩＺＥＩ） ＷＡＴＥＲ；０．１．水）
を一定比率テ混合した液を使用してフォトレジストをエ
ッヂする方法であって、サンプルエッヂを通じてフォト
レジストのエツチング速度を求め、ついで必要なエツチ
ング比さを計算して時間エッチを実施する。この方法は
、生産性が優秀で、現像液と０．■、水との混合比率を
調節することによりエツチング速度を調節し得る長所が
ある。すなわち、この方法には、０．１．水の量を増加
させてエツチング速度を遅延させて相対的に現像液の量
を増加させることによって、エツチング速度を速くなる
ように調節し得る長所がある。
第２に、トラックを利用する方法では、トラックで現像
液を使用してフォトレジストを必要なだけエッチする。
液を使用してフォトレジストを必要なだけエッチする。
この方法は、均一度か優秀であり、粒子の影響を減少さ
せることかできる７しかも、また、工程か簡明であり、
再現性が良好な長所がある。さらにまた、この方法によ
れは、現像液の種類および加熱温度を調節して与えるこ
とでエツチング速度を調諭し７１Ｊる長所がある。
せることかできる７しかも、また、工程か簡明であり、
再現性が良好な長所がある。さらにまた、この方法によ
れは、現像液の種類および加熱温度を調節して与えるこ
とでエツチング速度を調諭し７１Ｊる長所がある。
第３に、０□プラズマを利用する方法は、現像液とり、
ｌ水とを混合してエッチする一］ニ記の方法のかわりに
、ドライエツチャー（ＤＲＹ ＥＴＣＩＩＥＲ）を用い
る０□プラズマを利用してフ才１− Ｌ７ジストをエッ
チする方法である。
ｌ水とを混合してエッチする一］ニ記の方法のかわりに
、ドライエツチャー（ＤＲＹ ＥＴＣＩＩＥＲ）を用い
る０□プラズマを利用してフ才１− Ｌ７ジストをエッ
チする方法である。
従って、本発明によるフォトレジストエッチバック技術
を利用したトレンチキャパシタ形成方法によれば、フォ
トレジストを利用することでｎＳＧまたはＰＳＧなどの
ドーピング用酸化物を厚さの薄いＮ膜にして使用し得る
ので、不所望の部分を正確にエッチアウトすることがで
き、かつエツヂング工程時間を短縮して、シリコンウェ
ー八表面やトレンチの内部を損傷から保護することがで
き、特に選択的なエツチングが容易で、均一度が著しく
改善される長所かある。
を利用したトレンチキャパシタ形成方法によれば、フォ
トレジストを利用することでｎＳＧまたはＰＳＧなどの
ドーピング用酸化物を厚さの薄いＮ膜にして使用し得る
ので、不所望の部分を正確にエッチアウトすることがで
き、かつエツヂング工程時間を短縮して、シリコンウェ
ー八表面やトレンチの内部を損傷から保護することがで
き、特に選択的なエツチングが容易で、均一度が著しく
改善される長所かある。
［実施例］
以下、添付の図面を参照して本発明をより計に４１＋に
説明する。
説明する。
第１図はシリコンウェーハ１上にマスク層ｌＯを形成し
てからＲＩ Ｆエツチング技術を利用してトレンチ９を
形成し、その上にＢＳＧまたは１５Ｇ笠のドーピング用
酸化物６を、例えば、１６ｏｏｏ人（７度に厚く付着さ
せた状態を示す工程図である。このような状態で電荷を
貯蔵するために（；１着されたＢＳＧ等のドーピング用
酸化物６をトレンチ９の底部上にＰゝ領領域形成しよう
とする領域までエッチし、露出されたマスク層１０を写
真食刻法により除去する。
てからＲＩ Ｆエツチング技術を利用してトレンチ９を
形成し、その上にＢＳＧまたは１５Ｇ笠のドーピング用
酸化物６を、例えば、１６ｏｏｏ人（７度に厚く付着さ
せた状態を示す工程図である。このような状態で電荷を
貯蔵するために（；１着されたＢＳＧ等のドーピング用
酸化物６をトレンチ９の底部上にＰゝ領領域形成しよう
とする領域までエッチし、露出されたマスク層１０を写
真食刻法により除去する。
第１Ｂ図は、第１Ａ図示の工程を経て深さ″Ｌ”程度ま
でドーピング用酸化物６が選択的に除去された状態を示
す工程図である。有効容量値を決定するトレンチ９の側
壁面の部分を選択的にドーピングすることにあたっては
、高濃度にドーピングさＪｌだトレンチ９の側壁面に対
しては、連続的な熱処理によりｉ４を続的に拡散がなさ
れ、後に＋＋ｇ成される移動ゲート（ＴＲＡＮＳＦＥＲ
ＧＡＴＥ） ドレイン領域（同図面には示されていな
い）と側壁ドーピング領域との間にリーチスルー（ＲＥ
ＡＣＩＩ−ＴＩＩＲＯＵＧＩＩ） ブレークダウン（Ｂ
ＲＥＡＫ ＤＯＷＮ）現像を誘発するため、側壁ドーピ
ング工程時に、必要でない側壁面部分のＢＳＧ等のドー
ピング用酸化物６を選択的に除去することが必要である
。
でドーピング用酸化物６が選択的に除去された状態を示
す工程図である。有効容量値を決定するトレンチ９の側
壁面の部分を選択的にドーピングすることにあたっては
、高濃度にドーピングさＪｌだトレンチ９の側壁面に対
しては、連続的な熱処理によりｉ４を続的に拡散がなさ
れ、後に＋＋ｇ成される移動ゲート（ＴＲＡＮＳＦＥＲ
ＧＡＴＥ） ドレイン領域（同図面には示されていな
い）と側壁ドーピング領域との間にリーチスルー（ＲＥ
ＡＣＩＩ−ＴＩＩＲＯＵＧＩＩ） ブレークダウン（Ｂ
ＲＥＡＫ ＤＯＷＮ）現像を誘発するため、側壁ドーピ
ング工程時に、必要でない側壁面部分のＢＳＧ等のドー
ピング用酸化物６を選択的に除去することが必要である
。
従って、これまでは上述の如く、トレンチ９の内部に、
このトレンチ９を覆うように詰め得る肉厚にドーピング
用酸化物６のＢＳＧ物質を付着させてから必要なだけエ
ッチして側壁ドービンを施してウェットエツチング方式
によりトレンチ９の内部に残留しているＢＳＧを除去し
ていた。しかし、この場合に、ウェットエツチング時に
トレンチ９内部にあるドーピング用酸化物のＢＳＧを完
全に除去するためには、エツチングタイムを長くするこ
とが必要であるから、シリコン基板表面やトレンチ９の
内部のシリコンが損傷を受けるという深刻な問題−人が
あった。
このトレンチ９を覆うように詰め得る肉厚にドーピング
用酸化物６のＢＳＧ物質を付着させてから必要なだけエ
ッチして側壁ドービンを施してウェットエツチング方式
によりトレンチ９の内部に残留しているＢＳＧを除去し
ていた。しかし、この場合に、ウェットエツチング時に
トレンチ９内部にあるドーピング用酸化物のＢＳＧを完
全に除去するためには、エツチングタイムを長くするこ
とが必要であるから、シリコン基板表面やトレンチ９の
内部のシリコンが損傷を受けるという深刻な問題−人が
あった。
従って、エツチングを行う際に、シリコン基板を、それ
に直接に加えられるこのようなｄｉスから保護するため
に、本発明は、フォトレジストエッチ液技術を利用した
トレンチキャパシタ形成方法を提供するもので、以下に
その詳細な説明をする。
に直接に加えられるこのようなｄｉスから保護するため
に、本発明は、フォトレジストエッチ液技術を利用した
トレンチキャパシタ形成方法を提供するもので、以下に
その詳細な説明をする。
’）”Ｓ ２ Ａ図は、本発明を説明するための工程図
であって、ここではシリコンウェーハ１」：に、マスク
１５１０として、第１の酸化物２と、トレンヂ構造形成
時反応性イオンエツチング（ＩＩＩＥ： ｎＥＡｃＴ
ＩＶＥＩＯＮ ＥＴＣＩＩＩＮＧ）衝すによるシリコン
ウェーハ１の表面の損傷を防止し、エツチング停止面の
感知のためのエツチング停止中の役割を果す窒化物層３
と、この窒化物層３上部の第２の酸化物層４とを順次に
付着する。その後に、一定のマスクパターン（ＭＡＳＫ
ＰＡＴＴＥＲＮ）を形成するために、上記酸化物層４
の上にフォトレジスト層５のコーティングを行った。
であって、ここではシリコンウェーハ１」：に、マスク
１５１０として、第１の酸化物２と、トレンヂ構造形成
時反応性イオンエツチング（ＩＩＩＥ： ｎＥＡｃＴ
ＩＶＥＩＯＮ ＥＴＣＩＩＩＮＧ）衝すによるシリコン
ウェーハ１の表面の損傷を防止し、エツチング停止面の
感知のためのエツチング停止中の役割を果す窒化物層３
と、この窒化物層３上部の第２の酸化物層４とを順次に
付着する。その後に、一定のマスクパターン（ＭＡＳＫ
ＰＡＴＴＥＲＮ）を形成するために、上記酸化物層４
の上にフォトレジスト層５のコーティングを行った。
第２Ｂ図は、上記第２Ａ図示の工程の後に、フォトレジ
スト層５の“Ａ ”部分だけを写真現像技術により除去
して一定のパターンをｊＩ工成する工程を示す。
スト層５の“Ａ ”部分だけを写真現像技術により除去
して一定のパターンをｊＩ工成する工程を示す。
第２Ｃ図は上記の如く写真現像により露出されたマスク
層１０を旧Ｅエツチング技術を利用してシリコンウェー
ハ１の表面まで除去してマスクパターンを形成し、つい
で残留しているフォトレジスト層５を除去した状態を示
す。
層１０を旧Ｅエツチング技術を利用してシリコンウェー
ハ１の表面まで除去してマスクパターンを形成し、つい
で残留しているフォトレジスト層５を除去した状態を示
す。
第３Ａ図は上記工程により所定のマスクパターンに沿っ
て露出されたシリコンウェーハ１の表面を１１１Ｆエツ
チング技術により幅”Ａ”、深さＢ”程度だけ除去して
トレンチ９を形成し、そのトレンチ９を覆ってドーピン
グ用酸化物６としてのＢＳＧ等を一定の厚さに付着処理
する工程である。
て露出されたシリコンウェーハ１の表面を１１１Ｆエツ
チング技術により幅”Ａ”、深さＢ”程度だけ除去して
トレンチ９を形成し、そのトレンチ９を覆ってドーピン
グ用酸化物６としてのＢＳＧ等を一定の厚さに付着処理
する工程である。
従来は、第１Ａ図で説明したように、トレンチ内部を１
６０００人程度に完全に埋立したが、本発明においては
、第３Ａ図に示す如く、ドーピング用酸化物を略々２０
００入行度の薄１摸として付着処理すればよく、完全埋
立しなくてもよい。従って、ＢＳＧまたはＰＳＧ等のド
ーピング用酸化物６が薄膜で処理されるので、所望の部
分までの選択的エツチング処理が一層容易になる。
６０００人程度に完全に埋立したが、本発明においては
、第３Ａ図に示す如く、ドーピング用酸化物を略々２０
００入行度の薄１摸として付着処理すればよく、完全埋
立しなくてもよい。従って、ＢＳＧまたはＰＳＧ等のド
ーピング用酸化物６が薄膜で処理されるので、所望の部
分までの選択的エツチング処理が一層容易になる。
第３Ｂ図および第３Ｃ図は、上記工程後に、フォトレジ
スト７を上記ドーピング用酸化物６か付着された部分に
コーティングした状態およびＩ・レンチ９の内部の所望
傾城として深さ°“Ｃ”の部分たけを残して上記フォト
レジスト７を除去した状態を、それぞれ、示す。ここで
、上記フォトレジスト７をエッヂアウトするために、本
発明では次の３独の方法の実ｈ′１５例かある。
スト７を上記ドーピング用酸化物６か付着された部分に
コーティングした状態およびＩ・レンチ９の内部の所望
傾城として深さ°“Ｃ”の部分たけを残して上記フォト
レジスト７を除去した状態を、それぞれ、示す。ここで
、上記フォトレジスト７をエッヂアウトするために、本
発明では次の３独の方法の実ｈ′１５例かある。
ｌ）ウェットスデーション（ＷＥＴ ５ＴＡＴｒＯＮ）
を利用する方法 この方法は、現像液（ＤＥＶＥＬＯＰＥＩｔ） と０
．１水（ＤＥＩＯＮＩＺＥＤ ＷＡＴＥＲ） とを一定
の比率で混合した混合ｉ１にシリコンウェーハ１をｔ受
してフォトレジスト層５がエッチされるのを利用するも
のである。
を利用する方法 この方法は、現像液（ＤＥＶＥＬＯＰＥＩｔ） と０
．１水（ＤＥＩＯＮＩＺＥＤ ＷＡＴＥＲ） とを一定
の比率で混合した混合ｉ１にシリコンウェーハ１をｔ受
してフォトレジスト層５がエッチされるのを利用するも
のである。
すなわち、深さ５μｍ以上のトレンチ９が形成されたシ
リコンウェーハＩに動的２ｍコーティング（ＤＹＮＡＭ
ＩＣＤＯＩＪＢＬＥ Ｃ０ＡＴＴＮＧ）方式でフォトレ
ジスト層５をコーティングして平坦化させて、一定の温
度および時間でベークを実施する。そののち、ウェット
シンク（ＷＥＴ ５ＩＮＫ）に現像液と０．１水とを適
切な比率で混合した混合液に上記ウェーハ１を侵し、上
記フォトレジスト層５をターゲットにあて′〔エッチす
る。ここで、）オドレジストのエツチング比率は、焼く
条件、すなわちソフトベーク条件やハートベーク条件お
よび現像液とり、１．水の倍率等の条（！１を変化させ
ることで調節できる。
リコンウェーハＩに動的２ｍコーティング（ＤＹＮＡＭ
ＩＣＤＯＩＪＢＬＥ Ｃ０ＡＴＴＮＧ）方式でフォトレ
ジスト層５をコーティングして平坦化させて、一定の温
度および時間でベークを実施する。そののち、ウェット
シンク（ＷＥＴ ５ＩＮＫ）に現像液と０．１水とを適
切な比率で混合した混合液に上記ウェーハ１を侵し、上
記フォトレジスト層５をターゲットにあて′〔エッチす
る。ここで、）オドレジストのエツチング比率は、焼く
条件、すなわちソフトベーク条件やハートベーク条件お
よび現像液とり、１．水の倍率等の条（！１を変化させ
ることで調節できる。
また、ウェットシンクを利用したフォトレジストエッチ
ハックエ稈は、）オドレジストのエツチング比率がシリ
コンウェーハＩの表面上とトレンチ９の内部とで互いに
異なるため５ ウェーハに付着された膜（例えば酸化物
、ポリシリコン、レジスト等）の厚さや反射率を光学的
に測定する方法であるＮＡＮＯ５ＰＥＣ方式を用いたり
、あるいは、ウェーハに電子線を射突させて後方に散乱
（バックスキャツタリング： ＢＡＣＫ ５ＣＡＴＴＥ
ＲＩＮＧ）される２次電子を蛍光板に射突させて表示す
ることで上記ウェーハの形状を把握する方式である走査
形電子顕微鏡（ＳＥＭ・Ｓ（：ＡＮＮＩＮＧ ＥＬＥＣ
ＴｎＯＮ ＭＩＣＲＯ５ＣＯＰＥ）を使用して、夫々の
エツチング比率を算ｊ１．ｊ ｌ、てから時間エツチン
グを実施しなければならない。この方法に対して現像液
対Ｄ１．水の比率によるフ第１・レジストエツチング比
率を例示すると、次のようになる。
ハックエ稈は、）オドレジストのエツチング比率がシリ
コンウェーハＩの表面上とトレンチ９の内部とで互いに
異なるため５ ウェーハに付着された膜（例えば酸化物
、ポリシリコン、レジスト等）の厚さや反射率を光学的
に測定する方法であるＮＡＮＯ５ＰＥＣ方式を用いたり
、あるいは、ウェーハに電子線を射突させて後方に散乱
（バックスキャツタリング： ＢＡＣＫ ５ＣＡＴＴＥ
ＲＩＮＧ）される２次電子を蛍光板に射突させて表示す
ることで上記ウェーハの形状を把握する方式である走査
形電子顕微鏡（ＳＥＭ・Ｓ（：ＡＮＮＩＮＧ ＥＬＥＣ
ＴｎＯＮ ＭＩＣＲＯ５ＣＯＰＥ）を使用して、夫々の
エツチング比率を算ｊ１．ｊ ｌ、てから時間エツチン
グを実施しなければならない。この方法に対して現像液
対Ｄ１．水の比率によるフ第１・レジストエツチング比
率を例示すると、次のようになる。
５：３
ｉ４ｏ 入／ｍｉｎ
すなわち、この方法を整理してみると、現像液と０．１
．木とを一定比率で混合した混合液を使用してフォトレ
ジストをエッチする方式であって、まず、サンプルエッ
チを通じてフォトレジストのエツチング速度を求めたの
ちに、必要とするエツチング厚さを計算して時間エツチ
ングを実施する方Ｙ去である。
．木とを一定比率で混合した混合液を使用してフォトレ
ジストをエッチする方式であって、まず、サンプルエッ
チを通じてフォトレジストのエツチング速度を求めたの
ちに、必要とするエツチング厚さを計算して時間エツチ
ングを実施する方Ｙ去である。
この方法によれば、生産性が優秀であり、現像液とり、
１．水との混合比率を調節することでエツチング速度等
を調節し得る長所がある。すなわち、Ｄ、１．水の量が
増加すると、エツチング速度は低くなり、相対的に現像
液の量が増加すると、エッチング速度は低くなり、相対
的に現像液の量が増加するとエツチング速度は高くなる
特長かある。
１．水との混合比率を調節することでエツチング速度等
を調節し得る長所がある。すなわち、Ｄ、１．水の量が
増加すると、エツチング速度は低くなり、相対的に現像
液の量が増加すると、エッチング速度は低くなり、相対
的に現像液の量が増加するとエツチング速度は高くなる
特長かある。
木刀法では、ウェーハ１の平面上でのエツチング速度と
トレンチ９のホール内でのエツチング速度を求めること
によってエツチング時間を計算しなければならない。
トレンチ９のホール内でのエツチング速度を求めること
によってエツチング時間を計算しなければならない。
２）トラックを利用した方法
木刀法は、トラックでの現像液を使用してフォトレジス
トを必要なだけエッチする方法であって、均一度が優秀
である。ウェットステーションを利用した方法に比して
、生産性はやや落ちるが、粒子の影習を減少し得、また
］−程が簡庁で、再現性が良好な長所がある方式である
。
トを必要なだけエッチする方法であって、均一度が優秀
である。ウェットステーションを利用した方法に比して
、生産性はやや落ちるが、粒子の影習を減少し得、また
］−程が簡庁で、再現性が良好な長所がある方式である
。
詳細に説明すると、例えば、深さ５μｍのトレンチが形
成されたシリコンウェーハに動的２段階コーティング（
ＤＹＮＡＭＩＣＴＷＯ−５ＴＥＰ Ｃ０ＡＴＩＮＧ）方
式によりにＴｌ ８２０ （２７Ｃ５Ｔに）等のフォト
レジストを詰めて平坦化させた後、一定の温度と時間の
条件下でベータを施す。次に、トラックを利用してＮＭ
（）−２（現像液濃度２．３８％）等の現像液によって
バドル（Ｉ’ＵＤＤＬε）方式でフォトレジストエッチ
バックを実施する。この時、フォトレジストのエツチン
グ率を算出して、工程のターゲットにあうように時間エ
ツチングを施す。この時、シングルベークの場合には、
エツチング比率が６７０ 人／ｓｅｃであって、ダブル
ベークの場合には１９００人／ｓｅｃであり、エツチン
グ比率はシングルベークの場合より増加した。フォトレ
ジストエッチバック処理において均一度を増加せるため
に、排気調節圧力をセロにし、バドル方式を採択した。
成されたシリコンウェーハに動的２段階コーティング（
ＤＹＮＡＭＩＣＴＷＯ−５ＴＥＰ Ｃ０ＡＴＩＮＧ）方
式によりにＴｌ ８２０ （２７Ｃ５Ｔに）等のフォト
レジストを詰めて平坦化させた後、一定の温度と時間の
条件下でベータを施す。次に、トラックを利用してＮＭ
（）−２（現像液濃度２．３８％）等の現像液によって
バドル（Ｉ’ＵＤＤＬε）方式でフォトレジストエッチ
バックを実施する。この時、フォトレジストのエツチン
グ率を算出して、工程のターゲットにあうように時間エ
ツチングを施す。この時、シングルベークの場合には、
エツチング比率が６７０ 人／ｓｅｃであって、ダブル
ベークの場合には１９００人／ｓｅｃであり、エツチン
グ比率はシングルベークの場合より増加した。フォトレ
ジストエッチバック処理において均一度を増加せるため
に、排気調節圧力をセロにし、バドル方式を採択した。
ウェーハの耐久性およびウェーへ間でのウェーへの均一
度は極めて良好であった。
度は極めて良好であった。
本発明の工程条件の１例を示すと、次のようになる。
（１）主処理（ＰＲＩＭＥ ｒ’ＲＯｃＥｓｓ）熱対流
炉（ＣＯＮＶＥＣＴＩＯＮ ＯＶＥＮ）ＨＭＤＳ、 １
５０ｓｅｃ／７２℃ （２）フォトレジストコーティングＩＡｊ甲（Ｐ／ＲＣ
０ＡＴＩＮＧ ＰＲＯＣＥＳＳ）にＴｌ ８２０（２７
Ｃ５）、２段階ディスペンス／動作方式、＋５０ｒｐｍ
排気圧力ＩＱｍｍｌ１３２０（３）ベータ処理 第１ヘーク：１１５℃／６Ｑｓｅｃ 第２ベーク：１２０℃／３ｓｅｃ （４）エッチバック処理 ＮｌＩＤ−３（現像液２．３８％）バドル方式、排気圧
力２０ｍｍ！Ｉｇ この工程条件では、第１ベークの場合、１００ｓｅｃ程
度、第２ヘークまで行った場合は５０ｓｅｃ程度の時間
か必要である。一方、処理範囲（ＰＲＯＣＥＳＳＳＬＡ
Ｔ ｒＴＩＩＤ Ｅ）を広げるためにはエツチング速度
を遅延させるのが有利であるが、このために、たとえば
第１ベータとしてｉｏｏ℃／６ｓｅｃ 、第２ベークと
して８０℃７５０ｓｅｃの条件となし、そしてエッチバ
ック溶液にＫＴＩ ！１３４（現像液５０％）を使用し
た場合、エツチング時間が４２０ｓｅｃ程度必要となる
。
炉（ＣＯＮＶＥＣＴＩＯＮ ＯＶＥＮ）ＨＭＤＳ、 １
５０ｓｅｃ／７２℃ （２）フォトレジストコーティングＩＡｊ甲（Ｐ／ＲＣ
０ＡＴＩＮＧ ＰＲＯＣＥＳＳ）にＴｌ ８２０（２７
Ｃ５）、２段階ディスペンス／動作方式、＋５０ｒｐｍ
排気圧力ＩＱｍｍｌ１３２０（３）ベータ処理 第１ヘーク：１１５℃／６Ｑｓｅｃ 第２ベーク：１２０℃／３ｓｅｃ （４）エッチバック処理 ＮｌＩＤ−３（現像液２．３８％）バドル方式、排気圧
力２０ｍｍ！Ｉｇ この工程条件では、第１ベークの場合、１００ｓｅｃ程
度、第２ヘークまで行った場合は５０ｓｅｃ程度の時間
か必要である。一方、処理範囲（ＰＲＯＣＥＳＳＳＬＡ
Ｔ ｒＴＩＩＤ Ｅ）を広げるためにはエツチング速度
を遅延させるのが有利であるが、このために、たとえば
第１ベータとしてｉｏｏ℃／６ｓｅｃ 、第２ベークと
して８０℃７５０ｓｅｃの条件となし、そしてエッチバ
ック溶液にＫＴＩ ！１３４（現像液５０％）を使用し
た場合、エツチング時間が４２０ｓｅｃ程度必要となる
。
従って、トラックを利用した方法によれば、現像液の種
類およびベークの温度の調節を行うことでエツチング速
度を調節することができる。
類およびベークの温度の調節を行うことでエツチング速
度を調節することができる。
３）０２プラズマを利用した方ｆ太
この方法は、深さ５μｍのトレンチを形成して、２ｍコ
ーティング方式でフォトレジストを」二記トレンチに平
坦に塗布した後、トライエッチ？ −（１）ｎＹ ＥＴ
ＣＩＩＥＩＩ）を利用してフォトレジストをエッチバッ
クする方式である。この具体的なエッチ方法としては、
０２ガスを利用する方法、フッ素系ガス＋０２ガス＋Ｃ
Ｉ＋［’３÷Ｏ，，Ｃ＋・−＋”ｏ２）を使用する方法
等を使用することがで与る。フォトレジストのエッチ比
率は、０□ガス量、ドライエッヂャーの電圧、圧力等を
変化させることで調節することができる。この場合に、
エツチング条件か適切でないと、フォトレジストのエツ
チング均一度が甚だしく低下し、フォトレジストの形状
がなめらかにならないので、この点に注意しなければな
らない。
ーティング方式でフォトレジストを」二記トレンチに平
坦に塗布した後、トライエッチ？ −（１）ｎＹ ＥＴ
ＣＩＩＥＩＩ）を利用してフォトレジストをエッチバッ
クする方式である。この具体的なエッチ方法としては、
０２ガスを利用する方法、フッ素系ガス＋０２ガス＋Ｃ
Ｉ＋［’３÷Ｏ，，Ｃ＋・−＋”ｏ２）を使用する方法
等を使用することがで与る。フォトレジストのエッチ比
率は、０□ガス量、ドライエッヂャーの電圧、圧力等を
変化させることで調節することができる。この場合に、
エツチング条件か適切でないと、フォトレジストのエツ
チング均一度が甚だしく低下し、フォトレジストの形状
がなめらかにならないので、この点に注意しなければな
らない。
高い電圧と低い圧力の条件下でエツチングをｒＪｈすこ
とによって、フォトレジストのエツチング均一度の制御
が容易であり、かつ良好なエツチング形状を得ることが
できる。フォトレジストのエッチバック工程においては
、シリコンウェー八表面上とトレンチ内部とでエッチ比
率か異なるため、ＳＥＭを利用し”〔トレンチ内部°Ｃ
）オドレジストのエツチング比率を求め、エンドポイン
（・ディテクトシスデム（ＥＮＤ ＰＯＩＮＴ ＤＥＴ
ＥＣＴ ＳＹＳＴＥＭ）を使用してシリコンウェー八表
面でエンドポイントを感知し、その感知結果に基づいて
時間計算をしてからオーバエツチングを行う。
とによって、フォトレジストのエツチング均一度の制御
が容易であり、かつ良好なエツチング形状を得ることが
できる。フォトレジストのエッチバック工程においては
、シリコンウェー八表面上とトレンチ内部とでエッチ比
率か異なるため、ＳＥＭを利用し”〔トレンチ内部°Ｃ
）オドレジストのエツチング比率を求め、エンドポイン
（・ディテクトシスデム（ＥＮＤ ＰＯＩＮＴ ＤＥＴ
ＥＣＴ ＳＹＳＴＥＭ）を使用してシリコンウェー八表
面でエンドポイントを感知し、その感知結果に基づいて
時間計算をしてからオーバエツチングを行う。
本発明を実施するための１例とし”〔算出したエツチン
グ比率は下記の如くである。
グ比率は下記の如くである。
エツチング比率。
９５０人／ｍｉｎ （０２〕゛ラズマ： ８０ＶｄＣ，
５００ｍｊｏｒｒ）３５０人／ｍｉｎ （ＣＩＩＦ３＋
Ｏ□プラズマ・５０／ｌＯ１０５ｃ、３００ Ｖｄｃ、
４０ｍｔｏｒｒ）５８０ 人／ｍｉｎ （ＣＦＪ＋０２
７’ラズマ５０／ｌ０ｓｃｃｒｎ、３５０ Ｖｄｃ、
３０ｎ＋ｊｏｒｒ）以上のような本発明に使用されるフ
ォトレジストエッチバック方法によれば、トレンチ９の
内部の必要でない部分まで選択的にフォトレジストを除
去できるが、第３Ｃ図の工程に引続いて、第４図の工程
では、ドーピング用酸化物層６としてのＢＳＧまたはＰ
ＳＧ−ダの付着された層を、ＲＩＥエツチング技術によ
り、フォトレジストアが残留する部分（すなわち°゛Ｃ
゛Ｃ゛部分除去すると共に、酸化物層４か除去される。
５００ｍｊｏｒｒ）３５０人／ｍｉｎ （ＣＩＩＦ３＋
Ｏ□プラズマ・５０／ｌＯ１０５ｃ、３００ Ｖｄｃ、
４０ｍｔｏｒｒ）５８０ 人／ｍｉｎ （ＣＦＪ＋０２
７’ラズマ５０／ｌ０ｓｃｃｒｎ、３５０ Ｖｄｃ、
３０ｎ＋ｊｏｒｒ）以上のような本発明に使用されるフ
ォトレジストエッチバック方法によれば、トレンチ９の
内部の必要でない部分まで選択的にフォトレジストを除
去できるが、第３Ｃ図の工程に引続いて、第４図の工程
では、ドーピング用酸化物層６としてのＢＳＧまたはＰ
ＳＧ−ダの付着された層を、ＲＩＥエツチング技術によ
り、フォトレジストアが残留する部分（すなわち°゛Ｃ
゛Ｃ゛部分除去すると共に、酸化物層４か除去される。
第４８図では、本発明に使用されたウェットステーショ
ン、０２プラズマガスまたはトラックを利用した方法等
を利用して上記残留フオトレジス！・７を完全に除去し
、さらに上記のイ」着物層６を高熱で処理して、そのド
ーピング用酸化物をシリコンウェーハ１の内部に注入さ
せて、ソース領域としてのドーピング領域８を形成させ
て、上記付着物層６を除去する。
ン、０２プラズマガスまたはトラックを利用した方法等
を利用して上記残留フオトレジス！・７を完全に除去し
、さらに上記のイ」着物層６を高熱で処理して、そのド
ーピング用酸化物をシリコンウェーハ１の内部に注入さ
せて、ソース領域としてのドーピング領域８を形成させ
て、上記付着物層６を除去する。
［発明の効果］
従って、本発明によれば、所望する部分のみに選択的に
ドーピング領域が形成される半導体素子のトレンチキャ
パシタ形成技術が提供され得るものである。以上の如く
、本発明によれば、トレンチ内部の不所望の部分のドー
ピング用酸化物を選択的に正確にエッヂして選択的にド
ーピング領域を形成することができ、しかも、その処理
にあたって、エツチング工程時間を短縮でき、特に、フ
ォトレジストを使用することで、シリコンウェー八表面
やトレンチ内部がエツチング衝撃で１１傷されるのを防
止することができ、以て、均一度が大いに改善される長
所がある。
ドーピング領域が形成される半導体素子のトレンチキャ
パシタ形成技術が提供され得るものである。以上の如く
、本発明によれば、トレンチ内部の不所望の部分のドー
ピング用酸化物を選択的に正確にエッヂして選択的にド
ーピング領域を形成することができ、しかも、その処理
にあたって、エツチング工程時間を短縮でき、特に、フ
ォトレジストを使用することで、シリコンウェー八表面
やトレンチ内部がエツチング衝撃で１１傷されるのを防
止することができ、以て、均一度が大いに改善される長
所がある。
：５’：ＩＡ図は従来のマスク層が形成されたウェーハ
にトレンチを形成した後にドーピング用酸化物を付着さ
せた状態を示す断面図、 ？ｆＪＩＢ図は第１Ａ図においてトレンチ内部の一定部
分までドーピング用酸化物を除去した状態を示す断面図
、 第２Ａ図は本発明の一実施例において、ウェーハ上にマ
スク層を形成した後にフォトレジストをコーティングし
た状態を示す断面図、 第２［１図は第２Δ図においてフォトレジスト層の一部
分を除去してマスクパターンを形成した状態を示す断面
図、 第２Ｃ図は第２Ｂし］においてマスクパターンによりマ
スク層をエッヂして残留するフォトレジスト層を完全に
除去した状態を示す断面図、 第３Ａ図は第２０図示の工程により露出されたシリコン
ウェーハ上にトレンチを形成し、酸化物層の上部とトレ
ンチを覆ってドーピング用酸化物を付着させる工程を示
す断面図、 第３Ｂ図は」二記付着されたドーピング用酸化物の上に
フォトレジストを形成した状態を示す断面図、 第３Ｃ図は第３Ｂ図示のフォトレジストをトレンチ内部
の所定部分まで除去した状態を示す断面図、 第８図は第３０図示の残留するフォトレジストまで本発
明によるフォトレジストエッチバック技術によりドーピ
ング用酸化物および残留フォトレジストを除去した後に
熱処理工程を行う状態を示す断面図、 第４Ｂ図は第４Ａ図の熱処理工程によりトレンチ内部に
選択的にドーピングされてソース領域が形成された状態
を示す断面図である。 ｌ・・・シリコンウェーハ、 ２．４・・・酸化物（ｏｘｌｏＥ）、 ２・・・窒化物（ＮＩＴＲＩ［ｌＥ）、５・・・フォト
レジスト層（ＰＩＩＯＴＯ−ＲＥＳ ｌ５Ｔ）、６・・
・ドーピング用酸化物層。 ７・・・フォトレジスト、 ８・・・ドーピング領域（ソース領域）、９・・・トレ
ンチ、 １０・・・マスク層。 第 ＩＡ ′ａ ｔａ
にトレンチを形成した後にドーピング用酸化物を付着さ
せた状態を示す断面図、 ？ｆＪＩＢ図は第１Ａ図においてトレンチ内部の一定部
分までドーピング用酸化物を除去した状態を示す断面図
、 第２Ａ図は本発明の一実施例において、ウェーハ上にマ
スク層を形成した後にフォトレジストをコーティングし
た状態を示す断面図、 第２［１図は第２Δ図においてフォトレジスト層の一部
分を除去してマスクパターンを形成した状態を示す断面
図、 第２Ｃ図は第２Ｂし］においてマスクパターンによりマ
スク層をエッヂして残留するフォトレジスト層を完全に
除去した状態を示す断面図、 第３Ａ図は第２０図示の工程により露出されたシリコン
ウェーハ上にトレンチを形成し、酸化物層の上部とトレ
ンチを覆ってドーピング用酸化物を付着させる工程を示
す断面図、 第３Ｂ図は」二記付着されたドーピング用酸化物の上に
フォトレジストを形成した状態を示す断面図、 第３Ｃ図は第３Ｂ図示のフォトレジストをトレンチ内部
の所定部分まで除去した状態を示す断面図、 第８図は第３０図示の残留するフォトレジストまで本発
明によるフォトレジストエッチバック技術によりドーピ
ング用酸化物および残留フォトレジストを除去した後に
熱処理工程を行う状態を示す断面図、 第４Ｂ図は第４Ａ図の熱処理工程によりトレンチ内部に
選択的にドーピングされてソース領域が形成された状態
を示す断面図である。 ｌ・・・シリコンウェーハ、 ２．４・・・酸化物（ｏｘｌｏＥ）、 ２・・・窒化物（ＮＩＴＲＩ［ｌＥ）、５・・・フォト
レジスト層（ＰＩＩＯＴＯ−ＲＥＳ ｌ５Ｔ）、６・・
・ドーピング用酸化物層。 ７・・・フォトレジスト、 ８・・・ドーピング領域（ソース領域）、９・・・トレ
ンチ、 １０・・・マスク層。 第 ＩＡ ′ａ ｔａ
Claims (1)
- 【特許請求の範囲】 １）シリコンウェーハ上にマスク層を形成した後、トレ
ンチを形成し、上記トレンチの内部および外部に塗布酸
化物を沈着した後、選択的にエッチして熱処理工程によ
りトレンチ内部にＰ＋領域を形成するトレンチキャパシ
タ形成方法において、 上記シリコンウェーハ上にマスク層を形成し、該マスク
層の上にフォトレジスト層をコーティングし、そのフォ
トレジスト層の所定部分を除去してパターンを形成する
工程と、 上記フォトレジスト層のパターンに沿って露出されたマ
スク層を除去してマスクパターンを形成し、ついで上記
フォトレジスト層を完全に除去した後、上記マスクパタ
ーンに沿ってシリコンウェーハ上にトレンチを形成する
工程と、 上記トレンチの内部および外部にドーピング用酸化物を
付着させ、そのドーピング用酸化物をフォトレジストで
覆い、そのフォトレジストの露出表面を平坦化する工程
と、 上記平坦化されたフォトレジストをベークして上記トレ
ンチの内部および外部のフォトレジストを選択的にエッ
チバックする工程と、 上記付着されたドーピング用酸化物を上記フォトレジス
トの残留部分までエッチする工程と、上記フォトレジス
トの残留部分を完全に除去し、および上記トレンチの内
部のドーピング用酸化物を熱処理して上記トレンチの側
面壁内に選択的ドーピング領域を形成する工程と を具えたことを特徴とするフォトレジストエッチバック
技術を利用したトレンチキャパシタ形成方法。 ２）上記フォトレジストのエッチバック工程で上記フォ
トレジストが平坦化されてベークされた状態のシリコン
ウェーハを現像液と脱イオン水が所定の比率で混合され
た混合液に浸した後、上記フォトレジストをターゲット
にあてて選択的にエッチバックするウェットステーショ
ンを利用することを特徴とする請求項１記載のフォトレ
ジストエッチバック技術を利用したトレンチキャパシタ
形成方法。 ３）上記フォトレジストのエッチバック工程では、 サンプルエッチを通じて上記トレンチの内部および外部
のフォトレジストのエッチング速度を求めた後、必要な
エッチング厚さを計算して時間エッチを実施することを
特徴とする請求項２記載のフォトレジストエッチバック
技術を利用したトレンチキャパシタ形成方法。 ４）上記フォトレジストのエッチバック工程上記フォト
レジストが平坦化されてベークされた状態のシリコンウ
ェーハの上部にトラックを用いて現像液により現像した
後、上記フォトレジストをターゲットにあてて選択的に
エッチバックすることを特徴とする請求項１記載のフォ
トレジストエッチバック技術を利用したトレンチキャパ
シタ形成方法。 ５）上記エッチバック工程において、上記現像液とベー
クの温度によりエッチング速度を調節して時間エッチを
実施することを特徴とする請求項４記載のフォトレジス
トエッチバック技術を利用したトレンチキャパシタ形成
方法。 ６）上記フォトレジストのエッチバック工程は、 上記フォトレジストが平坦化されてベークされた状態の
シリコンウェーハをドライエッチヤを用いてＯ＿２プラ
ズマガスに露出させ、そのＯ＿２プラズマガスのガス量
、および上記ドライエッチヤの電圧および圧力を調節し
て上記フォトレジストを選択的にエッチバックすること
を特徴とする請求項１記載のフォトレジストエッチバッ
ク技術を利用したトレンチキャパシタ形成方法。 ７）上記フォトレジストのエッチバック工程では、 ＳＥＭ装置を利用して上記トレンチの内部でのフォトレ
ジストのエッチ比率を求め、エンドポイントディフェク
トシステムを用いて上記シリコンウェーハの表面でのエ
ンドポイントを感知し、その感知したエンドポイントに
応じて時間計算を行ってオーバエッチを実施することを
特徴とする請求項６記載のフォトレジストエッチバック
技術を利用したトレンチキャパシタ形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019880009191A KR920000708B1 (ko) | 1988-07-22 | 1988-07-22 | 포토레지스트 에치백 기술을 이용한 트렌치 캐패시터 형성방법 |
| KR1988-9191 | 1988-07-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02177355A true JPH02177355A (ja) | 1990-07-10 |
| JPH0652772B2 JPH0652772B2 (ja) | 1994-07-06 |
Family
ID=19276316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1190380A Expired - Fee Related JPH0652772B2 (ja) | 1988-07-22 | 1989-07-21 | フォトレジストエッチバック技術を利用したトレンチキャパシタ形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4994409A (ja) |
| JP (1) | JPH0652772B2 (ja) |
| KR (1) | KR920000708B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6281082B1 (en) * | 2000-03-13 | 2001-08-28 | Chartered Semiconductor Manufacturing Ltd. | Method to form MOS transistors with a common shallow trench isolation and interlevel dielectric gap fill |
| US6306699B1 (en) | 1998-08-11 | 2001-10-23 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having conducting material film formed in trench, manufacturing method thereof and method of forming resist pattern used therein |
| JP2007258693A (ja) * | 2006-03-21 | 2007-10-04 | Internatl Business Mach Corp <Ibm> | フィード・フォワード・データを用いてトレンチを目標の深さまで掘り込む方法。 |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR920004368B1 (ko) * | 1989-09-04 | 1992-06-04 | 재단법인 한국전자통신연구소 | 분리병합형 홈의 구조를 갖는 d램셀과 그 제조방법 |
| US5284804A (en) * | 1991-12-31 | 1994-02-08 | Texas Instruments Incorporated | Global planarization process |
| US5308790A (en) * | 1992-10-16 | 1994-05-03 | Ncr Corporation | Selective sidewall diffusion process using doped SOG |
| US6570221B1 (en) | 1993-07-27 | 2003-05-27 | Hyundai Electronics America | Bonding of silicon wafers |
| JP3383377B2 (ja) * | 1993-10-28 | 2003-03-04 | 株式会社東芝 | トレンチ構造の縦型のノーマリーオン型のパワーｍｏｓｆｅｔおよびその製造方法 |
| US5618751A (en) * | 1996-05-23 | 1997-04-08 | International Business Machines Corporation | Method of making single-step trenches using resist fill and recess |
| US6107135A (en) * | 1998-02-11 | 2000-08-22 | Kabushiki Kaisha Toshiba | Method of making a semiconductor memory device having a buried plate electrode |
| US6479368B1 (en) | 1998-03-02 | 2002-11-12 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor device having a shallow trench isolating region |
| JP3252789B2 (ja) * | 1998-04-03 | 2002-02-04 | 日本電気株式会社 | エッチング方法 |
| US6221680B1 (en) | 1998-07-31 | 2001-04-24 | International Business Machines Corporation | Patterned recess formation using acid diffusion |
| US6207493B1 (en) * | 1998-08-19 | 2001-03-27 | International Business Machines Corporation | Formation of out-diffused bitline by laser anneal |
| US6440638B2 (en) | 1998-09-28 | 2002-08-27 | International Business Machines Corp. | Method and apparatus for resist planarization |
| US6303275B1 (en) * | 2000-02-10 | 2001-10-16 | International Business Machines Corporation | Method for resist filling and planarization of high aspect ratio features |
| TW452852B (en) * | 2000-05-31 | 2001-09-01 | Nanya Technology Corp | Method of improving the degree of flatness of resist layer |
| US6458647B1 (en) * | 2001-08-27 | 2002-10-01 | Infineon Technologies Ag | Process flow for sacrificial collar with poly mask |
| US7476609B2 (en) * | 2005-10-28 | 2009-01-13 | Stmicroelectronics S.A. | Forming of a cavity in an insulating layer |
| CN100459087C (zh) * | 2006-07-21 | 2009-02-04 | 中芯国际集成电路制造(上海)有限公司 | 确定半导体特征的方法和用于制造集成电路的方法 |
| KR100845102B1 (ko) * | 2006-12-20 | 2008-07-09 | 동부일렉트로닉스 주식회사 | 반도체 소자의 소자분리막 형성방법 |
| KR101862345B1 (ko) * | 2012-02-27 | 2018-07-05 | 삼성전자주식회사 | 모오스 전계효과 트랜지스터를 포함하는 반도체 장치 및 그 제조 방법 |
| CN103681235A (zh) * | 2012-09-17 | 2014-03-26 | 上海华虹宏力半导体制造有限公司 | 一种有效填充深沟槽的解决方法 |
| CN111489962B (zh) * | 2020-04-17 | 2023-09-26 | 重庆伟特森电子科技有限公司 | 一种厚底沟槽的制备方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4295924A (en) * | 1979-12-17 | 1981-10-20 | International Business Machines Corporation | Method for providing self-aligned conductor in a V-groove device |
| US4364074A (en) * | 1980-06-12 | 1982-12-14 | International Business Machines Corporation | V-MOS Device with self-aligned multiple electrodes |
| US4569701A (en) * | 1984-04-05 | 1986-02-11 | At&T Bell Laboratories | Technique for doping from a polysilicon transfer layer |
| US4782036A (en) * | 1986-08-29 | 1988-11-01 | Siemens Aktiengesellschaft | Process for producing a predetermined doping in side walls and bases of trenches etched into semiconductor substrates |
| US4755486A (en) * | 1986-12-11 | 1988-07-05 | Siemens Aktiengesellschaft | Method of producing a defined arsenic doping in silicon semiconductor substrates |
-
1988
- 1988-07-22 KR KR1019880009191A patent/KR920000708B1/ko not_active Expired
-
1989
- 1989-07-18 US US07/381,288 patent/US4994409A/en not_active Expired - Lifetime
- 1989-07-21 JP JP1190380A patent/JPH0652772B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6306699B1 (en) | 1998-08-11 | 2001-10-23 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having conducting material film formed in trench, manufacturing method thereof and method of forming resist pattern used therein |
| US6501118B2 (en) | 1998-08-11 | 2002-12-31 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having conducting material film formed in trench, manufacturing method thereof and method of forming resist pattern used therein |
| US6281082B1 (en) * | 2000-03-13 | 2001-08-28 | Chartered Semiconductor Manufacturing Ltd. | Method to form MOS transistors with a common shallow trench isolation and interlevel dielectric gap fill |
| JP2007258693A (ja) * | 2006-03-21 | 2007-10-04 | Internatl Business Mach Corp <Ibm> | フィード・フォワード・データを用いてトレンチを目標の深さまで掘り込む方法。 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR920000708B1 (ko) | 1992-01-20 |
| KR900002428A (ko) | 1990-02-28 |
| JPH0652772B2 (ja) | 1994-07-06 |
| US4994409A (en) | 1991-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02177355A (ja) | フォトレジストエッチバック技術を利用したトレンチキャパシタ形成方法 | |
| US5545588A (en) | Method of using disposable hard mask for gate critical dimension control | |
| US6255022B1 (en) | Dry development process for a bi-layer resist system utilized to reduce microloading | |
| JPS6376330A (ja) | 半導体装置の製造方法 | |
| JPH0845912A (ja) | 半導体装置の製造方法 | |
| US5393709A (en) | Method of making stress released VLSI structure by the formation of porous intermetal layer | |
| KR910006093B1 (ko) | 반도체 장치의 제조방법 | |
| US5449644A (en) | Process for contact hole formation using a sacrificial SOG layer | |
| JPS63117423A (ja) | 二酸化シリコンのエツチング方法 | |
| KR100596431B1 (ko) | 시릴레이션에 의한 표면 묘사공정을 이용한 패터닝방법 | |
| JPH0621020A (ja) | 半導体装置の製造方法 | |
| JPH07135247A (ja) | 半導体装置の製造方法 | |
| JPH05226298A (ja) | 半導体装置の製造方法 | |
| JPS6213813B2 (ja) | ||
| JPH0594975A (ja) | 半導体装置の製造方法 | |
| JPH04370929A (ja) | ドライエッチング方法 | |
| US6960496B2 (en) | Method of damascene process flow | |
| KR0144912B1 (ko) | 반도체장치의 콘택홀 형성방법 | |
| JPH0265256A (ja) | 半導体装置の製造方法 | |
| JPS6143847B2 (ja) | ||
| KR0141965B1 (ko) | 금속층 경사에칭방법 | |
| KR940005450B1 (ko) | 경사식각방법 | |
| JPH01124241A (ja) | 素子分離領域の形成方法 | |
| KR100268859B1 (ko) | 반도체 장치의 금속 배선형 방법 | |
| JPS6272129A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |