JPH0217744A - 光入力信号断検出方式 - Google Patents
光入力信号断検出方式Info
- Publication number
- JPH0217744A JPH0217744A JP63168107A JP16810788A JPH0217744A JP H0217744 A JPH0217744 A JP H0217744A JP 63168107 A JP63168107 A JP 63168107A JP 16810788 A JP16810788 A JP 16810788A JP H0217744 A JPH0217744 A JP H0217744A
- Authority
- JP
- Japan
- Prior art keywords
- optical
- output
- input signal
- signal
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc Digital Transmission (AREA)
- Optical Communication System (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
光伝送装置の光受信部において、光入力信号断を判断し
アラームを発生させる方式に関し、正確に光入力信号断
を判別する光入力信号断検出方式を提供することを目的
とし、 一定の符号則にしたがって符号化され、かつ−定の符号
則に違反したビットを周期的に含む光信号を受信して電
気信号に変換するアバランシェ・ホトダイオード等を有
する光受信器において、アバランシェ・ホトダイオード
等の出力に接続され、アバランシェ・ホトダイオード等
の出力を入力して一定の符号則に違反したビットを検出
する違反ビット検出手段と、アバランシェ・ホトダイオ
ード等の出力と違反ビット検出手段の出力を入力して、
違反ビットの検出時におけるアバランシェ・ホトダイオ
ード等の出力値を一時記憶し、出力値と所定の検出レベ
ルとを比較して光入力信号の断時に、所定の信号を出力
する比較検出手段とを付加し、光入力信号の断を判定す
るように構成する。
アラームを発生させる方式に関し、正確に光入力信号断
を判別する光入力信号断検出方式を提供することを目的
とし、 一定の符号則にしたがって符号化され、かつ−定の符号
則に違反したビットを周期的に含む光信号を受信して電
気信号に変換するアバランシェ・ホトダイオード等を有
する光受信器において、アバランシェ・ホトダイオード
等の出力に接続され、アバランシェ・ホトダイオード等
の出力を入力して一定の符号則に違反したビットを検出
する違反ビット検出手段と、アバランシェ・ホトダイオ
ード等の出力と違反ビット検出手段の出力を入力して、
違反ビットの検出時におけるアバランシェ・ホトダイオ
ード等の出力値を一時記憶し、出力値と所定の検出レベ
ルとを比較して光入力信号の断時に、所定の信号を出力
する比較検出手段とを付加し、光入力信号の断を判定す
るように構成する。
本発明は、光伝送装置の光受信部において光入力信号断
を判断しアラームを発生させる方式の改良に関するもの
である。
を判断しアラームを発生させる方式の改良に関するもの
である。
この際、正確に光入力信号断を判別する光入力信号断検
出方式が要望されている。
出方式が要望されている。
第４図は従来例の回路構成ブロック図である。
第４図において、アバランシェ・ホトダイオード（以下
ＡＰＤと称する）ｌにおいて例えばＣＭＩ符号化した光
信号を受信する。ＡＰＤ １において電気信号に変換し
た出力が直流電流を阻止するコンデンサＣ及びアンプ２
を介して、ＡＧＣ回路３に加えられる。ＡＧＣ回路３は
演算増幅器（以下オペアンプと称する、図示しない）と
ＤＣ／ＤＣコンバータ（図示しない）からなり、オペア
ンプにおいて入力電圧が基準電圧と比較され差の電圧が
ＤＣ／ＤＣコンバータに加えられる。そしてＡＰＤ
１で受光した光信号のパワーの大小に応じて、ＡＰＤ
Ｉのバイアス電圧を調整してアンプ２の出力信号を一定
にするようにしている。
ＡＰＤと称する）ｌにおいて例えばＣＭＩ符号化した光
信号を受信する。ＡＰＤ １において電気信号に変換し
た出力が直流電流を阻止するコンデンサＣ及びアンプ２
を介して、ＡＧＣ回路３に加えられる。ＡＧＣ回路３は
演算増幅器（以下オペアンプと称する、図示しない）と
ＤＣ／ＤＣコンバータ（図示しない）からなり、オペア
ンプにおいて入力電圧が基準電圧と比較され差の電圧が
ＤＣ／ＤＣコンバータに加えられる。そしてＡＰＤ
１で受光した光信号のパワーの大小に応じて、ＡＰＤ
Ｉのバイアス電圧を調整してアンプ２の出力信号を一定
にするようにしている。
又、アンプ２の出力を分岐して、信号成分を阻止する低
域通過フィルタ（以下ＬＰＰと称する）４に加えて雑音
成分だけを通すようにする。ＬＰＦ ４の出力をアンプ
５を介して比較器（以下ＣＯＭＰと称する）６の一方の
入力端子に加える。他方の入力端子には基準電圧Ｖｒｅ
ｆを加えて両者の比較を行い、通常は雑音成分入力がＶ
ｒｅｆより少ないためＣＯＭＰ ６からはアラームを出
力しない。
域通過フィルタ（以下ＬＰＰと称する）４に加えて雑音
成分だけを通すようにする。ＬＰＦ ４の出力をアンプ
５を介して比較器（以下ＣＯＭＰと称する）６の一方の
入力端子に加える。他方の入力端子には基準電圧Ｖｒｅ
ｆを加えて両者の比較を行い、通常は雑音成分入力がＶ
ｒｅｆより少ないためＣＯＭＰ ６からはアラームを出
力しない。
今、光入力信号が断になった時、Ａｒ’Ｄ １、アンプ
２及びＡＧＣ回路３で作られるループにより雑音成分が
一定の電圧にまで増幅され、この雑音成分がＬＰＦ ４
、アンプ５を介してＣＯＭＰ ６の一方の入力端子に加
えられる。そして基準電圧Ｖｒｅｆと比較されるが、Ａ
ＧＣ回路３等で作られるループにより雑音成分が増幅さ
れているためＶｒｅｆより大となり、光入力信号断と判
定してＣＯＭＰ ６からアラームを発する。
２及びＡＧＣ回路３で作られるループにより雑音成分が
一定の電圧にまで増幅され、この雑音成分がＬＰＦ ４
、アンプ５を介してＣＯＭＰ ６の一方の入力端子に加
えられる。そして基準電圧Ｖｒｅｆと比較されるが、Ａ
ＧＣ回路３等で作られるループにより雑音成分が増幅さ
れているためＶｒｅｆより大となり、光入力信号断と判
定してＣＯＭＰ ６からアラームを発する。
しかしながら上述の回路においては、光入力信号の断の
判定に際してＡＰＤの雑音の発生にばらつきがあり、正
確な光入力信号断の判定が行えないという問題点があっ
た。
判定に際してＡＰＤの雑音の発生にばらつきがあり、正
確な光入力信号断の判定が行えないという問題点があっ
た。
したがって本発明の目的は、正確に光入力信号断を判別
する光入力信号断検出方式を提供することにある。
する光入力信号断検出方式を提供することにある。
〔課題を解決するための６手段〕
上記問題点は第１図に示す回路構成によって解決される
。
。
即ち第１図において、一定の符号則にしたがって符号化
され、かつ一定の符号則に違反したビットを周期的に含
む光信号を受信して電気信号に変換する光／電気変換素
子１００を有する光受信器において、７００は光／電気
変換素子の出力に接続され、光／電気変換素子の出力を
入力して一定の符号則に違反したビットを検出する違反
ビット検出手段である。
され、かつ一定の符号則に違反したビットを周期的に含
む光信号を受信して電気信号に変換する光／電気変換素
子１００を有する光受信器において、７００は光／電気
変換素子の出力に接続され、光／電気変換素子の出力を
入力して一定の符号則に違反したビットを検出する違反
ビット検出手段である。
１５０は光／電気変換素子の出力と違反ビット検出手段
の出力を入力して、違反ビットの検出時における光／電
気変換素子の出力値を一時記憶し、出力値と所定の検出
レベルとを比較して光入力信号の断時に、所定の信号を
出力する比較検出手段である。そして、光入力信号の断
を判定するように構成する。
の出力を入力して、違反ビットの検出時における光／電
気変換素子の出力値を一時記憶し、出力値と所定の検出
レベルとを比較して光入力信号の断時に、所定の信号を
出力する比較検出手段である。そして、光入力信号の断
を判定するように構成する。
第１図において、違反ビット検出手段７００において、
光／電気変換素子の出力を入力して一定の符号則に違反
したビットを検出する。
光／電気変換素子の出力を入力して一定の符号則に違反
したビットを検出する。
次に比較検出手段１５０において、光／電気変換素子の
出力と違反ビット検出手段の出力を入力して、違反ビッ
トの検出時における光／電気変換素子の出力値を一時記
憶する。そして上記出力値と所定の検出レベルとを比較
して光入力信号の断時に、所定の信号を出力する。この
ようにして光入力信号の断を判定するようにする。
出力と違反ビット検出手段の出力を入力して、違反ビッ
トの検出時における光／電気変換素子の出力値を一時記
憶する。そして上記出力値と所定の検出レベルとを比較
して光入力信号の断時に、所定の信号を出力する。この
ようにして光入力信号の断を判定するようにする。
第２図は本発明の実施例の回路構成を示すブロック図で
ある。
ある。
第３図は実施例の動作を説明する図である。
全図を通じて同一符号は同一対象物を示す。
第２図において、ＡＰＤＩ、アンプ２及びＡＧＣ回路３
で作られるループによりアンプ２の信号出力を安定化す
る動作は、従来例の場合と同様である。
で作られるループによりアンプ２の信号出力を安定化す
る動作は、従来例の場合と同様である。
第３図（δ）に示すように、例えばＣＭＩ符号化の規則
に違反したビット（以下ＣＲＶと称する）が周期的に光
入力信号に含まれているとする。このＣＲＶをフレーム
ビットと見做して、ＣＲＶを検出することにより光入力
信号の断を判別するようにする。
に違反したビット（以下ＣＲＶと称する）が周期的に光
入力信号に含まれているとする。このＣＲＶをフレーム
ビットと見做して、ＣＲＶを検出することにより光入力
信号の断を判別するようにする。
即ち第２図において、アンプ２の出力をＣＲＶ検出部７
に加え、入力信号に含まれるＣＲＶを検出する。ＣＲＶ
を検出するとｃＲ１＆出部７はリセット信号を出力して
、カウンタ９をリセットする。一方、アンプ２の出力を
クロック抽出部８に加えて入力信号に同期したクロック
を抽出する。このクロックをカウンタ９に加えて、ＣＲ
Ｖと次の周期のＣＲＶＯ間のビット数をカウントする。
に加え、入力信号に含まれるＣＲＶを検出する。ＣＲＶ
を検出するとｃＲ１＆出部７はリセット信号を出力して
、カウンタ９をリセットする。一方、アンプ２の出力を
クロック抽出部８に加えて入力信号に同期したクロック
を抽出する。このクロックをカウンタ９に加えて、ＣＲ
Ｖと次の周期のＣＲＶＯ間のビット数をカウントする。
次の周期のＣＲＶ即ちフレームビットに達した時、カウ
ンタ９はタイミング信号を分岐して出力する。
ンタ９はタイミング信号を分岐して出力する。
そして一方をフリップフロップ（以下ＦＦと称する）１
０のＤ入力端子に加え、他方を電界効果トランジスタ（
以下ＦＥＴと称する）１３のゲートに加える。この結果
、ＦＥＴ１３のドレイン・ソース間はオンとなり、第３
図に示すＣＲＶの“Ｈ” レベルの信号がアンプ２から
アンプ１１を介して入力され、コンデンサＣ２に充電さ
れる。
０のＤ入力端子に加え、他方を電界効果トランジスタ（
以下ＦＥＴと称する）１３のゲートに加える。この結果
、ＦＥＴ１３のドレイン・ソース間はオンとなり、第３
図に示すＣＲＶの“Ｈ” レベルの信号がアンプ２から
アンプ１１を介して入力され、コンデンサＣ２に充電さ
れる。
一方、ＦＦｌ０のＤ入力端子に加えたタイミング信号が
クロックにより１クロック分だけ遅延してＱ端子から出
力され、ＦＥＴ１２のゲートに加えられる。
クロックにより１クロック分だけ遅延してＱ端子から出
力され、ＦＥＴ１２のゲートに加えられる。
そしてＦＥＴ１２のドレイン・ソース間をオンにして、
第３図に示すＣＲＶの゛Ｌ′″レベルの信号がアンプ２
からアンプ１１を介して入力され、コンデンサＣＩに充
電される。その後ＦＥＴ１２．１３のドレイン・ソース
間はオフとなり、コンデンサＣ３及びＣｔにはそれぞれ
Ｌ”レベル及びＨ”レベルの信号がホールドされる。
第３図に示すＣＲＶの゛Ｌ′″レベルの信号がアンプ２
からアンプ１１を介して入力され、コンデンサＣＩに充
電される。その後ＦＥＴ１２．１３のドレイン・ソース
間はオフとなり、コンデンサＣ３及びＣｔにはそれぞれ
Ｌ”レベル及びＨ”レベルの信号がホールドされる。
このＣ，、Ｃ，にホールドした信号がＣＯＭＰ１４及び
１５の一方の入力端子に加えられる。ＣＯＭＰ１４．１
５の他方の入力端子にはそれぞれ基準電圧Ｖｓ−、Ｖｓ
＋を加え、第３図（ｂ）に示すようにそれぞれのＣＯＭ
ＰにおいてＢ点及びＡ点におけるＣＲＶＯ値と基準電圧
Ｖｓ−、νＳ＋との比較を行う。そして第３図（ｂｌに
示すように、Ａ点における“Ｈ″ レベルの入力信号が
Ｖｓ＋よりも小さい時、又はＢ点における“Ｌ”レベル
の入力信号がＶｓ−より大の時例えば“１”の信号をＣ
ＯＭＰ１４又は１５から出力して、ＯＲ回路１６に加え
アラーム信号を出力する。
１５の一方の入力端子に加えられる。ＣＯＭＰ１４．１
５の他方の入力端子にはそれぞれ基準電圧Ｖｓ−、Ｖｓ
＋を加え、第３図（ｂ）に示すようにそれぞれのＣＯＭ
ＰにおいてＢ点及びＡ点におけるＣＲＶＯ値と基準電圧
Ｖｓ−、νＳ＋との比較を行う。そして第３図（ｂｌに
示すように、Ａ点における“Ｈ″ レベルの入力信号が
Ｖｓ＋よりも小さい時、又はＢ点における“Ｌ”レベル
の入力信号がＶｓ−より大の時例えば“１”の信号をＣ
ＯＭＰ１４又は１５から出力して、ＯＲ回路１６に加え
アラーム信号を出力する。
このようにして光入力信号の断の検出を行う。
第１図は本発明の原理図、
第２図は本発明の実施例の回路構成を示すブロック図、
第３図は実施例の動作を説明する図、
第４図は従来例の回路構成ブロック図である。
図において
１００は光／電気変換素子、
１５０は比較検出手段、
７００は違反ビット検出手段
を示す。
〔発明の効果〕
以上説明したように本発明によれば、正確に光入力信号
断を判別することができる。
断を判別することができる。
Claims (1)
- 【特許請求の範囲】 一定の符号則にしたがって符号化され、かつ該一定の符
号則に違反したビットを周期的に含む光信号を受信して
電気信号に変換する光／電気変換素子（１００）を有す
る光受信器において、該光／電気変換素子の出力に接続
され、該光／電気変換素子の出力を入力して該一定の符
号則に違反したビットを検出する違反ビット検出手段（
７００）と、 該光／電気変換素子の出力と該違反ビット検出手段の出
力を入力して、該違反ビットの検出時における該光／電
気変換素子の出力値を一時記憶し、該出力値と所定の検
出レベルとを比較して光入力信号の断時に、所定の信号
を出力する比較検出手段（１５０）とを付加し、光入力
信号の断を判定するようにしたことを特徴とする光入力
信号断検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63168107A JPH0217744A (ja) | 1988-07-06 | 1988-07-06 | 光入力信号断検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63168107A JPH0217744A (ja) | 1988-07-06 | 1988-07-06 | 光入力信号断検出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0217744A true JPH0217744A (ja) | 1990-01-22 |
Family
ID=15861978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63168107A Pending JPH0217744A (ja) | 1988-07-06 | 1988-07-06 | 光入力信号断検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0217744A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1127216A (ja) * | 1997-07-03 | 1999-01-29 | Oki Tec:Kk | 入力有無検出回路 |
| KR20030030910A (ko) * | 2001-10-09 | 2003-04-18 | 어플라이드 머티어리얼즈 인코포레이티드 | 반도체 공정에서의 종점 검출을 위한 안정화된 펄스광구동회로 장치 및 방법 |
-
1988
- 1988-07-06 JP JP63168107A patent/JPH0217744A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1127216A (ja) * | 1997-07-03 | 1999-01-29 | Oki Tec:Kk | 入力有無検出回路 |
| KR20030030910A (ko) * | 2001-10-09 | 2003-04-18 | 어플라이드 머티어리얼즈 인코포레이티드 | 반도체 공정에서의 종점 검출을 위한 안정화된 펄스광구동회로 장치 및 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4498001A (en) | Transimpedance amplifier for optical receivers | |
| US5426389A (en) | System for DC restoration of serially transmitted binary signals | |
| US20030039328A1 (en) | Timing circuit | |
| US6198420B1 (en) | Multiple level quantizer | |
| US6952005B2 (en) | Optical receiver circuit | |
| JPH0217744A (ja) | 光入力信号断検出方式 | |
| JP2819992B2 (ja) | ピーク検出回路 | |
| CN215734289U (zh) | 调顶接收电路及电子设备 | |
| JP2005072925A (ja) | 光電流・電圧変換回路 | |
| US6980006B1 (en) | High speed envelope detector and method | |
| AU600804B2 (en) | Method of and apparatus for the regulation of the multiplication factor of avalanche photo-diodes in optical receivers | |
| JPH01245725A (ja) | 光受信回路 | |
| JPS594346A (ja) | 光入力断検出回路 | |
| EP1430314B1 (en) | A minimum detector | |
| US7092435B2 (en) | Line quality monitoring apparatus and method | |
| JPS5480095A (en) | Agc system for optical receiver | |
| JPH0661945A (ja) | 光出力パワー低下警報検出回路 | |
| JP2001217880A (ja) | 受信器の識別レベル制御回路 | |
| JPS62146011A (ja) | 検出スイツチ | |
| JPS61128637A (ja) | 光入力信号断検出回路 | |
| JPH03201819A (ja) | パルス波形歪低減回路 | |
| SU1432728A1 (ru) | Усилитель-ограничитель | |
| SU1397874A1 (ru) | Устройство автоматической балансировки радиометра | |
| JPS59148441A (ja) | 光入力レベル検出方式 | |
| CN113765593A (zh) | 调顶接收电路、控制方法及电子设备 |