JPH02177526A - 縮小投影露光装置用マスク - Google Patents
縮小投影露光装置用マスクInfo
- Publication number
- JPH02177526A JPH02177526A JP63332529A JP33252988A JPH02177526A JP H02177526 A JPH02177526 A JP H02177526A JP 63332529 A JP63332529 A JP 63332529A JP 33252988 A JP33252988 A JP 33252988A JP H02177526 A JPH02177526 A JP H02177526A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- patterns
- pattern
- marks
- cause
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
- H10W46/101—Marks applied to devices, e.g. for alignment or identification characterised by the type of information, e.g. logos or symbols
- H10W46/103—Marks applied to devices, e.g. for alignment or identification characterised by the type of information, e.g. logos or symbols alphanumeric information, e.g. words, letters or serial numbers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
- H10W46/601—Marks applied to devices, e.g. for alignment or identification for use after dicing
- H10W46/603—Formed on wafers or substrates before dicing and remaining on chips after dicing
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路装置の製造に使用するマスクに
関し、特に同一ペレットのパターンを複数個配置した縮
小投影露光装置（以下、ステッパーと記す）用のマスク
に関する。
関し、特に同一ペレットのパターンを複数個配置した縮
小投影露光装置（以下、ステッパーと記す）用のマスク
に関する。
近年、半導体集積回路装置の製造工程中のフォトレジス
ト工程ではパターンの露光にステッパーを使用すること
が多い、ステッパーではマスク上のパターンを１１５あ
るいは１／１０に縮小してウェハ上に結像させ、ウェハ
の順次移動と露光を繰り返してウェハ全体にパターンを
形成する。したがって１作業時間を短縮するには、この
繰り返し回数を減らす必要があり、従来１回の露光でで
きるだけ多数のペレットのパターンを形成できるように
マスク上に複数ペレット分のパターンを配置している。
ト工程ではパターンの露光にステッパーを使用すること
が多い、ステッパーではマスク上のパターンを１１５あ
るいは１／１０に縮小してウェハ上に結像させ、ウェハ
の順次移動と露光を繰り返してウェハ全体にパターンを
形成する。したがって１作業時間を短縮するには、この
繰り返し回数を減らす必要があり、従来１回の露光でで
きるだけ多数のペレットのパターンを形成できるように
マスク上に複数ペレット分のパターンを配置している。
第２図はステッパーで使用するマスクの例を示したもの
であり、縮小投影露光用マスク１１上に半導体集積回路
装置のパターン１２が複数ペレット分配置しである。
であり、縮小投影露光用マスク１１上に半導体集積回路
装置のパターン１２が複数ペレット分配置しである。
半導体集積回路装置は複数回のフォトレジスト工程を行
うことによって、製造され、言い換えると、複数のパタ
ーンを重ね合せていくことによって半導体集積回路装置
は製造される。このパターンの重ね合せは下地となるパ
ターンで位置合せの目印を形成し、次のパターンを露光
する際に、この下地の目印に位置合せするという方法を
取るが、パターンの重ね合せには種々の原因でずれが生
じる。
うことによって、製造され、言い換えると、複数のパタ
ーンを重ね合せていくことによって半導体集積回路装置
は製造される。このパターンの重ね合せは下地となるパ
ターンで位置合せの目印を形成し、次のパターンを露光
する際に、この下地の目印に位置合せするという方法を
取るが、パターンの重ね合せには種々の原因でずれが生
じる。
第３図は（ａ） 、 （ｂ） 、 （ｃ）はパータンの
重ね合せずれをその原因別に示したものであり、図中の
破線で示した下地パターン２１に実線で示した露光パタ
ーン２２を重ね合せた場合に発生するずれを示しである
。
重ね合せずれをその原因別に示したものであり、図中の
破線で示した下地パターン２１に実線で示した露光パタ
ーン２２を重ね合せた場合に発生するずれを示しである
。
第３図（ａ）はパターンの平行移動である。このず九は
露光時の下地と露光する像との位置的なずれであり、露
光時にウェハを支持するウェハステージの位置合せ誤差
と、目印となる下地パターンの位置情報の読み取り誤差
が主なずれの原因となる。
露光時の下地と露光する像との位置的なずれであり、露
光時にウェハを支持するウェハステージの位置合せ誤差
と、目印となる下地パターンの位置情報の読み取り誤差
が主なずれの原因となる。
第３図（ｂ）はパターンの回転移動である。このずれは
露光時の下地の基準方向と露光する像の基準方向が平行
になっていないものであり、露光を開始する前にマスク
を固定するが、そのときのマスクの角度合せの設定の誤
差が主なずれの原因となる。
露光時の下地の基準方向と露光する像の基準方向が平行
になっていないものであり、露光を開始する前にマスク
を固定するが、そのときのマスクの角度合せの設定の誤
差が主なずれの原因となる。
第３図（ｃ）はパターンの形状の歪みである。このずれ
はマスクのパターンを縮小する光学系の問題であり、ス
テッパーの装置間での調整状態の差や、装置の経時変化
、露光時の温度や気圧の変動等がずれの原因となる。
はマスクのパターンを縮小する光学系の問題であり、ス
テッパーの装置間での調整状態の差や、装置の経時変化
、露光時の温度や気圧の変動等がずれの原因となる。
実際のパターンの重ね合せずれは上述した個々のずれが
すべて加わったものとなっており、露光されたパターン
にずれが生じていた場合にそのずれの原因を調べるには
露光パターン全体の各点でのずれの方向と量を測定する
必要がある。
すべて加わったものとなっており、露光されたパターン
にずれが生じていた場合にそのずれの原因を調べるには
露光パターン全体の各点でのずれの方向と量を測定する
必要がある。
従来、半導体集積回路装置において、パターンの重ね合
せずれが原因となる不良が発生したとき。
せずれが原因となる不良が発生したとき。
不良が半導体集積回路装置がウェハ状態の検査で発見さ
れた場合には、パターンの重ね合せずれの原因の調査は
比較的容易であるが、不良が半導体集積回路装置が組み
立て後のチップ状態の検査で発見された場合では、その
不良チップが露光パターン内に複数個配置されたペレッ
トのうちのどの位置のものであるか知る手段が無いため
にパターンの重ね合せのずれの原因を調べるのが、非常
に困難になるという問題が生じていた。
れた場合には、パターンの重ね合せずれの原因の調査は
比較的容易であるが、不良が半導体集積回路装置が組み
立て後のチップ状態の検査で発見された場合では、その
不良チップが露光パターン内に複数個配置されたペレッ
トのうちのどの位置のものであるか知る手段が無いため
にパターンの重ね合せのずれの原因を調べるのが、非常
に困難になるという問題が生じていた。
本発明の目的は前記課題を解決した縮小投影露光装置用
マスクを提供することにある。
マスクを提供することにある。
（発明の従来技術に対する相違点〕
上述した従来のステッパー用マスクに対して、本発明の
ステッパー用マスクは組み立て後のチップでもパターン
の露光時にマスク内でのどの位置のペレットであったか
を知ることができるという相違点を有する。
ステッパー用マスクは組み立て後のチップでもパターン
の露光時にマスク内でのどの位置のペレットであったか
を知ることができるという相違点を有する。
前記目的を達成するため１本発明はペレットパターンを
複数個配置した縮小投影露光装置用マスクにおいて、各
ペレットパターンのそれぞれにマスク内での位置を判別
するための記号を付したものである。
複数個配置した縮小投影露光装置用マスクにおいて、各
ペレットパターンのそれぞれにマスク内での位置を判別
するための記号を付したものである。
次に本発明について図面を参照して説明する。
第１図は本発明のステッパー用マスクの一実施例を示す
図である。
図である。
図において、石英基板で作られた縮小投影露光用マスク
１上に半導体集積回路装置のパターン２が複数個配置さ
れている０本実施例では１１５に縮小露光するステッパ
ーを使用し、マスク１上での露光可能範囲が７ ｃｓ
Ｘ ７ ａｓの正方形で、ペレットサイズが６ ｍ Ｘ
４ ｍの半導体集積回路装置を製造する場合を示して
おり、ペレットサイズはマスク上では３０１ Ｘ ２
ｃｍとなるので、マスク１には６個分のペレットのパタ
ーン２が配置できる。マスク１に配置された６個のペレ
ットのパターン２にはそれぞれ１１Ａ７１〜′″Ｆ“ま
でのマスク内位置判別用記号３を付しである。マスク内
位置判別用記号３を入れるフォトレジスト工程はチップ
状態で記号が見易いようにゲート電極形成工程又は配線
形成工程が良い。
１上に半導体集積回路装置のパターン２が複数個配置さ
れている０本実施例では１１５に縮小露光するステッパ
ーを使用し、マスク１上での露光可能範囲が７ ｃｓ
Ｘ ７ ａｓの正方形で、ペレットサイズが６ ｍ Ｘ
４ ｍの半導体集積回路装置を製造する場合を示して
おり、ペレットサイズはマスク上では３０１ Ｘ ２
ｃｍとなるので、マスク１には６個分のペレットのパタ
ーン２が配置できる。マスク１に配置された６個のペレ
ットのパターン２にはそれぞれ１１Ａ７１〜′″Ｆ“ま
でのマスク内位置判別用記号３を付しである。マスク内
位置判別用記号３を入れるフォトレジスト工程はチップ
状態で記号が見易いようにゲート電極形成工程又は配線
形成工程が良い。
上記のようなマスクをフォトレジスト工程に使用すると
、製造された半導体集積回路装置のチップで特性検査に
おいて、パターンの重ね合せずれが原因となる不良が発
見された場合、パターン重ね合せずれの発生原因を調査
する際、不良チップを調べるときにチップに入っている
マスク内位置判別用記号３を見ることによってそのチッ
プがマスク内に配置さ九たペレットのうちどの位置のペ
レットに相当するものであるか知ることができ、ずれ発
生の原因調査が容易になる。
、製造された半導体集積回路装置のチップで特性検査に
おいて、パターンの重ね合せずれが原因となる不良が発
見された場合、パターン重ね合せずれの発生原因を調査
する際、不良チップを調べるときにチップに入っている
マスク内位置判別用記号３を見ることによってそのチッ
プがマスク内に配置さ九たペレットのうちどの位置のペ
レットに相当するものであるか知ることができ、ずれ発
生の原因調査が容易になる。
以上説明したように本発明は、ステッパーで同一パター
ンのペレットを複数個配置したマスクを使用して一回露
光でペレット複数個分のパターンを露光するフォトレジ
スト工程を含む半導体集積回路装置の製造工程の、少な
くとも１つのフォトレジスト工程において、マスク上に
配置された各ペレットごとにマスク内での位置を判別す
るための記号を入れたマスクを使用することにより、チ
ップ状態でパターンの重ね合せずれが発見された場合に
、そのチップが露光パターン内に複数個配置されたペレ
ットのうちのどの位置のものであるか知ることができ、
パターンの重ね合せずれの原因の調査を容易にできる効
果がある。
ンのペレットを複数個配置したマスクを使用して一回露
光でペレット複数個分のパターンを露光するフォトレジ
スト工程を含む半導体集積回路装置の製造工程の、少な
くとも１つのフォトレジスト工程において、マスク上に
配置された各ペレットごとにマスク内での位置を判別す
るための記号を入れたマスクを使用することにより、チ
ップ状態でパターンの重ね合せずれが発見された場合に
、そのチップが露光パターン内に複数個配置されたペレ
ットのうちのどの位置のものであるか知ることができ、
パターンの重ね合せずれの原因の調査を容易にできる効
果がある。
第１図は本発明の一実施例の縮小投影露光装置用マスク
を示す図、第２図は従来の縮小投影露光装置用マスクを
示す図、第３図は（ａ） 、 （ｂ） 、（ｃ）はパー
タンの重ね合せずれをその原因別に示す図である。 １・・・縮小投影露光用マスク ２・・・半導体集積回路装置のパターン３・・・マスク
内位置判別用記号
を示す図、第２図は従来の縮小投影露光装置用マスクを
示す図、第３図は（ａ） 、 （ｂ） 、（ｃ）はパー
タンの重ね合せずれをその原因別に示す図である。 １・・・縮小投影露光用マスク ２・・・半導体集積回路装置のパターン３・・・マスク
内位置判別用記号
Claims (1)
- （１）ペレットパターンを複数個配置した縮小投影露光
装置用マスクにおいて、各ペレットパターンのそれぞれ
にマスク内での位置を判別するための記号を付したこと
を特徴とする縮小投影露光装置用マスク。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63332529A JPH02177526A (ja) | 1988-12-28 | 1988-12-28 | 縮小投影露光装置用マスク |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63332529A JPH02177526A (ja) | 1988-12-28 | 1988-12-28 | 縮小投影露光装置用マスク |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02177526A true JPH02177526A (ja) | 1990-07-10 |
Family
ID=18255939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63332529A Pending JPH02177526A (ja) | 1988-12-28 | 1988-12-28 | 縮小投影露光装置用マスク |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02177526A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63221615A (ja) * | 1987-03-10 | 1988-09-14 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
-
1988
- 1988-12-28 JP JP63332529A patent/JPH02177526A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63221615A (ja) * | 1987-03-10 | 1988-09-14 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6498640B1 (en) | Method to measure alignment using latent image grating structures | |
| US4849313A (en) | Method for making a reticle mask | |
| US4610940A (en) | Method for fabricating a photomask pattern | |
| JPH07321012A (ja) | 位置合わせ方法及びそれを用いた素子の製造方法 | |
| JPH09166866A (ja) | フォトマスクの目合わせマーク及び半導体装置 | |
| US5095511A (en) | Apparatus for verifying pattern data used in a step-and-repeat process for producing the same patterns regularly arranged on a substance | |
| TWI246734B (en) | A method for monitoring overlay alignment on a wafer | |
| US9766559B2 (en) | Edge-dominant alignment method in exposure scanner system | |
| JP2000228341A (ja) | 半導体集積回路 | |
| KR100577568B1 (ko) | 오버레이 측정방법 및 그에 사용되는 오버레이 마크 | |
| JP2009081243A (ja) | 半導体装置の製造方法 | |
| JP2564440B2 (ja) | ウエハ内位置表示を付したチップの製造方法 | |
| KR100271125B1 (ko) | 정렬마크를 갖는 마스크 및 이를 이용한 마스크간 정렬도 측정방법 | |
| JPH06342745A (ja) | アライメント精度測定用マーク | |
| JPH0387013A (ja) | 半導体装置の製造方法 | |
| KR100263324B1 (ko) | 오버레이 스티칭 체크방법 | |
| JPH06181169A (ja) | 露光装置、及び、半導体装置の製造方法 | |
| JPH0258777B2 (ja) | ||
| JP2003037038A (ja) | 投影露光方法 | |
| JPH03167817A (ja) | 露光装置 | |
| JPS5919318A (ja) | 転写パタ−ンの位置ずれ検査方法および転写パタ−ンマスク | |
| JP2532110B2 (ja) | 電子線露光方法 | |
| JP2764925B2 (ja) | 半導体装置の製造方法 | |
| JPH0594002A (ja) | ホトマスクの製造方法及びホトマスク | |
| JPH03154329A (ja) | 半導体装置の製造方法 |