JPH0217836A - memory backup circuit - Google Patents

memory backup circuit

Info

Publication number
JPH0217836A
JPH0217836A JP63167467A JP16746788A JPH0217836A JP H0217836 A JPH0217836 A JP H0217836A JP 63167467 A JP63167467 A JP 63167467A JP 16746788 A JP16746788 A JP 16746788A JP H0217836 A JPH0217836 A JP H0217836A
Authority
JP
Japan
Prior art keywords
battery
lithium battery
backup
turned
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63167467A
Other languages
Japanese (ja)
Other versions
JP2658209B2 (en
Inventor
Yoshio Sugiura
好生 杉浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Brother Industries Ltd
Original Assignee
Brother Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Brother Industries Ltd filed Critical Brother Industries Ltd
Priority to JP63167467A priority Critical patent/JP2658209B2/en
Publication of JPH0217836A publication Critical patent/JPH0217836A/en
Application granted granted Critical
Publication of JP2658209B2 publication Critical patent/JP2658209B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Stand-By Power Supply Arrangements (AREA)
  • Power Sources (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

PURPOSE:To prevent the outflow of a back-up current to a ground and to stand long use by providing an excess charge prevention element for preventing the excess charge of a back-up battery between a plus electrode of the back-up battery and a switching circuit. CONSTITUTION:When the external power is supplied, transistors TR2 and TR1 make continuity to supply the external power supply to a RAM 7, and, at the same time, a lithium battery (E) is charged. When the voltage of the lithium battery (E) reaches 3V, a Zener diode D2 makes continuity, so that an excess charge over 3V is prevented. When the external power supply is not supplied, the power is supplied to the RAM 7 from the lithium battery (E), but the transistor TR2 is turned off, so that the current supplied to a ground from the lithium battery (E) through the transistor TR1 is prevented.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はバックアップ用電池を備えたメモリバンクアン
プ回路に関し、特にバックアップ用電池から過充電防止
素子を介して電流が漏出するのを防止するように構成し
たものに関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a memory bank amplifier circuit equipped with a backup battery, and in particular to a memory bank amplifier circuit that prevents current from leaking from the backup battery through an overcharge prevention element. Concerning what has been configured.

〔従来技術〕[Prior art]

一般に、電子タイプライタやワードプロセッサなどの電
子機器では、入力したデータをスタティックRAMなど
の揮発性メモリに記憶すると共に、電子機器の電源スィ
ッチがオフされているときにはメモリバックアップ回路
により揮発性メモリに記憶したデータを継続して記憶保
持するようになっている。
Generally, in electronic devices such as electronic typewriters and word processors, input data is stored in volatile memory such as static RAM, and when the power switch of the electronic device is turned off, it is stored in volatile memory by a memory backup circuit. Data is continuously stored and retained.

このメモリバックアップ回路には充電可能なバックアッ
プ用電池を備え、電子機器に電源が投入されているとき
には電源の電圧でバンクアップ用電池に充電し、電源ス
ィッチがオフされたときには、バックアップ用電池をバ
ックアップ用電源として揮発性メモリのデータを記憶保
持するように構成しである。
This memory backup circuit is equipped with a rechargeable backup battery, which charges the bank-up battery with the voltage of the power supply when the electronic device is powered on, and backs up the backup battery when the power switch is turned off. It is configured to store and hold data in a volatile memory as a power source.

また、バンクアンプ用電池が充電可能な2次電池のとき
には、ハックアップ用電池の過充電を防止するためにツ
ェナーダイオードなどの過充電防止素子を設けるのが一
般的である。
Further, when the bank amplifier battery is a rechargeable secondary battery, it is common to provide an overcharge prevention element such as a Zener diode to prevent overcharging of the hack-up battery.

例えば、メモリバックアップ回路18は第4図に示すよ
うに構成され、電源スィッチが投入されたときには、端
子20の電圧が上昇して3vに達した時にツェナーダイ
オードD3が導通となり、抵抗R5に発生する電圧によ
りトランジスタTR4のベース電流が流れてトランジス
タTR4が導通する。これに伴って、トランジスタTR
3のベース電流が流れてトランジスタTR3も導通し、
+5VがRAM22(7)端子■CCに印加サレ、RA
M22のデータが記憶保持される。尚、このときリチウ
ム電池E1は、+5V電源で充電されるが、リチウム電
池E1の電圧が3■に達したときにはツェナーダイオー
ドD4が導通になり、余分な電流はツェナーダイオード
D4を介して端子21に流れるので、リチウム電池El
の過充電を防止するようになっている。
For example, the memory backup circuit 18 is configured as shown in FIG. 4, and when the power switch is turned on, the Zener diode D3 becomes conductive when the voltage at the terminal 20 rises and reaches 3V, and a voltage is generated across the resistor R5. The voltage causes the base current of the transistor TR4 to flow, making the transistor TR4 conductive. Along with this, the transistor TR
3's base current flows, transistor TR3 also becomes conductive,
+5V is applied to RAM22 (7) terminal ■CC, RA
The data of M22 is stored and held. At this time, the lithium battery E1 is charged by the +5V power supply, but when the voltage of the lithium battery E1 reaches 3■, the Zener diode D4 becomes conductive, and the excess current is transferred to the terminal 21 via the Zener diode D4. Because it flows, lithium battery El
is designed to prevent overcharging.

また、電源スィッチが遮断されたときには、端子20の
電圧が3■より低くなって、ツェナーダイオードD3が
オフするのに伴ってトランジスタTR4及びトランジス
タTR3がオフする。このとき、リチウム電池Elのバ
ックアップ電圧がRAM22の端子Vccに印加されて
RAM22のデータを継続して記憶保持するようになっ
ている。
Further, when the power switch is cut off, the voltage at the terminal 20 becomes lower than 3cm, and the Zener diode D3 is turned off, and the transistors TR4 and TR3 are also turned off. At this time, the backup voltage of the lithium battery El is applied to the terminal Vcc of the RAM 22, so that the data in the RAM 22 is continuously stored and held.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

−iに、ツェナー電圧を3■とするツェナーダイオード
D4の特性を第8図に示すように、このツェナーダイオ
ードD4にリチウム電池E1の電圧約3Vを印加してい
るときには、その電圧が約2.5■になるまで比較的大
きなツェナー電流をグランド端子21に流出する。これ
により、第5図に示すようにリチウム電池E1の電圧は
、電源スィッチを遮断したt2の時点から所定時間後の
t3に至る間に、RAM22をバックアップするときの
負荷に対応する電圧降下分に、ツェナーダイオードD4
の特性によりツェナーダイオードD4を介して流出する
ツェナー電流に対応する電圧降下分を加えた大きな電圧
降下となり、リチウム電池E1でRAM22のデータを
記憶保持する保持時間が大幅に短縮されるという問題が
ある。
As shown in FIG. 8, the characteristics of the Zener diode D4 with a Zener voltage of 3.5 V and a Zener voltage of 3.5 V are applied to the Zener diode D4. A relatively large Zener current flows to the ground terminal 21 until it reaches 5■. As a result, as shown in FIG. 5, the voltage of the lithium battery E1 decreases by a voltage drop corresponding to the load when backing up the RAM 22 from the time t2 when the power switch is cut off to the time t3 after a predetermined time. , Zener diode D4
Due to the characteristics of the Zener diode D4, there is a large voltage drop including the voltage drop corresponding to the Zener current flowing out through the Zener diode D4, and there is a problem that the retention time for memorizing and retaining data in the RAM 22 with the lithium battery E1 is significantly shortened. .

そこで、第6図に示すように前記メモリバンクアンプ回
路18を改良してツェナーダイオードD4によるリチウ
ム電池E1の電力の消費を抑制するようにしたメモリバ
ックアップ回路19が考えられる。即ち、前記ツェナー
ダイオードD4がダイオードD6を介してリチウム電池
E1のプラス端子に接続されているため、電源スィッチ
が遮断されたときにリチウム電池E1からツェナーダイ
オードD4への電流の流出はダイオードD6により阻止
され、リチウム電池Elの電力はRAM22のデータを
バックアップするためだけに消費されるようになる。こ
のときのリチウム電池E1の電圧は第7図に示すように
、電源を遮断したt4の時点から所定時間後のt5に至
る間に、RAM22をバックアップするときの負荷に対
応する電圧降下分だけとなるので、リチウム電池E1で
RAM22のデータを記憶保持する保持時間を延長する
ことができる。
Therefore, as shown in FIG. 6, a memory backup circuit 19 can be considered in which the memory bank amplifier circuit 18 is improved to suppress the power consumption of the lithium battery E1 by the Zener diode D4. That is, since the Zener diode D4 is connected to the positive terminal of the lithium battery E1 via the diode D6, the diode D6 prevents current from flowing from the lithium battery E1 to the Zener diode D4 when the power switch is cut off. Then, the power of the lithium battery El is consumed only for backing up the data in the RAM 22. As shown in FIG. 7, the voltage of the lithium battery E1 at this time is equal to the voltage drop corresponding to the load when backing up the RAM 22 from time t4 when the power is cut off to time t5 after a predetermined time. Therefore, the retention time for storing and retaining data in the RAM 22 using the lithium battery E1 can be extended.

しかしながら、このメモリバンクアンプ回路19が複雑
になり且つ2個のダイオードD5・D6が余分に必要と
なること、またこの2個のダイオードD5・D6をプリ
ント基板に装着するために配線替えなどの工程を別途必
要とすることなどにより、コスト高になるという問題が
ある。
However, this memory bank amplifier circuit 19 becomes complicated and requires two extra diodes D5 and D6, and a process such as wiring change is required to mount these two diodes D5 and D6 on a printed circuit board. There is a problem in that the cost is high due to the need for separately.

本発明の目的は、簡単な回路構成でバックアップ用電池
からの電流の漏出を極力抑制してバックアップ時間を増
大し得るようなメモリバックアップ回路を提供すること
にある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a memory backup circuit that can increase backup time by minimizing leakage of current from a backup battery with a simple circuit configuration.

〔課題を解決するための手段〕[Means to solve the problem]

本発明に係るメモリバックアップ回路は、電源から揮発
性メモリに至る接続線に電源スイッチ08時に閉成する
とともに電源スイッチOFF時には開成する複数のスイ
ッチング素子からなるスイッチング回路と、スイッチン
グ回路と揮発性メモリとを接続する接続線に接続され電
源スイッチ08時には充電されまた電源スイッチOFF
時には揮発性メモリに電流を供給するバンクアンプ用電
池とを設け、バックアップ用電池の過充電防止素子をバ
ックアップ用電池のプラス極とスイッチング回路のスイ
ッチング素子同土間の共通接続点との間に介設し、バン
クアップ用電池から過充電防止素子を介して電流が漏出
するのを防止するように構成したものである。
The memory backup circuit according to the present invention includes a switching circuit including a plurality of switching elements connected to a connection line from a power source to a volatile memory, which is closed when the power switch is turned off at 08, and opened when the power switch is turned off, and a switching circuit and a volatile memory. It is connected to the connection line that connects the power switch and is charged when the power switch is turned 08.
Sometimes a bank amplifier battery is provided to supply current to the volatile memory, and an overcharge prevention element of the backup battery is interposed between the positive terminal of the backup battery and the common connection point between the switching circuit and the switching circuit. However, it is configured to prevent current from leaking from the bank-up battery via the overcharge prevention element.

〔作用〕[Effect]

本発明に係るメモリバックアップ回路においては、電源
スィッチがONされたときには、複数のスイッチング素
子がONとなってスイッチング回路が閉成され、揮発性
メモリはスイッチング回路を介して電源から電流が供給
されるので、揮発性メモリに記憶したデータは記憶保持
される。このとき、バックアップ用電池はスイッチング
回路と揮発性メモリとを接続する接続線に接続されてい
るので、スイッチング回路を介して電源から供給される
電流で充電される。
In the memory backup circuit according to the present invention, when the power switch is turned on, the plurality of switching elements are turned on to close the switching circuit, and the volatile memory is supplied with current from the power supply via the switching circuit. Therefore, data stored in volatile memory is retained. At this time, since the backup battery is connected to the connection line that connects the switching circuit and the volatile memory, it is charged with the current supplied from the power source via the switching circuit.

このバンクアップ用電池のプラス極とスイッチング回路
のスイッチング素子同土間の共通接続点との間には過充
電防止素子が介設されているので、バックアップ用電池
がフル充電された後、バックアップ用電池に流れる電流
は過充電防止素子及びスイッチング素子を介してグラン
ドにバイパスされて、バックアップ用電池の過充電が防
止される。
An overcharge prevention element is interposed between the positive terminal of this bank-up battery and the common connection point between the switching circuit's switching elements, so that after the backup battery is fully charged, the backup battery The current flowing through the battery is bypassed to ground via the overcharge prevention element and the switching element, thereby preventing overcharging of the backup battery.

電源スィッチがOFFされたときには、複数のスイッチ
ング素子がOFFとなりスイッチング回路は開成される
ので、バックアップ用電池は充電されなくなる。しかし
、このときにはバックアップ用電池が揮発性メモリに電
流を供給するので、揮発性メモリに記憶したデータは消
去されることなく継続して記憶保持される。
When the power switch is turned off, the plurality of switching elements are turned off and the switching circuit is opened, so that the backup battery is no longer charged. However, since the backup battery supplies current to the volatile memory at this time, the data stored in the volatile memory is not erased and is continuously stored and retained.

また、バンクアップ用電池から過充電防止素子及びスイ
ッチング素子を介してグランドに漏出する漏れ電流は、
スイッチング素子のOFF状態により阻止されるので、
バンクアップ用電池の電力は揮発性メモリでバックアッ
プ用として消費されるだけとなる。
In addition, the leakage current that leaks from the bank-up battery to the ground via the overcharge prevention element and switching element is
It is blocked by the OFF state of the switching element, so
The power of the bank-up battery is consumed only for backup purposes in volatile memory.

〔発明の効果〕〔Effect of the invention〕

本発明に係るメモリバックアップ回路によれば、バック
アップ用電池の過充電を防止するための過充電防止素子
をバックアップ用電池のプラス極とスイッチング回路の
スイッチング素子同土間の共通接続点との間に介設した
ので、電源スィッチがOFFされスイッチング回路が開
成されてバンクアップ用電池で揮発性メモリをバックア
ップしているときには、バックアップ用電池から過充電
防止素子及びスイッチング素子を介して電流がグランド
に漏出することがなく、バックアップ用電池の電力は揮
発性メモリをバックアップするためにだけ消費されるの
で、バックアップ用電池のバックアップ時間を大幅に増
大することができる。
According to the memory backup circuit of the present invention, an overcharge prevention element for preventing overcharging of the backup battery is interposed between the positive electrode of the backup battery and the common connection point between the switching elements of the switching circuit. Therefore, when the power switch is turned off and the switching circuit is opened to back up the volatile memory with the bank-up battery, current leaks from the backup battery to the ground via the overcharge prevention element and the switching element. Since the power of the backup battery is consumed only for backing up the volatile memory, the backup time of the backup battery can be significantly increased.

また、余分なダイオードなどを設けることなく簡単な回
路構成なので、部品点数を増やす必要もなく、コストの
低減化を図ることができる。
Furthermore, since the circuit configuration is simple without providing any extra diodes, there is no need to increase the number of parts, and costs can be reduced.

〔実施例〕〔Example〕

以下、本発明を電子タイプライタに適用した場合の実施
例について図面に基いて説明する。
An embodiment in which the present invention is applied to an electronic typewriter will be described below with reference to the drawings.

タイプライタ1は、第1図の制御系のブロック図に示す
ように、印字機構2、キーボード3、制御袋MC及び電
源スィッチがOFFされたときにRAM7に記憶した各
種のデータを記憶保持するためのバックアップ回路4等
を備えている。
As shown in the block diagram of the control system in FIG. 1, the typewriter 1 stores and retains various data stored in the RAM 7 when the printing mechanism 2, keyboard 3, control bag MC, and power switch are turned off. It is equipped with a backup circuit 4, etc.

印字機構2は、印字ヘッドを載置したキャリッジをプラ
テンの長手方向に沿って移動させるキャリッジ駆動機構
とその駆動モータとその駆動回路、印字用紙を紙送りす
る紙送り機構とその駆動モータとその駆動回路、印字ヘ
ッド駆動回路などから構成されている。
The printing mechanism 2 includes a carriage drive mechanism that moves the carriage on which the print head is placed along the length of the platen, its drive motor, and its drive circuit, a paper feed mechanism that feeds the printing paper, its drive motor, and its drive. It consists of a circuit, a print head drive circuit, etc.

前記キーボード3には、アルファベットキー数字キー、
スペースキーを含む文字キーや機能キーなどの多数のキ
ーが設けられている。
The keyboard 3 includes alphabet keys, numeric keys,
A large number of keys are provided, including character keys including a space key and function keys.

前記制御装置Cは、lチップCPU (中央演算装置)
5と、CPU5にデータバスなどを介して接続されたR
OM (リード・オンリ・メモリ)6及びRAM (ラ
ンダム・アクセス・メモリ)7などで構成されており、
印字機構2及びキーボード3はデータバスなどを介して
夫々CPU5に接続されている。
The control device C is an l-chip CPU (central processing unit).
5 and R connected to the CPU 5 via a data bus etc.
It consists of OM (read-only memory) 6 and RAM (random access memory) 7, etc.
The printing mechanism 2 and the keyboard 3 are each connected to the CPU 5 via a data bus or the like.

ROM6には、キーボード3の各文字キーや各種機能キ
ーから入力されるコードデータに対応させて印字機構2
を制御する制御プログラムなどが記憶されている。RA
M7には、キーボード3から入力されたデータを記憶す
るメモリやCPU5で演算処理した結果を一時的に記j
Qする各種のメモリなどが設けられている。尚、RAM
7は揮発性メモリであるスタチックRAMなどで構成さ
れている。
The ROM 6 has a printing mechanism 2 corresponding to code data input from each character key and various function keys of the keyboard 3.
Control programs and the like for controlling are stored. R.A.
M7 is a memory that stores data input from the keyboard 3 and temporarily stores the results of arithmetic processing by the CPU 5.
Various types of memory and the like are provided for Q. Furthermore, RAM
Reference numeral 7 is composed of a static RAM, which is a volatile memory.

次に、タイプライタlの電源スィッチをOFFしたとき
にリチウム電池E(バンクアップ用電池)の電力を揮発
性メモリであるRAM7に供給するバックアップ回路4
について、第2図に基いて説明する。
Next, when the power switch of the typewriter L is turned off, a backup circuit 4 supplies power from the lithium battery E (bank-up battery) to the RAM 7, which is a volatile memory.
will be explained based on FIG.

図示外の電源から供給される+5vライン(定電圧ライ
ン)に接続されている端子lOとRAM7の端子Vcc
とを接続する接続線L1の途中部には、この接続線L1
を遮断或いは導通させるためのPNP型のトランジスタ
TRI(スイッチング素子)が設けられ、グランドに接
続された端子IIとRAM7の端子GNDとはグランド
線L2で接続されている。また、端子10とトランジス
タTRIのエミッタとの間の接続線L1とグランド″f
rML2とを接続する接Vt線L3には、ツェナー電圧
を3■とするツェナーダイオードD1と抵抗R1とが直
列接続されている。
Terminal IO connected to +5v line (constant voltage line) supplied from a power source not shown and terminal Vcc of RAM7
In the middle of the connection line L1 that connects the
A PNP type transistor TRI (switching element) is provided to cut off or conduct the RAM 7, and a terminal II connected to the ground and a terminal GND of the RAM 7 are connected by a ground line L2. Also, the connection line L1 between the terminal 10 and the emitter of the transistor TRI and the ground "f"
A Zener diode D1 with a Zener voltage of 3.5 cm and a resistor R1 are connected in series to the contact Vt line L3 that connects rML2.

トランジスタTRIのベースとグランド線L2とを接続
する接続線L4には、抵抗R3とトランジスタTRIの
ベース電流を流すためのNPN型のトランジスタTR2
(スイッチング素子)とが直列接続され、トランジスタ
TR2のベースと接続綿L3のツェナーダイオードD3
と抵抗R1との接続°点とは抵抗R2を介して接続され
ている。
A connection line L4 connecting the base of the transistor TRI and the ground line L2 includes a resistor R3 and an NPN transistor TR2 for flowing the base current of the transistor TRI.
(switching element) is connected in series with the base of the transistor TR2 and the Zener diode D3 connected to the base of the transistor TR2.
and the connection point between the resistor R1 and the resistor R1 are connected via the resistor R2.

トランジスタTRIのコレクタとRAM7の端子Vcc
との間の接続線L1とグランド線L2とを接続する接続
線L5には、抵抗R4とRAM7に記憶したデータをバ
ックアップするためのリチウム電池E(2次電池)とが
直列接続されている。
Collector of transistor TRI and terminal Vcc of RAM7
A resistor R4 and a lithium battery E (secondary battery) for backing up data stored in the RAM 7 are connected in series to a connecting line L5 that connects the connecting line L1 and the ground line L2.

更に、リチウム電池Eのプラス極と、トランジスタTR
2のコレクタと抵抗R3の共通接点Pとの間に、ツェナ
ー電圧を3Vとするツェナーダイオ−)”D2(過電流
防止素子)が介設されている。
Furthermore, the positive electrode of the lithium battery E and the transistor TR
A Zener diode D2 (overcurrent prevention element) with a Zener voltage of 3V is interposed between the collector of the resistor R2 and the common contact P of the resistor R3.

尚、抵抗R1は比較的大きな抵抗値であるが、抵抗R2
、抵抗R3及び抵抗R4は小さな抵抗値に設定されでい
る。尚、トランジスタTRIとトランジスタTR2及び
抵抗R1〜R3でスイッチング回路が構成されている。
Note that the resistance R1 has a relatively large resistance value, but the resistance R2
, resistor R3, and resistor R4 are set to small resistance values. Note that a switching circuit is configured by the transistor TRI, the transistor TR2, and the resistors R1 to R3.

次に、タイプライタlの電源スィッチを投入したときに
RAM7の各メモリのデータを記憶保持する場合の作用
について、第2図に基いて説明する。
Next, the operation of storing and holding data in each memory of the RAM 7 when the power switch of the typewriter I is turned on will be explained based on FIG.

タイプライタ1の電源スィッチが投入され、端子IOの
電圧が上昇して約3■に達したときには、ツェナーダイ
オードDIが導通して接続線L3にツェナー電流が流れ
、抵抗R1に発生する電圧によりトランジスタTR2の
ベース電流が流れてトランジスタTR2が導通する。こ
れにより、接続線L4にトランジスタTRIのベース電
流が流れてトランジスタTR2も導通し、+5Vが接続
線L1を介してRAM7の端子Vccに印加され、RA
M7のデータが記憶保持される。
When the power switch of the typewriter 1 is turned on and the voltage at the terminal IO rises to approximately 3■, the Zener diode DI becomes conductive and a Zener current flows through the connection line L3, and the voltage generated across the resistor R1 causes the transistor to The base current of TR2 flows and transistor TR2 becomes conductive. As a result, the base current of the transistor TRI flows through the connection line L4, and the transistor TR2 also becomes conductive, and +5V is applied to the terminal Vcc of the RAM7 via the connection line L1, and the RA
The data of M7 is stored and held.

このとき、リチウム電池Eは+5■電源で充電されるが
、リチウム電池Eの電圧(充電電圧)が約3vに達して
フル充電されたときには、余分な電流はツェナーダイオ
ードD2及び接続線L4及びトランジスタTR2を介し
てグランド線L2に流れるので、リチウム電池Eが過充
電されることはない。
At this time, the lithium battery E is charged by the +5■ power supply, but when the voltage (charging voltage) of the lithium battery E reaches approximately 3V and is fully charged, the excess current is transferred to the Zener diode D2, the connection line L4, and the transistor. Since the current flows to the ground line L2 via TR2, the lithium battery E will not be overcharged.

次に、タイプライタ1の電源スィッチが遮断されたとき
にリチウム電池EでRAM・7のデータをバックアップ
する場合の作用について説明する。
Next, the operation when backing up data in the RAM 7 using the lithium battery E when the power switch of the typewriter 1 is turned off will be explained.

タイプライタ1の電源がオフされて+5■ラインが約3
■より低くなったときには、ツェナーダイオードDIが
オフされてトランジスタTR2がオフされるのに伴って
、トランジスタTRIもオフされる。従って、接続線L
1の途中部が遮断されて+5V電圧は端子Vccに供給
されなくなるが、このときリチウム電池Eのバンクアッ
プ電圧がRAM7の端子Vccに印加され、RAM7に
はリチウム電池Eから電流が供給されて、データは消去
されることなく継続して記憶保持される。
Typewriter 1 is powered off and the +5 ■ line is about 3
When the voltage becomes lower than (2), the Zener diode DI is turned off, the transistor TR2 is turned off, and the transistor TRI is also turned off. Therefore, the connection line L
1 is cut off, and the +5V voltage is no longer supplied to the terminal Vcc, but at this time, the bank-up voltage of the lithium battery E is applied to the terminal Vcc of the RAM7, and current is supplied to the RAM7 from the lithium battery E. Data is continuously stored and retained without being erased.

このとき、リチウム電池Eのプラス端子から流れる電流
はRAM7の端子Vccへ流れる電流1)だけである。
At this time, the only current flowing from the positive terminal of the lithium battery E is the current 1) flowing to the terminal Vcc of the RAM 7.

なぜならば、トランジスタTRLがオフされているので
接続線L1は遮断されており、またトランジスタTR2
がオフされているので接続線L4も遮断されている。従
って、リチウム電池Eから+5■ラインへ漏出する電流
及びツェナーダイオードD2のツェナー特性(第8図参
照)に基くツェナー電流の漏出が防止される。
This is because the transistor TRL is turned off, so the connection line L1 is cut off, and the transistor TR2
Since the connection line L4 is turned off, the connection line L4 is also cut off. Therefore, leakage of current from the lithium battery E to the +5■ line and leakage of Zener current based on the Zener characteristics of the Zener diode D2 (see FIG. 8) are prevented.

第3図に示すリチウム電池Eの電圧特性から判るように
、電源スィッチがオフされた時点LQから所定時間後の
tlに至る間の電圧降下は、RAM7をバンクアップす
るときの負荷に対応する降下分だけとなり、リチウム電
池Eの寿命つまりRAM7に記憶したデータを記憶保持
し得る時間を大幅に増大することができる。
As can be seen from the voltage characteristics of the lithium battery E shown in FIG. Therefore, the life of the lithium battery E, that is, the time during which data stored in the RAM 7 can be stored and retained can be greatly increased.

【図面の簡単な説明】[Brief explanation of the drawing]

図面のうち第1図〜第3図は本発明の実施例を示すもの
で、第1図はメモリバックアップ回路を備えたタイプラ
イタの制御系のブロック図、第2図はメモリハックアッ
プ回路、第3図はリチウム電池の電圧特性の線図、第4
図は従来技術に係るメモリバックアップ回路、第5図は
第4図のメモリパックアンプ回路の第3図相当図、第6
図は従来技術に係るメモリバックアップ回路、第7図は
第6図のメモリバンクアンプ回路の第3図相当図、第8
図はツェナーダイオード特性の線図である。 7・・スタティックRAM、  D2・・ツェナーダイ
オード、 E・・リチウム電池、 TRI・TR2・・
トランジスタ、 R1−R3・・抵抗。 特許出願人  ブラザー工業株式会社 第3図 第 図 第 図 第6図 第7図 吟 ii1
1 to 3 of the drawings show embodiments of the present invention. FIG. 1 is a block diagram of a control system of a typewriter equipped with a memory backup circuit, FIG. 2 is a block diagram of a control system of a typewriter equipped with a memory backup circuit, and FIG. Figure 3 is a diagram of voltage characteristics of lithium batteries, Figure 4
The figure shows a memory backup circuit according to the prior art, Figure 5 is a diagram corresponding to Figure 3 of the memory pack amplifier circuit of Figure 4, and Figure 6
The figure shows a memory backup circuit according to the prior art, FIG. 7 is a diagram corresponding to FIG. 3 of the memory bank amplifier circuit of FIG. 6, and FIG.
The figure is a diagram of Zener diode characteristics. 7... Static RAM, D2... Zener diode, E... Lithium battery, TRI/TR2...
Transistor, R1-R3...resistance. Patent applicant: Brother Industries, Ltd. Figure 3 Figure Figure 6 Figure 7 Figure ii1

Claims (1)

【特許請求の範囲】[Claims] (1)電源から揮発性メモリに至る接続線に介設され、
電源スイッチON時に閉成するとともに電源スイッチO
FF時には開成する複数のスイッチング素子からなるス
イッチング回路と、 前記スイッチング回路と揮発性メモリとを接続する接続
線に接続され、電源スイッチON時には充電され、また
電源スイッチOFF時には前記揮発性メモリに電流を供
給するバックアップ用電池とを設け、 前記バックアップ用電池の過充電防止素子をバックアッ
プ用電池のプラス極とスイッチング回路のスイッチング
素子同土間の共通接続点との間に介設し、バックアップ
用電池から前記過充電防止素子を介して電流が漏出する
のを防止するように構成したことを特徴とするメモリバ
ックアップ回路。
(1) Interposed in the connection line from the power supply to the volatile memory,
Closes when the power switch is turned on and the power switch is turned on.
It is connected to a switching circuit consisting of a plurality of switching elements that is opened during FF and a connection line that connects the switching circuit and the volatile memory, and is charged when the power switch is ON, and supplies current to the volatile memory when the power switch is OFF. a backup battery to be supplied, an overcharge prevention element of the backup battery is interposed between the positive terminal of the backup battery and a common connection point between the switching elements of the switching circuit, and the A memory backup circuit characterized in that it is configured to prevent current from leaking through an overcharge prevention element.
JP63167467A 1988-07-05 1988-07-05 Memory backup circuit Expired - Fee Related JP2658209B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63167467A JP2658209B2 (en) 1988-07-05 1988-07-05 Memory backup circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63167467A JP2658209B2 (en) 1988-07-05 1988-07-05 Memory backup circuit

Publications (2)

Publication Number Publication Date
JPH0217836A true JPH0217836A (en) 1990-01-22
JP2658209B2 JP2658209B2 (en) 1997-09-30

Family

ID=15850217

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63167467A Expired - Fee Related JP2658209B2 (en) 1988-07-05 1988-07-05 Memory backup circuit

Country Status (1)

Country Link
JP (1) JP2658209B2 (en)

Also Published As

Publication number Publication date
JP2658209B2 (en) 1997-09-30

Similar Documents

Publication Publication Date Title
US4422163A (en) Power down circuit for data protection in a microprocessor-based system
US3980935A (en) Volatile memory support system
JPH0695350B2 (en) Battery circuit for IC memory card
JP2658209B2 (en) Memory backup circuit
US5866023A (en) Portable barcode label printer battery switching circuit
JP2548183B2 (en) Memory card
JP2517974B2 (en) Document processing device capable of IC card connection
KR0167895B1 (en) Supply Power Control Circuit in Mobile Wireless Communication System
JPH0441368Y2 (en)
US5569965A (en) Control method for reducing quiescent current
JPS60198617A (en) Electronic equipment with information processing functions
GB2288929A (en) Battery switch for ram backup
JPH012113A (en) Document processing device that can be connected to an IC card
JPS5938676B2 (en) Memory battery backup circuit
JPS6025603Y2 (en) calculator with printer
JP2701266B2 (en) Electronics
JPH0546280A (en) Backup circuit
JPS6353952B2 (en)
JPH069553Y2 (en) Power supply circuit
JPS5897719A (en) power circuit
JPS6125324Y2 (en)
JPH0379937B2 (en)
KR100207824B1 (en) Backup battery circuit for extending backup time of memory
JPH01286744A (en) Backup method
JPH01157239A (en) power backup device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees