JPH02178775A - 半導体集積回路のレイアウト支援装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、半導体集積回路における回路セルやブロック
等をチップ内に配置する半導体集積回路のレイアウト支
援装置に係わり、特に半導体集積回路の論理的階層構造
情報と物理的レイアウト情報とを同時表示する機能を備
えた半導体集積回路のレイアウト支援装置に関する。

（従来の技術） 半導体集積回路のフロアプラン装置（レイアウト支援装
置）は、一般に論理機能や記憶機能を有する矩形をなす
回路セル又はブロック（以下、単にセルと略す）をチッ
プ内の特定の領域に自動又はインタラクティブに配置す
るのを目的とする。多くの場合、この作業は自動処理部
分とインタラクティブ処理との組み合わせで使用され、
例えばインタラクティブ処理はそれだけｉｌｌ独に、又
は自動処理部分への初期値設定や自動処理部分の結果の
修正等に用いられる。

インタラクティブ処理部の構成は大別すると２つあり、
１つは回路の論理的階層構造に着目したトップダウン的
な方法で、回路の論理的階層構造を示す画面で回路を分
割し各領域に配置していく方法である。この方法では、
論理的階層情報の画面が中心となり、作業途中で情報を
表示するという意味で種々の画面が表示される場合があ
るが、これらの画面は表示する機能しか持たず、画面上
で作業をすることはできない。

もう１つの構成は、回路の物理的なレイアウト情報が表
示されている画面上でセル単位で所望の領域へ移動する
ボトムアップ的な方法である。この方法では、物理的レ
イアウト画面を中心に作業が進む。作業画面については
前述したように情報を表示するという意味で種々の画面
が表示される場合があるが、これらの画面は表示する機
能しか持たず、それら画面上で作業をすることはできな
い。

それぞれのフロアプランの特徴としては、トップダウン
的な方法では、階層性を生かして多数のセルを配置しフ
ロアプランを実現するには有効ではあるが、細部での階
層性を無視したセルレベルでのフロアプランの最適化に
は不向きであ。一方、ボトムアップ的方法の場合セルレ
ベルでのフロアプランの最適化には適しているが、元々
の回路の階層情報を効率的に反映し多数のセルを配置す
ることはできない。つまり、いずれの方法の場合も、設
計者の意図する最適なフロアプランを実現することがで
きなかった。

（発明が解決しようとする課題） このように従来、半導体集積回路のフロアプラン装置で
は、回路の論理的階層構造を表示する画面又は回路の物
理的レイアウト情報を表示する画面いずれかを中心に構
成されているため、フロアプランの作業が論理的階層画
面からトップダウンに、若しくは物理的レイアウト画面
からボトムアップにしか行われないため、両方の手法を
併用してフロアプランをすることができず、設計者の意
図する最適なフロアプランを得ることができないという
問題があった。

本発明は、上記事情を考慮してなされたもので、その目
的とするところは、トップダウン及びボトムアップのい
ずれの手法からもフロアプランを実行することができ、
フロアプランのセルの最適配置が可能になり、設計者に
自由度の高い設計環境を与えることができる半導体＋Ａ
精回路のレイアウト支援装置を提供することにある。

［発明の構成コ （課題を解決するための手段） 本発明の骨子は、回路の論理的階層構造情報と物理的レ
イアウト情報とを関連付けるデータベースを用いること
により、論理的階層構造情報を表示する画面と物理的レ
イアウト情報を表示する画面の２つの間でダイナミック
な関連処理を行うことにある。

即ち本発明は、半導体集積回路を構成する回路セル又は
ブロックをチップ内の特定の領域に配置する半導体集積
回路のレイアウト支援装置において、半導体集積回路の
論理的階層構造情報と物理的レイアウト情報とを関連付
けるデータを格納したデータベースと、このデータベー
スの内容に基づいてディスプレイ両面上の異なる領域に
論理的階層構造情報及び物理的レイアウト情報を同時に
表示する手段と、半導体集積回路のレイアウトに必要な
命令を入力するための手段と、この手段により人力され
た命令を解読、実行する手段と、この手段により実行さ
れた作業結果に基づいてデータベースの内容を更新する
手段とを設けるようにしたものである。

（作用） 本発明によれば、回路の論理的階層構造情報と物理的レ
イアウト情報とを関連付けるデータベースを用いること
により、論理的階層構造情報を表示する画面と物理的レ
イアウト情報とを表示する画面の両方に矛盾することの
ない情報を表示することができ、いずれの画面からもフ
ロアプランに必要な命令を実行することが可能になる。

従って、設計者にフロアプランのどの段階からも、トッ
プタウン、ボトムアップのいずれの方法からもフロアプ
ランを行える環境を提供することが可能となる。

（実施例） 以下、本発明の詳細を図示の実施例によって説明する。

第１図は本発明の一実施例に係わる半導体集積回路のフ
ロアプラン装置を示す概略構成図である。第１図におい
て、１１は半導体集積回路の論理的階層構造情報と物理
的レイアウト情報とを関連付けるデータを格納したデー
タベースであり、１２はブラウン管表示部を制御する画
面表示制御機構であり、１３は人力装置から入力された
命令を解読し実行する命令解読・実行機構である。１３
により解読され実行された命令は、その実行結果に基づ
いてデータベース１１の内容を変更する。１４はブラウ
ン管表示装置（デイスプレィ）、１５はキーボード等の
入力装置である。

また、１６は半導体集積回路の論理的階層構造情報を表
示する第１の画面で、階層構造をツリー構造で表現して
表示している。１７は半導体集積回路の物理的レイアウ
ト情報を表示する第２の画面で、セルの形状やチップの
外形等を表示している。両画面ともデータベースの内容
に基づいて、対応する情報を画面表示機構を通して表示
する構成になっている。

第２図は、半導体集積回路の論理的階層構造情報を表示
する第１の画面１６と物理的レイアウト情報を表示する
第２の画面１７を、より具体的に示す模式図である。第
２図において、第１の画面１６には、半導体集積回路の
階層情報がツリー構造で表示され、回路の階層名の前に
はその階層がどの領域に配置されたかを色によって示す
４角形ａが表示されている。第２の画面１７には、チッ
プの外形、領域及びセル等が表示されている。これら表
示は、全て第１図に示した論理的階層構造情報と物理的
レイアウト情報とを関連付けるデータベース１１に格納
されているデータが基になっている。

このような構成において、入力装置１５を通してオペレ
ータからブロック１を領域１に配置するという命令が、
論理的階層構造情報を表示している第１の画面１６上で
実行されると１．命令解読・実行機構１３を通しデータ
ベース１１が更新される。その結果、画面表示制御機構
１２を通して、第１の画面１６上に配置された領域の色
を示す４角の色が領域ｌの色になり、同時に物理的レイ
アウト情報を表示している第２の画面１７上のセル１．
セル２がす、ｃがら領域１内のｂ／、ｃ／へ移動する。

また、続けて逆に第２の画面１７上で領域１に配置され
たセル２を領域２のｄへ移動するという命令を人力装置
１５を通して実行すると、第２の画面１７上のセル２が
移動するだけではなく、第１の画面１６上のセル２の領
域を示す色が領域２の色に更新される。結果として、ブ
ロック１の階層の下にあった２つのセルは、別々の領域
に配置されたことになる。

このように論理的階層構造情報と物理的レイアウト情報
を関連付けるデータベースを用いることにより２つの画
面上に、常に矛盾することのない画面を表示することが
でき、且つどちらの画面からもフロアプランに必要な命
令を実行することが可能となる。従って、設計者はトッ
プダウン及びボトムア°ツブいずれの手法からもフロア
プランを実行することができ、フロアプラン時のセルの
最適配置が可能になり、フロアプランの自由度が増す。

さらに、設計期間の短縮、ひいては製品開発期間の短縮
をはかることができる。

ところで、半導体集積回路の自動レイアウト設計ＣＡＤ
システムにおいては、自動設計された半導体集積回路の
集積度向上を大きな目的とするが、各配置及び配線の処
理戦略はシステム内で一律に決められており、各種の集
積回路の全てに対して共通に良好な集積度を達成するこ
とは困難であった。

これを解決するために、本実施例では、レイアウトＣＡ
Ｄシステムにおいて半導体基板に複数の論理回路モジュ
ール若しくはセルを配置し、各論理回路モジュール若し
くはセル間の配線を処理するに際し、各処理ステップで
の配置状態及び配線状態を順次０動レイアウト処理の進
行に従って表示する手段と、各配置及び配線状態以後の
自動配置及び配線の処理を選択する手段を具備し、その
時点におけるレイアウト結果をＣＲＴデイスプレィに表
示する。

これにより、配置及び配線の各ステップにおけるレイア
ウト状態をＣＲＴデイスプレィにより確認することが可
能となり、その状態において集積度の向上に最も有効な
次の配置及び配線の戦略を選択でき、半導体集積回路の
集積度向上が異なった種類の回路に対しても共通に達成
することができる。

次に、この実施例を具体的に説明する。

第３図は本実施例に係わるレイアウト状態表示システム
の概略構成を示すブロック図であり、この装置はＣＲＴ
デイスプレィ３０．コマンド解釈インターフェース３１
．各戦略を実行する配置・配線のプログラム群３２．レ
イアウト状態を格納するデータベース３３及び表示イン
ターフェース３４等から構成されている。ＣＲＴデイス
プレィ３０の表示状態を基にオペレータからコマンドが
入力されると、コマンド解釈インターフェース３１を介
してプログラム群３２によりこのコマンドに対する戦略
が実行される。

その実行結果は、データベース３３に格納される。そし
て、データベース３３に格納されたレイアウト状態が表
示インターフェース３４を通してＣＲＴデイスプレィ３
０に表示されるものとなっている。

第４図は配置・配線処理における、ある時刻でのＣＲＴ
表示例を示す図である。図ではＣＲＴデイスプレィ３０
上が４つのウィンドに分割されて表示されており、各々
はチップ上のレイアウト状態を表示するウィンド４１、
次の配置・配線処理の選択メニューウィンド４２、選択
した戦略を実行するウィンド４３、選択した戦略により
配置・配線処理の実行を行った後に次に処理を中断する
時刻を設定するウィンド４４より構成されている。これ
らのウィンドが同時にＣＲＴデイスプレィ３０上に表示
されている。

第５図は、第４図のレイアウト状態を表示するウィンド
４１の詳細図である。ここでのレイアウト状態はグロー
バル配線処理のある時刻での様子である。第５図（ａ）
に示す細く、ＬＳＩチップ４５上が各領域４６に分割さ
れ、端子ａ　−ｃ間の配線経路が各々の領域へ割り付け
られて表示されている。ここで、各領域の配線混雑度が
各領域毎に表示されており、端子ｄｉｎｄ２間の配線を
最短経路でチップ上の領域へ割り付けると、領域を通過
可能な配線容量を超過することが表示されている。

そこで、配線容量を超過することなく経路を割り付ける
ため、第４図の戦略メニュー４２より戦略を決定し、実
行ウィンド４３にて実行する。この際、次の実行中断時
点を中断時点設定ウィンド４４にて設定する。これによ
り端子ｄｌ、ｄ２間の配線経路は、第５図（ｂ）に示す
如く、配線の混雑した領域を避けて迂回した経路（図中
の実線）が割り当てられる。これらの処理を繰り返すこ
とにより、効率的な配線経路が割り付けられ、集積度向
上に有効な配置・配線処理が施される。

この処理を、第６図のフローチャートを参照して更に詳
しく説明する。まず、配線長短縮を目的としてグローバ
ル配線を実行する（　’ｉｌｌ略１の実行）。この戦略
ｌの実行によるレイアウト状態はウィンド４１に表示さ
れる。次いで、レイアウト状態を見て次の戦略を判断す
る。次の戦略が必要であれば、配線容量をオーバして割
り付けられた配線経路について、配線経路を全領域で均
一化することを目的として、再度グローバル配線を実行
する（戦略２を実行する）。

この後は、先と同様にしレイアウト状態を表示させ、必
要に応じて次々と戦略或いは戦略の順序を変えて実行す
る。

例えば、戦略１を実行した状態では、前記第５図（ａ）
に示す如く、中央部分に配線経路が集中して割り付けら
れるため、中央部分の配線容量をオーバする。このため
、戦略２を実行することにより、前記第５図（ｂ）に示
す如く配線経路が領域に対して均一に割り付けられて、
ｄの経路はすいている周辺の領域を迂回するように変更
される。このように戦略を組み合わせることにより、最
短距離で且つ配線容量がオーバしない、有効なグローバ
ル配線が施される。

かくして本実施例によれば、集積回路に対してレイアウ
ト設計をＣＡＤシステムにより実行する際、各回路の種
類により一律に決定困難な配置・配線の戦略を、表示シ
ステムによりインタラクティブに行うことで、回路の種
類に依存しない良好な集積度を達成することができる。

なお、本発明は上述した各実施例に限定されるものでは
なく、その要旨を逸脱しない範囲で、種々変形して実施
することができる。例えば、前記論理的階層構造情報及
び物理的レイアウト情報を表示するデイスプレィはＣＲ
Ｔに限るものではなく、液晶その他の表示器を用いるこ
とができる。

［発明の効果］ 以上詳述したように本発明によれば、回路の論理的階層
構造情報と物理的レイアウト情報とを関連付けるデータ
ベースを用いることにより、論理的階層構造情報を表示
する画面と物理的レイアウト情報を表示する画面の２つ
の間でダイナミックな関連処理を行うことができる。従
って、トップダウン及びボトムアップのいずれの手法か
らもフロアプランを実行することができ、フロアプラン
のセルの最適配置が可能になり、設計者に自由度の高い
設計環境を与えることが可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例に係わる半導体集積回路のフ
ロアプラン装置を示す概略構成図、第２図は同装置の画
面表示例を示す模式図、第３図は他の実施例に係わるレ
イアウト状態表示システムの概略構成を示すブロック図
、第４図は第３図のシステムのデイスプレィ表示例を示
す模式図、第５図はレイアウト状態の詳細表示例を示す
模式図、第６図は第３図の装置の作用を説明するための
フローチャートである。 １１・・・データベース、１２・・・画面表示制御機構
、１３・・・命令解読・実行機構、１４・・・ブラウン
管表示装置（デイスプレィ）、１５・・・キーボード（
入力装置）、１６・・・論理的階層構造情報を表示する
画面（第１の画面）１７・・・物理的レイアウト情報を
表示する画面（第２の画面）。 出願人代理人　弁理士　鈴　江　武　彦第１図 第 図 第 図 第 図

Claims (1)

1. 【特許請求の範囲】 半導体集積回路を構成する回路セル又はブロックをチッ
   プ内の特定の領域に配置する半導体集積回路のレイアウ
   ト支援装置において、 前記半導体集積回路の論理的階層構造情報と物理的レイ
   アウト情報とを関連付けるデータを格納したデータベー
   スと、このデータベースの内容に基づいてディスプレイ
   両面上の異なる領域に前記論理的階層構造情報及び物理
   的レイアウト情報を同時に表示する手段と、前記半導体
   集積回路のレイアウトに必要な命令を入力するための手
   段と、該手段により入力された命令を解読、実行する手
   段と、該手段により実行された作業結果に基づいて前記
   データベースの内容を更新する手段とを具備してなるこ
   とを特徴とする半導体集積回路のレイアウト支援装置。